CN109545764A - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN109545764A CN109545764A CN201811353573.7A CN201811353573A CN109545764A CN 109545764 A CN109545764 A CN 109545764A CN 201811353573 A CN201811353573 A CN 201811353573A CN 109545764 A CN109545764 A CN 109545764A
- Authority
- CN
- China
- Prior art keywords
- wafer
- conductive
- bonding face
- dimensional storage
- conductive bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。本发明提供了一种三维存储器包括：第一晶圆，具有第一键合面以及暴露于所述第一键合面的第一导电层；第二晶圆，具有朝向所述第一键合面设置的第二键合面以及暴露于所述第二键合面的第二导电层；导电凸块，位于所述第一键合面与所述第二键合面之间，用于电连接所述第一导电层与所述第二导电层，所述第一晶圆与第二晶圆至少通过所述导电凸块连接。本发明提高了第一晶圆与第二晶圆之间的连接强度，改善了三维存储器的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如 NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即 3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。Xtacking型3D NAND存储器是目前较为前沿、且极具发展潜力的三维存储器技术。
在Xtacking型3D NAND存储器中，通常包括相互键合的外围器件晶圆和存储阵列晶圆。但是，由于现有技术的限制，使得键合后的三维存储器性能较差。
因此，如何提高三维存储器的性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器及其制造方法，用于解决现有的三维存储器性能较差的问题。
为了解决上述问题，本发明提供了一种三维存储器，包括：
第一晶圆，具有第一键合面以及暴露于所述第一键合面的第一导电层；
第二晶圆，具有朝向所述第一键合面设置的第二键合面以及暴露于所述第二键合面的第二导电层；
导电凸块，位于所述第一键合面与所述第二键合面之间，用于电连接所述第一导电层与所述第二导电层，所述第一晶圆与所述第二晶圆至少通过所述导电凸块连接。
优选的，所述第一晶圆与所述第二晶圆的连接方式为键合。
优选的，所述导电凸块包括：
凸设于所述第一导电层表面的第一导电凸块；
凸设于所述第二导电层表面的第二导电凸块，且所述第一导电凸块与所述第二导电凸块电性接触。
优选的，所述第一导电凸块为电镀于所述第一导电层表面的第一金属球；
所述第二导电凸块为电镀于所述第二导电层表面的第二金属球。
优选的，所述第一导电层包括多个第一导电塞，所述第二导电层包括与多个第一导电塞一一对应的多个第二导电塞；
多个所述第一金属球一一电镀于多个所述第一导电塞表面；
多个所述第二金属球一一电镀于多个所述第二导电塞表面。
优选的，所述第一金属球与所述第二金属球均为铜金属球或焊球。
优选的，还包括：
填充满所述第一键合面和所述第二键合面之间间隙区域的粘合层，且所述粘合层覆盖于所述导电凸块的表面。
优选的，所述第一键合面与所述第二键合面之间存在间隙。
优选的，所述三维存储器为3D NAND存储器。
为了解决上述问题，本发明还提供了一种三维存储器的制造方法，包括如下步骤：
提供第一晶圆，所述第一晶圆具有第一键合面以及暴露于所述第一键合面的第一导电层；
提供第二晶圆，所述第二晶圆具有第二键合面以及暴露于所述第二键合面的第二导电层；
至少形成导电凸块于所述第一导电层表面；
至少在所述导电凸块的位置连接所述第一晶圆与所述第二晶圆，并通过所述导电凸块电连接所述第一导电层与所述第二导电层。
优选的，所述第一晶圆与所述第二晶圆的连接方式为键合。
优选的，至少形成导电凸块于所述第一导电层表面的具体步骤包括：
电镀第一金属球于暴露的所述第一导电层表面，形成所述导电凸块。
优选的，至少在所述导电凸块的位置连接所述第一晶圆与所述第二晶圆的具体步骤包括：
翻转所述第一晶圆，使得所述导电凸块朝向所述第二键合面；
键合所述导电凸块与所述第二导电层。
优选的，所述导电凸块包括第一导电凸块和第二导电凸块；所述三维存储器的制造方法包括：
电镀第一金属球于暴露的所述第一导电层表面，形成所述第一导电凸块；
电镀第二金属球于暴露的所述第二导电层表面，形成所述第二导电凸块。
优选的，通过所述导电凸块电连接所述第一导电层与所述第二导电层的具体步骤包括：
翻转所述第一晶圆，使得所述第一导电凸块朝向所述第二键合面；
键合所述第一导电凸块与所述第二导电凸块。
优选的，所述第一键合面与所述第二键合面之间存在间隙。
优选的，通过所述导电凸块电连接所述第一导电层与所述第二导电层之后还包括如下步骤：
于所述第一键合面与所述第二键合面之间的间隙区域填充满聚合物材料，形成粘合层。
优选的，所述导电凸块为铜金属球或焊球。
优选的，所述三维存储器为3D NAND存储器。
本发明提供的三维存储器及其制造方法，通过在第一晶圆的第一键合面与第二晶圆的第二键合面之间设置导电凸块，利用导电凸块电连接所述第一晶圆上的第一导电层与所述第二晶圆上的第二导电层，进而实现所述第一晶圆与所述第二晶圆的连接，一方面提高了第一晶圆与第二晶圆之间的连接强度；另一方面，通过导电凸块连接的方式降低了对晶圆连接面平整度的要求，在确保三维存储器性能的基础上，也提高了三维存储器的生产效率。
附图说明
附图1是本发明一具体实施方式中三维存储器的结构示意图；
附图2是本发明另一具体实施方式中三维存储器的结构示意图；
附图3是本发明具体实施方式中三维存储器的制造方法流程图；
附图4A-4F是本发明具体实施方式在制造三维存储器的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器及其制造方法的具体实施方式做详细说明。
在三维存储器中，存储阵列晶圆与外围电路晶圆通过键合方式实现电连接。通常，所述存储阵列晶圆与所述外围电路晶圆的键合是电介质层与电介质层之间的直接接触式键合。键合所述存储阵列晶圆与所述外围电路晶圆的具体方式是：在特定的键合温度下，使得所述存储阵列晶圆的键合面与所述外围电路的键合面接触，并利用外界压力将两片晶圆键合在一起。
但是，这种依靠两片晶圆上的电介质层直接接触实现键合的方式，至少具有以下两方面的缺陷：一方面，由于需要两片晶圆上的电介质层直接接触，因此，对于晶圆键合面的平整度要求较高，当晶圆键合面存在弯曲形变或者不均匀的应力分布时，会严重影响键合效果；另一方面，仅仅依靠电介质层直接接触进行的键合，一般键合强度较弱，影响三维存储器性能的稳定性。
为了改善两片晶圆之间的键合质量，改善三维存储器的性能，本具体实施方式提供了一种三维存储器，附图1是本发明一具体实施方式中三维存储器的结构示意图。本具体实施方式提供的三维存储器优选为3D NAND存储器，更优选为Xtacking型3D NAND存储器。如图1所示，本具体实施方式提供的三维存储器包括：
第一晶圆，具有第一键合面101以及暴露于所述第一键合面101的第一导电层10；
第二晶圆，具有朝向所述第一键合面101设置的第二键合面102以及暴露于所述第二键合面102的第二导电层11；
导电凸块，位于所述第一键合面101与所述第二键合面102之间，用于电连接所述第一导电层10与所述第二导电层11，所述第一晶圆与所述第二晶圆至少通过所述导电凸块连接。
具体来说，所述第一晶圆与所述第二晶圆的连接方式为键合。所述第一晶圆可以为3D NAND存储器中的存储阵列晶圆，所述第二晶圆相应为3D NAND 存储器中的外围电路晶圆；或者，所述第一晶圆为3D NAND存储器中的外围电路晶圆，所述第二晶圆相应为3DNAND存储器中的存储阵列晶圆。本具体实施方式以所述第一晶圆为3D NAND存储器中的存储阵列晶圆、所述第二晶圆为3D NAND存储器中的外围电路晶圆为例进行说明。所述存储阵列晶圆包括第一衬底14、位于所述第一衬底14表面的堆叠结构(图中未示出)以及覆盖于所述堆叠结构表面的第一介质层15，所述堆叠结构包括沿垂直于所述第一衬底14的方向交替堆叠的栅极层和层间绝缘层。所述第一键合面101为所述第一介质层15背离所述第一衬底14的表面。所述第一导电层10用于向所述堆叠结构中的存储单元传输电信号。所述外围电路晶圆包括第二衬底16、位于所述第二衬底16上的CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)器件结构(图中未示出)以及覆盖所述CMOS器件结构表面的第二介质层17。所述第二键合面102为所述第二介质层17背离所述第二衬底16的表面。所述第二导电层11用于将外界信号传输至所述存储单元。
本具体实施方式通过在第一晶圆的第一键合面101与第二晶圆的第二键合面102之间设置导电凸块，利用所述导电凸块实现了所述第一晶圆与所述第二晶圆的连接以及第一导电层10与第二导电层11之间的电性连接，避免了键合过程中所述第一介质层15与所述第二介质层17之间的直接物理接触，减小了对晶圆连接面平整度的要求，且增强了所述第一晶圆与所述第二晶圆之间的连接强度，改善了三维存储器的性能。
优选的，所述导电凸块包括：
凸设于所述第一导电层10表面的第一导电凸块131；
凸设于所述第二导电层11表面的第二导电凸块132，且所述第一导电凸块 131与所述第二导电凸块132电性接触。
具体来说，在暴露有所述第一导电层10的所述第一键合面101上凸出设置与所述第一导电层10直接接触的第一导电凸块131，同时，在暴露有所述第二导电层11的所述第二键合面102上凸出设置与所述第二导电层11直接接触的第二导电凸块132，通过所述第一导电凸块131与所述第二导电凸块132的直接接触来实现所述第一晶圆与所述第二晶圆之间的连接(例如键合连接)，避免了所述第一介质层15与所述第二介质层17的直接物理接触，减小了对第一介质层15表面以及对所述第二介质层17表面平整度的要求。
其中，所述第一导电凸块131与所述第二导电凸块132在形状、材质方面可以相同、也可以不同，本领域技术人员可以根据实际需要进行选择。为了降低三维存储器的制造成本，并进一步增强所述第一晶圆与所述第二晶圆之间的键合强度，优选的，所述第一导电凸块131为电镀于所述第一导电层10表面的第一金属球；所述第二导电凸块132为电镀于所述第二导电层11表面的第二金属球。
更优选的，所述第一金属球与所述第二金属球均为铜金属球。或者，优选的，所述第一金属球与所述第二金属球均为焊球。
优选的，所述第一导电层10包括多个第一导电塞，所述第二导电层11包括与多个第一导电塞一一对应的多个第二导电塞；多个所述第一金属球一一电镀于多个所述第一导电塞表面；多个所述第二金属球一一电镀于多个所述第二导电塞表面。
优选的，所述第一键合面101和所述第二键合面102之间存在间隙12。
具体来说，当通过所述导电凸块键合所述第一晶圆与所述第二晶圆后，所述第一键合面101与所述第二键合面102之间具有一用于容纳所述导电凸块的间隙12。所述间隙12可以为一真空间隙。这是因为真空具有较低的介电常数，从而可以极大的减小相邻导电凸块之间的电容，并减少漏电流现象的发生，从而进一步提高三维存储器的性能。
附图2是本发明另一具体实施方式中三维存储器的结构示意图。在其他具体实施方式中，三维存储器还可以包括：
填充满所述第一键合面101和所述第二键合面102之间间隙区域的粘合层 22，且所述粘合层22覆盖于所述导电凸块的表面。
即在其他具体实施方式中可以通过在所述间隙12内填充满所述粘合层 22，一方面可以进一步增强所述第一晶圆与所述第二晶圆之间的连接强度；另一方面，还能够释放所述第一晶圆和/或所述第二晶圆中的应力，有助于进一步改善三维存储器的质量。其中，所述粘合层12的具体材料，本领域技术人员可以根据实际需要进行选择，例如可以是环氧树脂等聚合物材料。
不仅如此，本具体实施方式还提供了一种三维存储器的制造方法，附图3 是本发明具体实施方式中三维存储器的制造方法流程图，附图4A-4F是本发明具体实施方式在制造三维存储器的过程中主要的工艺截面示意图。本具体实施方式制造的三维存储器优选为3D NAND存储器，更优选为Xtacking型3D NAND存储器。如图3、图4A-图4F所示，本具体实施方式提供的三维存储器的制造方法包括如下步骤：
步骤S21，提供第一晶圆，所述第一晶圆具有第一键合面101以及暴露于所述第一键合面101的第一导电层10，如图4A所示。
步骤S22，提供第二晶圆，所述第二晶圆具有第二键合面102以及暴露于所述第二键合面102的第二导电层11，如图4B所示。
具体来说，所述第一晶圆可以为3D NAND存储器中的存储阵列晶圆，所述第二晶圆相应为3D NAND存储器中的外围电路晶圆；或者，所述第一晶圆为3D NAND存储器中的外围电路晶圆，所述第二晶圆相应为3D NAND存储器中的存储阵列晶圆。本具体实施方式以所述第一晶圆为3D NAND存储器中的存储阵列晶圆、所述第二晶圆为3D NAND存储器中的外围电路晶圆为例进行说明。所述存储阵列晶圆包括第一衬底14、位于所述第一衬底14表面的堆叠结构(图中未示出)以及覆盖于所述堆叠结构表面的第一介质层15，所述堆叠结构包括沿垂直于所述第一衬底14的方向交替堆叠的栅极层和层间绝缘层。所述第一键合面101为所述第一介质层15背离所述第一衬底14的表面。所述第一导电层10用于向所述堆叠结构中的存储单元传输电信号。所述外围电路晶圆包括第二衬底16、位于所述第二衬底16上的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件结构(图中未示出)以及覆盖所述CMOS器件结构表面的第二介质层17。所述第二键合面102为所述第二介质层17背离所述第二衬底16的表面。所述第二导电层11用于将外界信号传输至所述存储单元。
步骤S23，至少形成导电凸块于所述第一导电层10表面，如图4C所示，。
优选的，至少形成导电凸块于所述第一导电层10表面的具体步骤包括：
电镀第一金属球于暴露的所述第一导电层10表面，形成所述导电凸块。
具体来说，所述第一导电层10包括多个第一导电塞，多个第一金属球一一电镀于多个第一导电塞端部，以通过与所述第一导电塞的直接物理接触实现电连接。其中，所述第一金属球的材料可以为钨、钴、铜或铝。由于所述三维存储器中第一导电塞的材料通常为铜，为了增强与所述第一导电塞的电连接强度，所述第一金属球进一步优选为铜金属球。
步骤S24，至少在所述导电凸块的位置连接所述第一晶圆与所述第二晶圆，并通过所述导电凸块电连接所述第一导电层10与所述第二导电层11。
优选的，所述第一晶圆与所述第二晶圆的连接方式为键合。
更优选的，至少在所述导电凸块的位置连接所述第一晶圆与所述第二晶圆的具体步骤包括：
翻转所述第一晶圆，使得所述导电凸块朝向所述第二键合面102；
键合所述导电凸块与所述第二导电层11。
具体来说，在所述第一键合面101完成所述导电凸块的制作工艺之后，翻转所述第一晶圆，使得所述第一键合面101朝向所述第二键合面102。在所述导电凸块与所述第二键合面102上的所述第二导电层对准、键合的过程中，可以借助外界压力或者高温处理的方式，提高键合效率以及键合质量。
本具体实施方式可以仅在一个键合面上设置导电凸块，也可以在两个键合面上分别设置导电凸块，以进一步增强键合强度。具体来说，所述导电凸块包括第一导电凸块131和第二导电凸块132；所述三维存储器的制造方法包括：
电镀第一金属球于暴露的所述第一导电层10表面，形成所述第一导电凸块131，如图4C所示；
电镀第二金属球于暴露的所述第二导电层11表面，形成所述第二导电凸块132，如图4D所示。
其中，所述第一金属球与所述第二金属球的材料可以相同、也可以不同。所述第一金属球的材料、所述第二金属球的材料可以均为钨、钴、铜、铝中的一种。为了进一步增强所述第一晶圆与所述第二晶圆之间的键合强度，所述第一金属球与所述第二金属球的材料相同，例如所述第一金属球与所述第二金属球均为铜金属球或焊球。
优选的，键合所述第一晶圆与所述第二晶圆的具体步骤包括：
翻转所述第一晶圆，使得所述第一导电凸块131朝向所述第二键合面102；
键合所述第一导电凸块131与所述第二导电凸块132，如图4E所示。
具体来说，在所述第一键合面101完成所述第一导电凸块131的制作工艺、以及在所述第二键合面102完成所述第二导电凸块132的制作工艺之后，翻转所述第一晶圆，使得所述第一键合面101朝向所述第二键合面102，以所述第一导电凸块131与所述第二导电凸块132直接物理接触的方式键合所述第一晶圆与所述第二晶圆。在所述第一导电凸块131与所述第二导电凸块132对准、键合的过程中，可以借助外界压力或者高温处理的方式，提高键合效率以及键合质量。当所述第一金属球与所述第二金属球均为焊球时，可以通过高温处理，实现所述第一导电凸块131与所述第二导电凸块132之间的紧密键合。
优选的，所述第一键合面101与所述第二键合面102之间存在间隙12。所述间隙12可以为一真空间隙。这是因为真空具有较低的介电常数，从而可以极大的减小相邻导电凸块之间的电容，并减少漏电流现象的发生，从而进一步提高三维存储器的性能。
优选的，通过所述导电凸块电连接所述第一导电层10与所述第二导电层 11之后还包括如下步骤：
于所述第一键合面101与所述第二键合面102之间的间隙区域填充满聚合物材料，形成粘合层22，如图4F所示。
所述粘合层22的形成，一方面可以进一步增强所述第一晶圆与所述第二晶圆之间的键合强度；另一方面，还能够释放所述第一晶圆和/或所述第二晶圆中的应力，有助于进一步改善三维存储器的质量。其中，所述粘合层22的具体材料，本领域技术人员可以根据实际需要进行选择，例如可以是环氧树脂等聚合物材料。
本具体实施方式提供的三维存储器及其制造方法，通过在第一晶圆的第一键合面与第二晶圆的第二键合面之间设置导电凸块，利用导电凸块电连接所述第一晶圆上的第一导电层与所述第二晶圆上的第二导电层，进而实现所述第一晶圆与所述第二晶圆，一方面提高了第一晶圆与第二晶圆之间的连接强度；另一方面，通过导电凸块连接的方式降低了对晶圆连接面平整度的要求，在确保三维存储器性能的基础上，也提高了三维存储器的生产效率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (19)
1.一种三维存储器，其特征在于，包括：
第一晶圆，具有第一键合面以及暴露于所述第一键合面的第一导电层；
第二晶圆，具有朝向所述第一键合面设置的第二键合面以及暴露于所述第二键合面的第二导电层；
导电凸块，位于所述第一键合面与所述第二键合面之间，用于电连接所述第一导电层与所述第二导电层，所述第一晶圆与第二晶圆至少通过所述导电凸块连接。
2.根据权利要求1所述的三维存储器，其特征在于，所述第一晶圆与所述第二晶圆的连接方式为键合。
3.根据权利要求1所述的三维存储器，其特征在于，所述导电凸块包括：
凸设于所述第一导电层表面的第一导电凸块；
凸设于所述第二导电层表面的第二导电凸块，且所述第一导电凸块与所述第二导电凸块电性接触。
4.根据权利要求3所述的三维存储器，其特征在于，所述第一导电凸块为电镀于所述第一导电层表面的第一金属球；
所述第二导电凸块为电镀于所述第二导电层表面的第二金属球。
5.根据权利要求4所述的三维存储器，其特征在于，所述第一导电层包括多个第一导电塞，所述第二导电层包括与多个第一导电塞一一对应的多个第二导电塞；
多个所述第一金属球一一电镀于多个所述第一导电塞表面；
多个所述第二金属球一一电镀于多个所述第二导电塞表面。
6.根据权利要求4所述的三维存储器，其特征在于，所述第一金属球与所述第二金属球均为铜金属球或焊球。
7.根据权利要求1所述的三维存储器，其特征在于，还包括：
填充满所述第一键合面和所述第二键合面之间间隙区域的粘合层，且所述粘合层覆盖于所述导电凸块的表面。
8.根据权利要求1所述的三维存储器，其特征在于，所述第一键合面与第二键合面之间存在间隙。
9.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器为3DNAND存储器。
10.一种三维存储器的制造方法，其特征在于，包括如下步骤：
提供第一晶圆，所述第一晶圆具有第一键合面以及暴露于所述第一键合面的第一导电层；
提供第二晶圆，所述第二晶圆具有第二键合面以及暴露于所述第二键合面的第二导电层；
至少形成导电凸块于所述第一导电层表面；
至少在所述导电凸块的位置连接所述第一晶圆与所述第二晶圆，并通过所述导电凸块电连接所述第一导电层与所述第二导电层。
11.根据权利要求10所述的三维存储器的制造方法，其特征在于，所述第一晶圆与所述第二晶圆的连接方式为键合。
12.根据权利要求11所述的三维存储器的制造方法，其特征在于，至少形成导电凸块于所述第一导电层表面的具体步骤包括：
电镀第一金属球于暴露的所述第一导电层表面，形成所述导电凸块。
13.根据权利要求12所述的三维存储器的制造方法，其特征在于，至少在所述导电凸块的位置连接所述第一晶圆与所述第二晶圆的具体步骤包括：
翻转所述第一晶圆，使得所述导电凸块朝向所述第二键合面；
键合所述导电凸块与所述第二导电层。
14.根据权利要求11所述的三维存储器的制造方法，其特征在于，所述导电凸块包括第一导电凸块和第二导电凸块；所述三维存储器的制造方法包括：
电镀第一金属球于暴露的所述第一导电层表面，形成所述第一导电凸块；
电镀第二金属球于暴露的所述第二导电层表面，形成所述第二导电凸块。
15.根据权利要求14所述的三维存储器的制造方法，其特征在于，通过所述导电凸块电连接所述第一导电层与所述第二导电层的具体步骤包括：
翻转所述第一晶圆，使得所述第一导电凸块朝向所述第二键合面；
键合所述第一导电凸块与所述第二导电凸块。
16.根据权利要求10所述的三维存储器的制造方法，其特征在于，所述第一键合面与所述第二键合面之间存在间隙。
17.根据权利要求10所述的三维存储器的制造方法，其特征在于，通过所述导电凸块电连接所述第一导电层与所述第二导电层之后还包括如下步骤：
于所述第一键合面与所述第二键合面之间的间隙区域填充满聚合物材料，形成粘合层。
18.根据权利要求10所述的三维存储器的制造方法，其特征在于，所述导电凸块为铜金属球或焊球。
19.根据权利要求10所述的三维存储器的制造方法，其特征在于，所述三维存储器为3DNAND存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811353573.7A CN109545764A (zh) | 2018-11-14 | 2018-11-14 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811353573.7A CN109545764A (zh) | 2018-11-14 | 2018-11-14 | 三维存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109545764A true CN109545764A (zh) | 2019-03-29 |
Family
ID=65847225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811353573.7A Pending CN109545764A (zh) | 2018-11-14 | 2018-11-14 | 三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109545764A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110249427A (zh) * | 2019-04-30 | 2019-09-17 | 长江存储科技有限责任公司 | 具有嵌入式动态随机存取存储器的三维存储器件 |
| CN110537260A (zh) * | 2019-04-30 | 2019-12-03 | 长江存储科技有限责任公司 | 具有闪速存储器控制器的键合的存储设备及其制造和操作方法 |
| CN110537259A (zh) * | 2019-06-28 | 2019-12-03 | 长江存储科技有限责任公司 | 三维存储器件中的存储器内计算 |
| CN111211126A (zh) * | 2020-01-13 | 2020-05-29 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| WO2020220555A1 (en) * | 2019-04-30 | 2020-11-05 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and nand flash memory and methods for forming the same |
| CN113410223A (zh) * | 2021-06-15 | 2021-09-17 | 上海壁仞智能科技有限公司 | 芯片组及其制造方法 |
| US11158604B2 (en) | 2019-04-15 | 2021-10-26 | Yangtze Memory Technologies Co., Ltd. | Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same |
| US11367729B2 (en) | 2019-04-30 | 2022-06-21 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and NAND flash memory and methods for forming the same |
| US11430766B2 (en) | 2019-04-15 | 2022-08-30 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and dynamic random-access memory and methods for forming the same |
| US11461266B2 (en) | 2019-06-28 | 2022-10-04 | Yangtze Memory Technologies Co., Ltd. | Computation-in-memory in three-dimensional memory device |
| US11694993B2 (en) | 2019-04-15 | 2023-07-04 | Yangtze Memory Technologies Co., Ltd. | Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040032017A1 (en) * | 2002-08-13 | 2004-02-19 | Il-Seok Han | Structure and method of stacking multiple semiconductor substrates of a composite semiconductor device |
| CN102484099A (zh) * | 2009-08-26 | 2012-05-30 | 高通股份有限公司 | 用于不同半导体裸片和/或晶片的半导体晶片到晶片结合 |
-
2018
- 2018-11-14 CN CN201811353573.7A patent/CN109545764A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040032017A1 (en) * | 2002-08-13 | 2004-02-19 | Il-Seok Han | Structure and method of stacking multiple semiconductor substrates of a composite semiconductor device |
| CN102484099A (zh) * | 2009-08-26 | 2012-05-30 | 高通股份有限公司 | 用于不同半导体裸片和/或晶片的半导体晶片到晶片结合 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11158604B2 (en) | 2019-04-15 | 2021-10-26 | Yangtze Memory Technologies Co., Ltd. | Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same |
| US11749641B2 (en) | 2019-04-15 | 2023-09-05 | Yangtze Memory Technologies Co., Ltd. | Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same |
| US11694993B2 (en) | 2019-04-15 | 2023-07-04 | Yangtze Memory Technologies Co., Ltd. | Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same |
| US11562985B2 (en) | 2019-04-15 | 2023-01-24 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and dynamic random-access memory and methods for forming the same |
| US11430766B2 (en) | 2019-04-15 | 2022-08-30 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and dynamic random-access memory and methods for forming the same |
| WO2020220555A1 (en) * | 2019-04-30 | 2020-11-05 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and nand flash memory and methods for forming the same |
| US10984862B2 (en) | 2019-04-30 | 2021-04-20 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with embedded dynamic random-access memory |
| CN110537260B (zh) * | 2019-04-30 | 2021-08-03 | 长江存储科技有限责任公司 | 具有闪速存储器控制器的键合的存储设备及其制造和操作方法 |
| US11864367B2 (en) | 2019-04-30 | 2024-01-02 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and NAND flash memory and methods for forming the same |
| CN110537260A (zh) * | 2019-04-30 | 2019-12-03 | 长江存储科技有限责任公司 | 具有闪速存储器控制器的键合的存储设备及其制造和操作方法 |
| CN110249427A (zh) * | 2019-04-30 | 2019-09-17 | 长江存储科技有限责任公司 | 具有嵌入式动态随机存取存储器的三维存储器件 |
| US11367729B2 (en) | 2019-04-30 | 2022-06-21 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having processor and NAND flash memory and methods for forming the same |
| WO2020220280A1 (en) * | 2019-04-30 | 2020-11-05 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with embedded dynamic random-access memory |
| US11551753B2 (en) | 2019-04-30 | 2023-01-10 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with embedded dynamic random-access memory |
| US11461266B2 (en) | 2019-06-28 | 2022-10-04 | Yangtze Memory Technologies Co., Ltd. | Computation-in-memory in three-dimensional memory device |
| US11430785B2 (en) | 2019-06-28 | 2022-08-30 | Yangtze Memory Technologies Co., Ltd. | Computation-in-memory in three-dimensional memory device |
| US11594531B2 (en) | 2019-06-28 | 2023-02-28 | Yangtze Memory Technologies Co., Ltd. | Computation-in-memory in three-dimensional memory device |
| CN110537259A (zh) * | 2019-06-28 | 2019-12-03 | 长江存储科技有限责任公司 | 三维存储器件中的存储器内计算 |
| US11114434B2 (en) | 2019-06-28 | 2021-09-07 | Yangtze Memory Technologies Co., Ltd. | Computation-in-memory in three-dimensional memory device |
| CN111211126A (zh) * | 2020-01-13 | 2020-05-29 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN111211126B (zh) * | 2020-01-13 | 2023-12-12 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN113410223A (zh) * | 2021-06-15 | 2021-09-17 | 上海壁仞智能科技有限公司 | 芯片组及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109545764A (zh) | 三维存储器及其制造方法 | |
| KR102115874B1 (ko) | 패키징 구조, 전자 장치, 및 패키징 방법 | |
| US9570429B2 (en) | Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package | |
| US8426946B2 (en) | Laminated semiconductor substrate, laminated chip package and method of manufacturing the same | |
| JP5486878B2 (ja) | 半導体基板および半導体プレート | |
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| CN106233462A (zh) | 半导体器件以及半导体器件的制造方法 | |
| CN101847621A (zh) | 三维电子封装 | |
| WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
| CN105261606A (zh) | 无核心层封装基板及其制法 | |
| CN103400819A (zh) | 一种引线框架及其制备方法和应用其的封装结构 | |
| CN107256852A (zh) | 改进排布方式的金属键合点阵列和具该阵列的半导体器件 | |
| US20130214390A1 (en) | Tsv substrate structure and the stacked assembly thereof | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| CN106531711B (zh) | 一种芯片的板级封装结构及制作方法 | |
| TW201445690A (zh) | 半導體裝置 | |
| TW201304018A (zh) | 積層型半導體封裝及其製造方法 | |
| CN103824867A (zh) | 电连接晶圆的方法和用该方法制造的半导体设备 | |
| KR20040106714A (ko) | 적층 칩 패키지 | |
| CN103594447B (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
| CN210136866U (zh) | 一种扇出封装结构 | |
| US10790225B1 (en) | Chip package structure and chip package method including bare chips with capacitor polar plate | |
| US8552534B2 (en) | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same | |
| JP2018170377A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| CN103956366A (zh) | 晶圆级芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190329 |
|
| RJ01 | Rejection of invention patent application after publication |