JP2014207275A - 表面実装半導体モジュール - Google Patents
表面実装半導体モジュール Download PDFInfo
- Publication number
- JP2014207275A JP2014207275A JP2013082852A JP2013082852A JP2014207275A JP 2014207275 A JP2014207275 A JP 2014207275A JP 2013082852 A JP2013082852 A JP 2013082852A JP 2013082852 A JP2013082852 A JP 2013082852A JP 2014207275 A JP2014207275 A JP 2014207275A
- Authority
- JP
- Japan
- Prior art keywords
- surface mount
- mount semiconductor
- semiconductor module
- molding resin
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】表面実装半導体モジュールの大型化を避けながら、隣り合うリードフレームの間の沿面距離を長くする。同時に半導体チップで発生した熱の絶縁基板への伝導を低下させない。【解決手段】表面実装半導体モジュール10は、半導体チップ13を搭載したリードフレーム14と、成形樹脂15と、リードフレーム露出面14aを有する表面実装半導体装置11を備える。さらに、絶縁基板16と、半田付領域17と、半田層18を備えた配線基板12を備える。リードフレーム露出面14aと半田付領域17は半田層18により半田結合している。表面実装半導体装置11の成形樹脂15は、リードフレーム露出面14aの間隙に凸部15aを有し、配線基板12は、成形樹脂15の凸部15aが嵌合する貫通孔19を有する。【選択図】図2
Description
本発明は、表面実装半導体装置が配線基板上に半田接合されてなる表面実装半導体モジュールに関する。
図8(b)は従来の表面実装半導体モジュール110の一例である。従来の表面実装半導体モジュール110は、図8(a)の表面実装半導体装置111と配線基板112を半田結合したものである。図7(a)は従来の表面実装半導体モジュール110に用いられる表面実装半導体装置111の断面図である。図7(b)は従来の表面実装半導体モジュール110に用いられる表面実装半導体装置111の底面図である。図7(c)は従来の表面実装半導体モジュール110に用いられる配線基板112の平面図である。図7(d)は従来の表面実装半導体モジュール110に用いられる配線基板112の断面図である。
図7(a)に示す表面実装半導体装置111では、複数の半導体チップ113が複数のリードフレーム114に搭載されている。半導体チップ113の全体およびリードフレーム114の一部は成形樹脂115により埋包されている。なお図7(a)には半導体チップ113とリードフレーム114間のボンディング線は省略されている。
図7(b)に示す表面実装半導体装置111の底面にはリードフレーム露出面114aが露出している。リードフレーム露出面114aは、半導体チップ113で発生した熱を配線基板112に伝導するのに用いられるため、半導体チップ113の搭載面の裏側にあたる部分である。リードフレーム露出面114aは、表面実装半導体装置111と配線基板112の半田接合に用いられる。
図7(c)、図7(d)に示すように、配線基板112は絶縁基板116上に半田付領域117を有する。半田付領域117は、例えば、絶縁基板116上の銅箔をエッチングしてアイランドパターン化した銅箔アイランドである。さらに半田付領域117上に半田層118を有する。半田層118は、例えば、半田ペーストをスクリーン印刷してパターン形成された半田ペーストパターンである。半田付領域117および半田層118は、表面実装半導体装置111のリードフレーム露出面114aに対応する箇所に設けられる。半田層118はリードフレーム露出面114aと半田付領域117の半田接合に用いられる。
図8(a)は、従来の表面実装半導体モジュール110の組み立て工程の説明図である。表面実装半導体装置111を、リードフレーム露出面114aの位置と半田層118の位置が合うようにして、配線基板112上に載置する。リードフレーム露出面114aと半田層118は接する。次に表面実装半導体装置111および配線基板112を加熱して半田層118を溶融させ、リードフレーム露出面114aと半田付領域117を半田接合する。
図8(b)は従来の表面実装半導体モジュール110の断面図である。表面実装半導体装置111のリードフレーム露出面114aが配線基板112の半田付領域117に半田層118により半田接合されている。半導体チップ113で発生した熱はリードフレーム114→半田層118→半田付領域117→絶縁基板116と伝導し放熱される。半導体チップ113の電気的接続もリードフレーム114→半田層118→半田付領域117と行なわれる。
表面実装半導体装置111では、成形樹脂115の表面を電流が流れる沿面電流が発生する。成形樹脂115(例えばエポキシ樹脂)は絶縁性が高いため、成形樹脂115の表面の沿面電流は、成形樹脂115の内部のリーク電流より大きい。成形樹脂115の表面が汚染されると沿面電流は更に大きくなる。通常の環境では成形樹脂115の表面がある程度汚染されることは避けられない。そのため、隣り合うリードフレーム114の間隔を広くして沿面電流を抑制する。隣り合うリードフレーム114の間隔を沿面距離119という。JIS C 60664−1「低圧系統内機器の絶縁協調−第1部」によると、隣り合うリードフレーム114の間に、例えば実効電圧が500V印加される場合、隣り合うリードフレームの間隔を2.5mm離さなければならない。このとき沿面距離119の最小値は2.5mmである。
沿面電流は絶縁基板116の表面でも発生する。絶縁基板116(例えばガラスクロスエポキシ樹脂)も絶縁性が高いため、絶縁基板116の表面の沿面電流は、絶縁基板116の内部のリーク電流より大きい。絶縁基板116の表面が汚染されると沿面電流は更に大きくなる。成形樹脂115の場合と同様、絶縁基板116についても沿面距離が設定される。図8(b)の従来の表面実装半導体モジュール110の構造では、成形樹脂115に対する沿面距離119と、絶縁基板116に対する沿面距離119は等しくなる。
図9(a)は、高耐圧の(印加電圧の高い)表面実装半導体装置111Hを用いる従来の表面実装半導体モジュール110Hの組立工程の説明図である。表面実装半導体装置111Hを、リードフレーム露出面114aの位置が半田層118の位置と合うようにして、配線基板112上に載置する。リードフレーム露出面114aと半田層118は接する。次に表面実装半導体装置111Hおよび配線基板112を加熱して半田層118を溶融させ、リードフレーム露出面114aと半田付領域117を半田接合する。
図9(b)は、高耐圧の表面実装半導体装置111Hを使用した従来の表面実装半導体モジュール110Hの断面図である。表面実装半導体装置111Hのリードフレーム露出面114aが配線基板112の半田付領域117に半田接合されている。図9(b)の表面実装半導体モジュール110Hと図8(b)の表面実装半導体モジュール110の違いは、図9(b)の表面実装半導体モジュール110Hでは、隣り合うリードフレーム114の間に印加される電圧が図8(b)の表面実装半導体モジュール110より高いため、図9(b)の表面実装半導体モジュール110Hの方が沿面距離119が長いことである。
図8(b)の従来の表面実装半導体モジュール110、図9(b)の従来の表面実装半導体モジュール110Hでは、沿面電流を抑制するため、隣り合うリードフレーム114の間に印加される電圧が高くなるに従い、沿面距離119を大きくしなければならない。沿面距離119は、隣り合うリードフレーム114の間隔すなわち隣り合う半田付領域117の間隔である。しかし沿面距離119を大きくすると表面実装半導体モジュール110、110Hが大型化する。これは電気機器の小型化に反する。
高耐圧の表面実装半導体装置を用いる表面実装半導体モジュールにおいて、沿面距離を大きくとらなければならないことは、従来から問題となっていた。その対策として、例えば特許文献1(特開2003−283082)では、隣接する接続用端子間の絶縁ベース材に溝を形成している。沿面距離は溝の深さだけ長くなるので、隣接する接続用端子間の距離を大きくしなくても沿面距離を長くすることができる。
また特許文献2(特開平10−172635)では、端子台の接続端子間の樹脂部に凹凸部を設け沿面距離を拡大している。沿面距離は凹凸部の高さだけ長くなるので、隣接する接続用端子間の距離を大きくしなくても沿面距離を長くすることができる。
また特許文献3(特開2002−368371)では、配線層の間に樹脂部材からなる介在部があり、介在部の上部が配線層の上方に突出している。沿面距離は突出部の外周だけ長くなるので、隣接する接続用端子間の距離を大きくしなくても沿面距離を長くすることができる。
また特許文献4(特開平7−86704)では、金属板(接続用端子)の端面に突起部を形成し、突起部を絶縁体層に埋設している。図10(a)、図10(b)は特許文献4の構造を従来の表面実装半導体モジュール130に応用したものである。
図10(a)は表面実装半導体装置131を配線基板132に半田接合する工程の説明図である。表面実装半導体装置131を、リードフレーム133の露出面133aの位置を配線基板132の半田層134の位置と合わせて、載置する。リードフレーム133の露出面133aは半田層134と接する。次に表面実装半導体装置131および配線基板132を加熱して半田層134を溶融させ、リードフレーム露出面133aと配線基板132の半田付領域135を半田接合する。
図10(b)は従来の表面実装半導体モジュール130の断面図である。表面実装半導体装置131のリードフレーム露出面133aが配線基板132の半田付領域135に半田層134により接合されている。図10(b)の表面実装半導体モジュール130では、リードフレーム133の一部を削ってリードフレーム露出面133aを小さくしている。これにより、表面実装半導体モジュール130を大型化することなく、沿面距離139を長くしている。
従来の表面実装半導体モジュール110、110Hでは沿面電流を防ぐため、隣り合うリードフレーム114の間に印加される電圧が高くなるに従い、沿面距離119を長くしなければならない。しかし沿面距離119を長くすると表面実装半導体モジュール110、110Hが大型化する。これは電気機器の小型化の要求に反する。
特許文献1(特開2003−283082)の、隣接する接続用端子間の絶縁ベース材に溝を形成する構造では、絶縁ベース材が薄いときは深い溝を形成することができない。そのため沿面距離を必要なだけ長くすることが難しい。
特許文献2(特開平10−172635)の、接続端子間の樹脂部に凹凸部を設ける構造は、図8(b)の従来の表面実装半導体モジュール110には適用できない。表面実装半導体装置111と絶縁基板116の間に樹脂凹凸部を設ける空間がないからである。
特許文献3(特開2002−368371)の、介在部の上部が配線層の上方に突出している構造は、図8(b)の表面実装半導体モジュールには適用できない。表面実装半導体装置111と絶縁基板116の間に突出部を設ける空間がないからである。
特許文献4(特開平7−86704)を応用した図10(b)の構造は、表面実装半導体モジュール130を大型化することなく沿面距離を長くすることができる。しかし、リードフレーム133の一部を削ってリードフレーム露出面133aを小さくするため、半導体チップ136で発生した熱の絶縁基板137への伝導効率が、図8(b)の表面実装半導体モジュール110に比べて低下するという問題がある。
本発明の目的は、表面実装半導体モジュールの大型化を避けながら、表面実装半導体モジュールの隣り合うリードフレームの間の沿面距離を長くすることである。同時に半導体チップで発生した熱の絶縁基板への伝導効率を低下させないことである。
(1)本発明の表面実装半導体モジュールは、複数の半導体チップを搭載した複数のリードフレームと、半導体チップの全体およびリードフレームの一部を埋包する成形樹脂と、リードフレームの露出面を有する表面実装半導体装置を備える。本発明の表面実装半導体モジュールは、さらに、絶縁基板と、絶縁基板上の半田付領域と、半田付領域上の半田層を備えた配線基板を備える。本発明の表面実装半導体モジュールにおいて、表面実装半導体装置のリードフレーム露出面と配線基板の半田付領域は半田層により半田結合している。本発明の表面実装半導体モジュールにおいて、表面実装半導体装置の成形樹脂は、複数のリードフレーム露出面の間隙に凸部または凹部を有する。配線基板は、成形樹脂の凸部または凹部に対応する部分に貫通孔を有する。
(2)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部は配線基板の貫通孔に嵌合する。
(3)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部の高さhは、絶縁基板の厚さt1と半田付領域の厚さt2と半田層の厚さt3の和にほぼ等しい。すなわちh≒(t1+t2+t3)である。
(4)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部は直方体形状である。
(5)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部の、リードフレームの間隙方向の厚さdは、リードフレーム間に要求される耐圧V1を、成形樹脂の絶縁破壊強さV0で除した値(V1/V0)以上である。すなわちd≧(V1/V0)である。
(2)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部は配線基板の貫通孔に嵌合する。
(3)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部の高さhは、絶縁基板の厚さt1と半田付領域の厚さt2と半田層の厚さt3の和にほぼ等しい。すなわちh≒(t1+t2+t3)である。
(4)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部は直方体形状である。
(5)本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部の、リードフレームの間隙方向の厚さdは、リードフレーム間に要求される耐圧V1を、成形樹脂の絶縁破壊強さV0で除した値(V1/V0)以上である。すなわちd≧(V1/V0)である。
本発明の表面実装半導体モジュールは、表面実装半導モジュールの大型化を避けながら、隣り合うリードフレームの間の沿面距離を長くすることができる。また本発明の表面実装半導体モジュールは、半導体チップで発生した熱の絶縁基板への伝導効率が、従来の表面実装半導体モジュールと同等である。
図2(b)は本発明の表面実装半導体モジュール10の一例である。本発明の表面実装半導体モジュール10は、図2(a)の表面実装半導体装置11と配線基板12を半田結合したものである。図1(a)は本発明の表面実装半導体モジュール10に用いられる表面実装半導体装置11の断面図である。図1(b)は本発明の表面実装半導体モジュール10に用いられる表面実装半導体装置11の底面図である。図1(c)は本発明の表面実装半導体モジュール10に用いられる配線基板12の平面図である。図1(d)は本発明の表面実装半導体モジュール10に用いられる配線基板12の断面図である。
図1(a)に示すように、表面実装半導体モジュール10に用いられる表面実装半導体装置11では、複数の半導体チップ13が複数のリードフレーム14に搭載されている。半導体チップ13の全体およびリードフレーム14の一部は成形樹脂15により埋包されている。なお図1(a)には半導体チップ13とリードフレーム14間のボンディング線は図示されていない。
図1(b)に示すように表面実装半導体装置11の底面にはリードフレーム露出面14aが露出している。リードフレーム露出面14aは、半導体チップ13で発生した熱を配線基板12に伝導する必要があるため、リードフレーム14の、半導体チップ13の搭載面の裏側にあたる部分である。リードフレーム露出面14aは、表面実装半導体装置11と配線基板12の半田接合に用いられる。表面実装半導体装置11の成形樹脂15は、複数のリードフレーム露出面14aの間に凸部15aを有する。
図1(c)、図1(d)に示すように、配線基板12は絶縁基板16(例えばガラスクロスエポキシ基板)上に半田付領域17(例えば銅箔アイランドパターン)を有し、さらに半田付領域17の上に半田層18(例えば半田ペーストパターン)を有する。半田付領域17および半田層18は、表面実装半導体装置11のリードフレーム露出面14aに対応する箇所に設けられる。半田層18はリードフレーム露出面14aと半田付領域17の半田接合に用いられる。
図1(d)に示すように、配線基板12において、絶縁基板16の厚さはt1であり、半田付領域17の厚さはt2であり、半田層18の厚さはt3である。半田層18の厚さが半田接合後に変化する場合は、半田接合後の半田層18の厚さをt3とする。
図1(c)、図1(d)に示すように、配線基板12は貫通孔19を有する。貫通孔19には、表面実装半導体装置11の成形樹脂の凸部15aを隙間なくはめ込むことができる(成形樹脂の凸部15aが貫通孔19に嵌合する)。
図1(a)に示す表面実装半導体装置11の成形樹脂の凸部15aは直方体形状である。図1(a)に示す成形樹脂の凸部15aの高さh(リードフレーム露出面14aに垂直方向の高さ)は、絶縁基板16の厚さt1と半田付領域17の厚さt2と半田層18の厚さt3の和にほぼ等しいことが好ましい。すなわちh≒(t1+t2+t3)であることが好ましい。設計上はh=(t1+t2+t3)であっても、実際には絶縁基板16の厚さt1、半田付領域17の厚さt2、半田層18の厚さt3のいずれにも誤差があるため、h≒(t1+t2+t3)となる。成形樹脂の凸部15aの高さhをこのように設定すると、貫通孔19に成形樹脂の凸部15aを挿入したとき、凸部15aの先端が配線基板12の裏面と面一となるため、表面実装半導体モジュール10を扱いやすくなる。しかし、成形樹脂の凸部15aの高さhは、絶縁基板16の厚さt1と半田付領域17の厚さt2と半田層18の厚さt3の和よりも大きくてもよいし、小さくてもよい。成形樹脂の凸部15aの高さhが、絶縁基板16の厚さt1と半田付領域17の厚さt2と半田層18の厚さt3の和よりも大きいときは、成形樹脂の凸部15aは絶縁基板16の裏面から突出する。成形樹脂の凸部15aの高さhが、絶縁基板16の厚さt1と半田付領域17の厚さt2と半田層18の厚さt3の和よりも小さいときは、成形樹脂の凸部15aは絶縁基板16の裏面よりも凹む。
成形樹脂の凸部15aが直方体形状の場合、凸部15aの、リードフレーム14の間隙方向の厚さd(mm)は、リードフレーム14間に要求される耐圧V1(V)を、成形樹脂15の絶縁破壊強さV0(V/mm)で除した値(V1/V0)以上である。すなわちd≧(V1/V0)である。凸部15aの厚さd(厚さdは、隣り合うリードフレーム露出面14a間の距離に等しい)をこのように設定することにより、成形樹脂15内で絶縁破壊が発生することを防止することができる。成形樹脂の凸部15aは中実な直方体形状と限らず、直方体形状の内部に必要に応じて中空部や溝を備えていてもよい。直方体形状の内部に中空部や溝を備えることにより、沿面距離をさらに長くできることがある。しかし直方体形状の内部に中空部や溝を備えている場合、成形樹脂15内での絶縁破壊電圧が低くなる可能性がある。
図2(a)は本発明の表面実装半導体モジュール10の組み立て工程の説明図である。表面実装半導体装置11の成形樹脂の凸部15aを配線基板12の貫通孔19に挿入する。凸部15aは貫通孔19に隙間なく嵌り込む(凸部15aは貫通孔19に嵌合する)。凸部15aの先端は配線基板12の裏面と面一になる。表面実装半導体装置11のリードフレーム露出面14aの位置は、配線基板12の半田層18の位置と自動的に合う。リードフレーム露出面14aと半田層18は接する。次に表面実装半導体装置11および配線基板12を加熱して半田層18を溶融させ、リードフレーム露出面14aと半田付領域17を半田接合する。
図2(b)は本発明の表面実装半導体モジュール10の断面図である。リードフレーム露出面14aが半田付領域17と半田接合されている。半導体チップ13で発生した熱はリードフレーム14→半田層18→半田付領域17→絶縁基板16と伝導し、放熱される。半導体チップ13の電気的接続もリードフレーム14→半田層18→半田付領域17と行なわれる。成形樹脂の凸部15aの先端と配線基板12の裏面が面一である場合、表面実装半導体モジュール10が扱いやすいという利点がある。
図2(b)に示すように、本発明の表面実装半導体モジュール10においては、隣り合うリードフレーム14間の沿面距離20が、成形樹脂の凸部15aの厚さ(d)と絶縁基板16の厚さの2倍(2×t1)の和となる。すなわち沿面距離=d+(2×t1)となる。従って図2(b)に示す本発明の表面実装半導体モジュール10は、図8(b)に示す従来の表面実装半導体モジュール110と比較して、沿面距離20が(2×t1)だけ長くなる。これにより隣り合うリードフレーム14間の距離(d)を、従来の表面実装半導体モジュール110より(2×t1)だけ短縮することができる。
実際に隣り合うリードフレーム14間の距離(d)を決める場合は、沿面電流だけでなく成形樹脂内の絶縁破壊を考慮しなければならない。次に実例を示す。通常の環境(汚染度2)における最小絶縁距離規格(JIS C 60664−1)によると、図8(b)の従来の表面実装半導体モジュール110において、絶縁基板116の厚さが1.6mm、隣り合うリードフレーム114間に印加される電圧V1が500Vの場合、沿面距離119は2.5mm以上必要である。沿面距離119は、隣り合うリードフレーム114間の距離に等しい。
図2(b)に示す本発明の表面実装半導体モジュール10において、成形樹脂の凸部15aの厚さをd、絶縁基板16の厚さをt1とすると、沿面距離20はd+(2×t1)となる。ここで必要な沿面距離を2.5mm、絶縁基板16の厚さt1を1.6mmとすると、成形樹脂の凸部15aの厚さdは−0.7mmとなる。成形樹脂の凸部15aの厚さdがマイナスになることはあり得ないので、リードフレーム14間の成形樹脂15の絶縁破壊を考慮しなければならない。すなわちこの場合は、リードフレーム14間の成形樹脂15の内部の絶縁破壊が支配的となる。成形樹脂15の絶縁破壊電圧V0を、例えば、V0=20(kV/mm)とし、目標の絶縁耐圧を2kVとすると、リードフレーム14間の最小距離(成形樹脂の凸部15aの厚さdの最小値に等しい)は、2(kV)/20(kV/mm)=0.1(mm)となる。すなわち、図8(b)の従来の表面実装半導体モジュール110では隣り合うリードフレーム114間の距離が2.5mm以上必要であったのに対し、図2(b)に示す本発明の表面実装半導体モジュール10では隣り合うリードフレーム14間の距離が0.1mm以上あればよい。このように本発明の表面実装半導体モジュール10は、従来の表面実装半導体モジュール110より大幅に小型化ができる。
図3(b)は本発明の表面実装半導体モジュール30の第二例の断面図である。本発明の表面実装半導体モジュール30は、図3(a)の表面実装半導体装置31と配線基板35を半田結合したものである。図3(a)は本発明の表面実装半導体モジュール30の組み立て工程の説明図である。図3(a)に示すように、表面実装半導体モジュール30に用いられる表面実装半導体装置31では、複数の半導体チップ32が複数のリードフレーム33に搭載されている。半導体チップ32の全体およびリードフレーム33の一部は成形樹脂34により埋包されている。表面実装半導体装置31の底面にはリードフレーム露出面33aが露出している。リードフレーム露出面33aは半導体チップ32で発生した熱を配線基板35に伝導する。配線基板35は絶縁基板36(例えばガラスクロスエポキシ基板)上に半田付領域37(例えば銅箔パターン)を有し、さらに半田付領域37の上に半田層38(例えば半田ペーストパターン)を有する。半田付領域37および半田層38は、リードフレーム露出面33aに対応する箇所に設けられる。半田層38は、表面実装半導体装置31のリードフレーム露出面33aと配線基板35の半田付領域37の半田接合に用いられる。配線基板35は貫通孔39を有する。貫通孔39には、表面実装半導体装置31の成形樹脂の凸部34aを隙間なくはめ込むことができる。すなわち成形樹脂の凸部34aは貫通孔39に嵌合する。
図3(a)に示す本発明の表面実装半導体モジュール30では、表面実装半導体装置31がリードフレーム33を三個備えているため、リードフレーム露出面33aも三カ所あり、リードフレーム33間の成形樹脂34の凸部34aが二個ある。それに対応して配線基板35の貫通孔39も二カ所ある。表面実装半導体モジュール30の組立てに際しては、成形樹脂の各凸部34aを配線基板35の各貫通孔39に挿入する。各凸部34aは各貫通孔39に隙間なく嵌り込む。すなわち各凸部34aは各貫通孔39に嵌合する。各凸部34aの先端は配線基板35の裏面と面一になる。リードフレーム露出面33aの位置は半田層38の位置と自動的に合う。リードフレーム露出面33aは半田層38と接する。次に表面実装半導体装置31および配線基板35を加熱して半田層38を溶融させ、リードフレーム露出面33aと半田付領域37を半田接合する。
図3(b)は本発明の表面実装半導体モジュール30の断面図である。リードフレーム露出面33aが半田付領域37に半田接合されている。半導体チップ32で発生した熱はリードフレーム33→半田層38→半田付領域37→絶縁基板36と伝導し、放熱される。半導体チップ32の電気的接続もリードフレーム33→半田層38→半田付領域37と行なわれる。
図3(b)に示すように、本発明の表面実装半導体モジュール30においては、隣り合うリードフレーム33間の沿面距離40が、成形樹脂の凸部34aの厚さ(d)と絶縁基板の厚さの2倍(2×t1)の和となる。すなわち沿面距離=d+(2×t1)となる。これにより、隣り合うリードフレーム33間の距離(d)を、従来の表面実装半導体モジュール110より(2×t1)だけ短縮することができる。本発明の表面実装半導体モジュール30において、隣り合うリードフレーム33間の距離を決める場合、沿面電流より成形樹脂34内部での絶縁破壊が支配的になることがあり得ることは、表面実装半導体モジュール10の場合と同じである。
図4(a)は本発明の表面実装半導体モジュールの第三例(図示しない)に用いられる表面実装半導体装置51の断面図である。図4(b)は本発明の表面実装半導体モジュールの第三例(図示しない)に用いられる表面実装半導体装置51の底面図である。図4(c)は本発明の表面実装半導体モジュールの第三例(図示しない)に用いられる配線基板52の平面図である。図4(d)は本発明の表面実装半導体モジュールの第三例(図示しない)に用いられる配線基板52の断面図である。
図4(a)に示すように、表面実装半導体装置51では、複数の半導体チップ53が複数のリードフレーム54に搭載されている。半導体チップ53の全体およびリードフレーム54の一部は成形樹脂55により埋包されている。表面実装半導体装置51では4個のリードフレーム54が格子状に配置されている。
図4(b)に示すように表面実装半導体装置51の底面にはリードフレーム露出面54aが露出している。リードフレーム露出面54aは半導体チップ53で発生した熱を配線基板52に伝導するため、リードフレーム54の、半導体チップ53の搭載面の裏側にあたる部分である。表面実装半導体装置51の底面には4カ所のリードフレーム露出面54aが格子状に配置されている。表面実装半導体装置51の成形樹脂55は、4カ所のリードフレーム露出面54aの間に十字形の凸部55aを有する。
図4(c)、図4(d)に示すように、配線基板52は絶縁基板56(例えばガラスクロスエポキシ基板)上に半田付領域57(例えば銅箔パターン)を有し、さらに半田付領域57の上に半田層58(例えば半田ペーストパターン)を有する。半田付領域57および半田層58は、表面実装半導体装置51のリードフレーム露出面54aに対応する箇所に設けられる。半田層58は、表面実装半導体装置51のリードフレーム露出面54aと配線基板52の半田付領域57の半田接合に用いられる。配線基板52は十字形の貫通孔59を有する。十字形の貫通孔59には、表面実装半導体装置51の成形樹脂の十字形の凸部55aを隙間なくはめ込むことができる。すなわち十字形の凸部55aは十字形の貫通孔59に嵌合する。表面実装半導体装置51と配線基板52を半田接合した表面実装半導体モジュールの第三例(図示しない)の断面図は、図2(b)の表面実装半導体モジュール10の断面図と同じになる。
図5(b)は本発明の表面実装半導体モジュール70の第四例の断面図である。本発明の表面実装半導体モジュール70は、図5(a)の表面実装半導体装置71と配線基板75を半田結合したものである。図5(a)は本発明の表面実装半導体モジュール70の組み立て工程の説明図である。図5(a)に示すように、表面実装半導体モジュール70に用いられる表面実装半導体装置71では複数の半導体チップ72が複数のリードフレーム73に搭載されている。半導体チップ72の全体およびリードフレーム73の一部は成形樹脂74により埋包されている。表面実装半導体装置71の底面にはリードフレーム露出面73aが露出している。リードフレーム露出面73aは半導体チップ72で発生した熱を配線基板75に伝導する。配線基板75は絶縁基板76(例えばガラスクロスエポキシ基板)上に半田付領域77(例えば銅箔パターン)を有し、さらに半田付領域77の上に半田層78(例えば半田ペーストパターン)を有する。半田付領域77および半田層78は、リードフレーム露出面73aに対応する箇所に設けられる。半田層78は、表面実装半導体装置71のリードフレーム露出面73aと配線基板75の半田付領域77の半田接合に用いられる。配線基板75は貫通孔79を有する。貫通孔79には、表面実装半導体装置71の成形樹脂の凸部74aをはめ込むことができる。
図5(a)に示すように本発明の表面実装半導体モジュール70に用いられる表面実装半導体装置71の成形樹脂の凸部74aは三角柱を横にした形状である。配線基板75の貫通孔79の開口は長方形である。成形樹脂の凸部74aを配線基板75の貫通孔79に挿入する。成形樹脂の凸部74aの先端は配線基板75の裏面と同じ高さになる。リードフレーム露出面73aの位置は半田層78の位置と自動的に合う。リードフレーム露出面73aと半田層78は接する。次に表面実装半導体装置71および配線基板75を加熱して半田層78を溶融させ、リードフレーム露出面73aと半田付領域77を半田接合する。
図5(b)は本発明の表面実装半導体モジュール70の断面図である。表面実装半導体装置71のリードフレーム露出面73aが配線基板75の半田付領域77に半田接合されている。半導体チップ72で発生した熱はリードフレーム73→半田層78→半田付領域77→絶縁基板76と伝導し、放熱される。半導体チップ72の電気的接続もリードフレーム73→半田層78→半田付領域77と行なわれる。本発明の表面実装半導体モジュール70においては、隣り合うリードフレーム73間の沿面距離80が、成形樹脂の凸部74aの二辺の和となる。これにより隣り合うリードフレーム73間の距離を、従来の表面実装半導体モジュール110より短縮することができる。
図6(b)は本発明の表面実装半導体モジュール90の第五例の断面図である。本発明の表面実装半導体モジュール90は、図6(a)の表面実装半導体装置91と配線基板95を半田結合したものである。図6(a)は本発明の表面実装半導体モジュール90の組み立て工程の説明図である。図6(a)に示すように、表面実装半導体モジュール90に用いられる表面実装半導体装置91では、複数の半導体チップ92が複数のリードフレーム93に搭載されている。半導体チップ92の全体およびリードフレーム93の一部は成形樹脂94により埋包されている。表面実装半導体装置91の底面にはリードフレーム露出面93aが露出している。リードフレーム露出面93aは半導体チップ92で発生した熱を配線基板95に伝導する。リードフレーム露出面93aは表面実装半導体装置91と配線基板95の半田接合に用いられる。配線基板95は絶縁基板96(例えばガラスクロスエポキシ基板)上に半田付領域97(例えば銅箔パターン)を有し、さらに半田付領域97の上に半田層98(例えば半田ペーストパターン)を有する。半田付領域97および半田層98は、表面実装半導体装置91のリードフレーム露出面93aに対応する箇所に設けられる。半田層98は、表面実装半導体装置91のリードフレーム露出面93aと配線基板95の半田付領域97の半田接合に用いられる。配線基板95は貫通孔99を有する。貫通孔99の位置は、表面実装半導体装置91の成形樹脂の凹部94aの位置と対応する。
図6(a)に示すように、本発明の表面実装半導体モジュール90では、表面実装半導体装置91の成形樹脂94が、隣り合うリードフレーム93の間に凹部94aを有する。配線基板95には成形樹脂の凹部94aに対応する位置に貫通孔99が設けられる。表面実装半導体モジュール90の組み立てに際して、表面実装半導体装置91を、表面実装半導体装置91のリードフレーム露出面93aの位置を配線基板95の半田層98の位置と合わせて、配線基板95上に載置する。リードフレーム露出面93aと半田層98は接する。次に表面実装半導体装置91および配線基板95を加熱して半田層98を溶融させ、リードフレーム露出面93aと半田付領域97を半田接合する。
図6(b)は本発明の表面実装半導体モジュール90の断面図である。表面実装半導体装置91のリードフレーム露出面93aが配線基板95の半田付領域97に半田接合されている。半導体チップ92で発生した熱はリードフレーム93→半田層98→半田付領域97→絶縁基板96と伝導し、放熱される。半導体チップ92の電気的接続もリードフレーム93→半田層98→半田付領域97と行なわれる。
図6(b)に示すように、本発明の表面実装半導体モジュール90においては、隣り合うリードフレーム93間の距離をdとし、リードフレーム93の上面から成形樹脂の凹部94aの上底までの距離をkとすると、隣り合うリードフレーム93間の沿面距離100はd+(2×k)となる。従って図6(b)に示す本発明の表面実装半導体モジュール90は、図8(b)に示す従来の表面実装半導体モジュール110と比較して、沿面距離100が(2×k)だけ長くなる。これにより隣り合うリードフレーム93間の距離(d)を、従来の表面実装半導体モジュール110より(2×k)だけ短縮することができる。
本発明の表面実装半導体モジュールは、特に高耐圧の表面実装半導体を搭載した表面実装半導体モジュールの小型化に有用である。
10、30、70、90、110、110H、130...表面実装半導体モジュール
11、31、51、71、91、111、111H、131...表面実装半導体装置
12、35、52、75、95、112、132...配線基板
13、32、53、72、92、113、136...半導体チップ
14、33、54、73、93、114、133...リードフレーム
14a、33a、54a、73a、93a、114a、133a...リードフレーム露出面
15、34、55、74、94、115、138...成形樹脂
15a、34a、55a、74a...成形樹脂の凸部
16、36、56、76、96、116、137...絶縁基板
17、37、57、77、97、117、135...半田付領域
18、38、58、78、98、118、134...半田層
19、39、59、79、99...貫通孔
20、40、80、100、119、139...沿面距離
94a...成形樹脂の凹部
11、31、51、71、91、111、111H、131...表面実装半導体装置
12、35、52、75、95、112、132...配線基板
13、32、53、72、92、113、136...半導体チップ
14、33、54、73、93、114、133...リードフレーム
14a、33a、54a、73a、93a、114a、133a...リードフレーム露出面
15、34、55、74、94、115、138...成形樹脂
15a、34a、55a、74a...成形樹脂の凸部
16、36、56、76、96、116、137...絶縁基板
17、37、57、77、97、117、135...半田付領域
18、38、58、78、98、118、134...半田層
19、39、59、79、99...貫通孔
20、40、80、100、119、139...沿面距離
94a...成形樹脂の凹部
Claims (5)
- 複数の半導体チップを搭載した複数のリードフレームと、
前記半導体チップの全体およびリードフレームの一部を埋包する成形樹脂と、
前記リードフレームの露出面を有する表面実装半導体装置を備え、さらに、
絶縁基板と、前記絶縁基板上の半田付領域と、前記半田付領域上の半田層を有する配線基板を備え、
前記表面実装半導体装置の前記リードフレーム露出面と、前記配線基板の前記半田付領域が前記半田層により半田接合された表面実装モジュールであって、
前記成形樹脂は、複数の前記リードフレーム露出面の間隙に凸部または凹部を有し、
前記配線基板は、前記成形樹脂の凸部または凹部に対応する部分に貫通孔を有する表面実装モジュール。 - 前記成形樹脂の凸部が前記配線基板の貫通孔に嵌合する請求項1に記載の表面実装モジュール。
- 前記成形樹脂の凸部の高さが、前記配線基板の厚さと前記半田付領域の厚さと前記半田の厚さの和にほぼ等しい請求項1または2に記載の表面実装モジュール。
- 前記成形樹脂の凸部が直方体形状である請求項1から3のいずれかに記載の表面実装モジュール。
- 前記成形樹脂の凸部の前記リードフレームの間隙方向の厚さdが、前記リードフレーム間に要求される耐圧V1を、前記成形樹脂の絶縁破壊強さV0で除した値(V1/V0)以上である{d≧(V1/V0)}、請求項4に記載の表面実装モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013082852A JP2014207275A (ja) | 2013-04-11 | 2013-04-11 | 表面実装半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013082852A JP2014207275A (ja) | 2013-04-11 | 2013-04-11 | 表面実装半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014207275A true JP2014207275A (ja) | 2014-10-30 |
Family
ID=52120639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013082852A Pending JP2014207275A (ja) | 2013-04-11 | 2013-04-11 | 表面実装半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014207275A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105826213B (zh) * | 2015-01-06 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
DE102022119189A1 (de) | 2021-08-18 | 2023-02-23 | Mitsubishi Electric Corporation | Halbleitermodul |
-
2013
- 2013-04-11 JP JP2013082852A patent/JP2014207275A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105826213B (zh) * | 2015-01-06 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
DE102022119189A1 (de) | 2021-08-18 | 2023-02-23 | Mitsubishi Electric Corporation | Halbleitermodul |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6897056B2 (ja) | 半導体装置及び半導体装置製造方法 | |
US10681801B2 (en) | Mounting assembly with a heatsink | |
KR20140027450A (ko) | 전자부품 | |
JP2009130195A (ja) | 半導体発光装置 | |
KR20130133761A (ko) | 발광 장치 및 발광 장치용 패키지 어레이 | |
JPWO2018194012A1 (ja) | モジュール | |
WO2018105448A1 (ja) | 発光装置 | |
JP2012064855A (ja) | 半導体装置 | |
JP2014207275A (ja) | 表面実装半導体モジュール | |
US9673365B2 (en) | Optoelectronic component and electronic device having an optoelectronic component | |
US10777723B2 (en) | LED package structure, heat-dissipating substrate, method for manufacturing LED package structure, and method for manufacturing heat-dissipating substrate | |
US9865787B2 (en) | Chip substrate and chip package module | |
WO2019235189A1 (ja) | バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法 | |
WO2016013363A1 (ja) | 回路構成体 | |
JP2013171912A (ja) | 発光装置 | |
US10251256B2 (en) | Heat dissipating structure | |
WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
JP6311568B2 (ja) | 電子装置 | |
KR20110080548A (ko) | 발광 장치 | |
WO2014069143A1 (ja) | モジュール | |
KR102212340B1 (ko) | 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판 | |
JP2014165481A (ja) | 半導体素子実装体 | |
KR101516371B1 (ko) | 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재 | |
JP7175643B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2019087570A (ja) | 発光装置およびledパッケージ |