CN203013712U - 一种三维芯片的金属键合结构 - Google Patents

一种三维芯片的金属键合结构 Download PDF

Info

Publication number
CN203013712U
CN203013712U CN 201320017242 CN201320017242U CN203013712U CN 203013712 U CN203013712 U CN 203013712U CN 201320017242 CN201320017242 CN 201320017242 CN 201320017242 U CN201320017242 U CN 201320017242U CN 203013712 U CN203013712 U CN 203013712U
Authority
CN
China
Prior art keywords
chip
silicon dioxide
copper
dioxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201320017242
Other languages
English (en)
Inventor
李平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
陆伟
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 陆伟 filed Critical 陆伟
Priority to CN 201320017242 priority Critical patent/CN203013712U/zh
Application granted granted Critical
Publication of CN203013712U publication Critical patent/CN203013712U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型涉及半导体制造领域，具体涉及一种三维芯片的金属键合结构。包括顶部芯片和底部芯片，所述顶部芯片的顶部二氧化硅层上设有凹槽，所述凹槽中设有顶部芯片铜，所凹槽与凹槽之间裸露顶部二氧化硅层部分上均设有氮化硅层，所述底部二氧化硅层上设有凹槽，所述凹槽中设有底部芯片铜，所述底部芯片铜的高度高于底部二氧化硅层，所述底部芯片铜与顶部芯片铜相连接，所述顶部芯片上氮化硅层与底部二氧化硅层相连接。本实用新型能在低温下进行金属与金属键合来达到芯片键合目的，使用氧化硅与氮化硅来配合金属与金属键合使键合质量更高，且氮化硅层薄膜还能阻止金属扩散至周围材料中，达到键合机构简单，可靠性高且成本低的效果。

Description

一种三维芯片的金属键合结构
技术领域
本实用新型涉及半导体制造领域，具体涉及一种三维芯片的金属键合结构。
背景技术
把不同功能的芯片集成在一起已经是集成电路发展的一个趋势。大规模集成电路制造工艺是一种平面制作工艺，其在同一衬底上形成大量各种类型的半导体器件，并互相连接以具有完整的功能。目前，大多数在开发的是用TSV的方法。即将芯片键合之后，对芯片进行深通孔，通过在深通孔中填充金属材料连接两片芯片中的金属部分。现在这种键合结构承在复杂性，可靠性低和成本高的缺点。
实用新型内容
本实用新型所要解决的技术问题是提供一种三维芯片的金属键合结构来解决现有技术中键合结构复杂，可靠性低和成本高的缺点。
本实用新型解决上述技术问题的技术方案如下：一种三维芯片的金属键合结构,包括顶部芯片和底部芯片,所述顶部芯片的顶部二氧化硅层上设有凹槽,所述凹槽中设有顶部芯片铜,所凹槽与凹槽之间裸露顶部二氧化硅层部分上均设有氮化硅层,所述底部二氧化硅层上设有凹槽,所述凹槽中设有底部芯片铜,所述底部芯片铜的高度高于底部二氧化硅层,所述底部芯片铜与顶部芯片铜相连接，所述顶部芯片上氮化硅层与底部二氧化硅层相连接。
本实用新型的有益效果是：本实用新型能在低温下进行金属与金属键合来达到芯片键合目的，使用氧化硅与氮化硅来配合金属与金属键合使键合质量更高，且氮化硅层薄膜还能阻止金属扩散至周围材料中，达到键合机构简单，可靠性高且成本低的效果。
进一步，所述顶部芯片上的顶部芯片铜与顶部二氧化硅层之间均设有一层阻挡层，所述底部芯片上的底部芯片铜与底部二氧化硅层之间设有一层阻挡层。
采用上述进一步方案的有益效果是：通过此阻挡层能防止金属向周围材料扩散，进一步提高键合后芯片的质量。
附图说明
图1为本实用新型键合晶圆图；
图2为本实用新型顶部芯片结构图；
图3为本实用新型底部芯片结构图。
附图中，各标号所代表的部件如下：
1、顶部芯片，2、顶部芯片铜，3、氮化硅层，4、底部芯片，5、底部金属铜，6、顶部二氧化硅层，7、底部二氧化硅层。
具体实施方式
以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。
如图1所示，本实用新型键合晶圆图，包括顶部芯片1和底部芯片4,所述顶部芯片的顶部二氧化硅层6上设有凹槽,所述凹槽中设有顶部芯片铜2,所凹槽与凹槽之间裸露顶部二氧化硅层6部分上均设有氮化硅层3,所述底部二氧化硅层7上设有凹槽,所述凹槽中设有底部芯片铜5,所述底部芯片铜5的高度高于底部二氧化硅层7,所述底部芯片铜5与顶部芯片铜2相连接，所述顶部芯片1上氮化硅层3与底部二氧化硅层7相连接。
图2为本实用新型顶部芯片结构图，包括顶部芯片1上的顶部二氧化硅层6，嵌在顶部二氧化硅层6中的顶部芯片铜2和淀积在顶部二氧化硅层6与顶部芯片铜2上的氮化硅层3，所述氮化硅层3上设有与顶部芯片铜2表面大小相同的开口，所述开口置于顶部芯片铜2之上。
图3是本实用新型底部芯片结构图，包括底部芯片上的底部二氧化硅层7，嵌在顶部二氧化硅层7中的底部芯片铜5，所述底部芯片铜5的高度高于底部二氧化硅层7。
所述顶部芯片1上的顶部芯片铜2与顶部二氧化硅层6之间均设有一层阻挡层，所述底部芯片1上的底部芯片铜5与底部二氧化硅层7之间设有一层阻挡层。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (2)

1.一种三维芯片的金属键合结构,包括顶部芯片和底部芯片,其特征是:所述顶部芯片的顶部二氧化硅层上设有凹槽,所述凹槽中设有顶部芯片铜,所凹槽与凹槽之间裸露顶部二氧化硅层部分上均设有氮化硅层,所述底部二氧化硅层上设有凹槽,所述凹槽中设有底部芯片铜,所述底部芯片铜的高度高于底部二氧化硅层,所述底部芯片铜与顶部芯片铜相连接，所述顶部芯片上氮化硅层与底部二氧化硅层相连接。
2.根据权利要求1所述的一种三维芯片的金属键合结构，其特征是：所述顶部芯片上的顶部芯片铜与顶部二氧化硅层之间均设有一层阻挡层，所述底部芯片上的底部芯片铜与底部二氧化硅层之间设有一层阻挡层。
CN 201320017242 2013-01-14 2013-01-14 一种三维芯片的金属键合结构 Expired - Lifetime CN203013712U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320017242 CN203013712U (zh) 2013-01-14 2013-01-14 一种三维芯片的金属键合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320017242 CN203013712U (zh) 2013-01-14 2013-01-14 一种三维芯片的金属键合结构

Publications (1)

Publication Number Publication Date
CN203013712U true CN203013712U (zh) 2013-06-19

Family

ID=48605277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320017242 Expired - Lifetime CN203013712U (zh) 2013-01-14 2013-01-14 一种三维芯片的金属键合结构

Country Status (1)

Country Link
CN (1) CN203013712U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107128A (zh) * 2013-01-14 2013-05-15 陆伟 一种三维芯片结构的金属键合的方法及键合结构
CN105826213B (zh) * 2015-01-06 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN109844934A (zh) * 2016-10-27 2019-06-04 英帆萨斯公司 用于低温接合的结构和方法
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107128A (zh) * 2013-01-14 2013-05-15 陆伟 一种三维芯片结构的金属键合的方法及键合结构
CN103107128B (zh) * 2013-01-14 2014-12-17 武汉新芯集成电路制造有限公司 一种三维芯片结构的金属键合的方法
CN105826213B (zh) * 2015-01-06 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
CN109844934A (zh) * 2016-10-27 2019-06-04 英帆萨斯公司 用于低温接合的结构和方法
CN109844934B (zh) * 2016-10-27 2023-08-08 艾德亚半导体科技有限责任公司 用于低温接合的结构和方法
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12027487B2 (en) 2016-10-27 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles

Similar Documents

Publication Publication Date Title
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
KR102653238B1 (ko) 시스템 인 패키지 장치를 위해 구리 필러와 연결된 베어 다이 스마트 브리지
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
US20130164867A1 (en) Embedded wafer level optical package structure and manufacturing method
CN203013712U (zh) 一种三维芯片的金属键合结构
WO2012048137A3 (en) Flexible circuits and methods for making the same
TW200731503A (en) Stacked semiconductor structure and fabrication method thereof
CN104241217A (zh) 一种芯片背面裸露的扇出型封装结构及制造方法
CN205406565U (zh) 一种csp led
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
US20170345678A1 (en) Integrated circuit package configurations to reduce stiffness
CN105161465A (zh) 晶圆级芯片封装方法
CN104465790B (zh) Mems压力传感器及其封装方法
CN103390569A (zh) 一种高深宽比tsv形貌测量方法
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
CN108598044A (zh) 塑封方法及采用该塑封方法制备的封装体
CN204348708U (zh) 一种扇出型圆片级芯片倒装封装结构
CN204375733U (zh) 一种双引线框架
CN104051373B (zh) 散热结构及半导体封装件的制法
CN103781342B (zh) 单颗bga产品倒装贴片装置及其使用方法
CN103107098B (zh) 方形扁平无引脚的封装方法及其封装结构
CN207250495U (zh) 半导体封装结构
CN207250484U (zh) 晶圆级芯片封装结构
CN201717265U (zh) 一种双向保护二极管芯片
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: WUHAN XINXIN SEMICONDUCTOR MANUFACTURING CO., LTD.

Free format text: FORMER OWNER: LU WEI

Effective date: 20130709

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200124 PUDONG NEW AREA, SHANGHAI TO: 430205 WUHAN, HUBEI PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20130709

Address after: 430205 Wuhan Province, East Lake City Development Zone, No., No. four high road, No. 18

Patentee after: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Address before: 200124, room 9, No. 905, Lane 301, Haiyang Road, Shanghai, Pudong New Area

Patentee before: Lu Wei

CX01 Expiry of patent term

Granted publication date: 20130619

CX01 Expiry of patent term