CN103390569A - 一种高深宽比tsv形貌测量方法 - Google Patents
一种高深宽比tsv形貌测量方法 Download PDFInfo
- Publication number
- CN103390569A CN103390569A CN2013103081896A CN201310308189A CN103390569A CN 103390569 A CN103390569 A CN 103390569A CN 2013103081896 A CN2013103081896 A CN 2013103081896A CN 201310308189 A CN201310308189 A CN 201310308189A CN 103390569 A CN103390569 A CN 103390569A
- Authority
- CN
- China
- Prior art keywords
- tsv
- topography measurement
- silicon base
- measurement method
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法,具体涉及一种微电子加工工艺中的高深宽比TSV形貌测量方法。方法的要点在于利用填充材料填充高深宽比TSV,使其在在孔内固化成型,然后从孔中取出呈凸起状结构的填充材料,并通过三维形貌测量工具测量取出的填充材料的形貌而间接地测量出高深宽比TSV孔内的形貌。与传统的测量方法相比,本发明的优势在于提供了一种简单易行、非破坏性的高深宽比TSV孔内形貌的测量问题。
Description
技术领域
本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法, 具体涉及微电子加工工艺中的一种高深宽比TSV形貌测量方法。
背景技术
微电子技术的不断进步推动集成电路的特征尺寸不断缩小,器件互连密度不断提高。以智能手机为代表的新型电子产品对芯片的高性能、低功耗要求不断提高。在这种情况下,靠二维结构进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制,传统封装结构互连线的电阻电容(RC)延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅通孔(Through Silicon Via,简称TSV)工艺通过在晶圆中形成金属立柱,并配以金属凸点,可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连,这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如引线键合(Wire bonding)技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点,从而大大提高芯片的速度并降低功耗。因此,TSV技术已经被广泛认为是继引线键合、载带焊和倒装芯片之后的第四代封装技术,将逐渐成为高密度封装领域的主流技术。
而且随着TSV在微组装领域中的应用越来越广泛,其深宽比(Aspect Ratio)呈现出持续增大的趋势,目前5:1至10:1范围的TSV孔已经比较成熟。随着芯片三维堆叠技术对尺寸和性能要求的不断提升,更高深宽比的TSV将会出现。但随着深宽比的增大,TSV孔内形貌测量的难度也随之增大。现有技术中使用较多的诸如三维轮廓仪、表面形貌仪、红外显微镜等测量工具都很难精确测量深孔TSV孔内形貌。要想得到精确地测量结果,必须进行破坏性测试。
发明内容
本发明要解决的技术问题在于提供一种非破坏性的高深宽比TSV形貌的测量方法。
为解决上述技术问题,本发明提出如下技术方案,一种高深宽比TSV形貌测量方法,包括以下步骤:
(1)在硅基底晶圆上制作高深宽比TSV孔;
(2)在制作完成的TSV孔内填充一种固化材料;
(3)使上述固化材料固化成型;
(4)固化成型后的填充材料与硅基底晶圆分离;
(5)对分离之后的能反映TSV孔形貌的填充材料进行三维形貌测量。
作为本发明的一个改进,在上述第2步骤结束后,引进一个临时性的承载晶圆,与上述硅基底晶圆实现键合。
进一步,承载晶圆与硅基底晶圆是通过粘结剂键合在一起,该粘结剂是通过旋涂方式涂到填充材料上面的,并且具有一定厚度。
在键合过程中,为保证键合的效果会施加一定温度,同时也有助于使填充的固化材料固化成型。
所述第2步骤中的固化材料可以通过旋涂的方式来填充。
上述第4步骤中,填充材料与硅基底晶圆之间的分离通过拆键合设备完成。
对上述固化材料具有一定的要求,即固化后具有一定的柔韧性,在外力作用下会发生变形,但撤销外力时又能够回复原状,固化材料还具有非粘性,与硅基底很容易分离。
与现有技术相比,本技术方案具有的技术优势在于,从TSV孔中取出的固化后的填充材料为凸起状结构,通过三维形貌测量工具很容易测量出其形貌,从而可以间接地精确地测量出深孔TSV的形貌。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为已完成TSV刻蚀的硅基底晶圆示意图;
图2为对图1所示的TSV进行填充材料涂覆后的示意图;
图3为在填充材料涂覆后再涂覆一层粘结剂的示意图;
图4为与承载晶圆[daifw1] 键合后的示意图;
图5为填充材料与硅基底晶圆分离后的示意图;
图6为对填充材料进行形貌测量的示意图。
具体实施方式
图1至图6给出了一个本发明的实施例,现在按照方法的步骤进行说明。图1中,101为硅基底晶圆,102为刻蚀出的TSV孔,此处的硅基底只是示例性,并不是将晶圆限定为硅基底,别的材质如砷化镓也完全适用。图2中, 201为填充材料,这种材料固化后具有一定的柔韧性,当受到外力时会发生变形,但撤销外力时又能够回复原状的特性,同时这种材料是非粘性的,与硅基底晶圆需要能够很容易分离。接下来进入键合准备阶段,为此在填充材料之上以旋涂方式涂覆一定厚度的粘结剂材料301,如图3所示。随后将承载晶圆401与硅基底晶圆101通过粘结剂材料301完成临时键合,如图4所示。在键合过程中可以施加一定温度使得键合的强度达到预期的强度,同时该施加温度的过程也客观地起到使填充材料固化成型的效果。待填充材料固化成型后,利用拆键合设备将填充材料从硅基底晶圆中抽出,实现与后者的分离,如图5所示,TSV孔的形貌信息已经完全在固化后的填充材料上得到了再现。因此,如图6所示,对分离后的填充材料进行三维形貌测量就可以间接地完成对高深宽比TSV孔内部形貌的测量。
毫无疑问,本发明的高深宽比TSV孔内部形貌的测量方法并不局限于上述具体实施方式,如基底晶圆还可以是硅以外的材质,粘结剂材料可以不限于以旋涂方式涂覆到填充材料上面等。本领域的普通专业技术人员只要在上述工艺中通过选择带有形状记忆能力的填充材料,以间接地完成对高深宽比TSV孔内部形貌的测量的方法均落在本发明的保护范围之中。
Claims (8)
1.一种高深宽比TSV形貌测量方法,其特征在于包括以下步骤:
(1)在硅基底晶圆上制作高深宽比TSV孔;
(2)在制作完成的TSV孔内填充一种固化材料;
(3)使上述固化材料固化成型;
(4)固化成型后的填充材料与硅基底晶圆分离;
(5)对分离之后的能反映TSV孔形貌的填充材料进行三维形貌测量。
2.根据权利要求1所述的高深宽比TSV形貌测量方法,其特征在于所述第2步骤结束后,引进一个承载晶圆,与上述硅基底晶圆键合。
3.根据权利要求2所述的高深宽比TSV形貌测量方法,其特征在于所述承载晶圆与硅基底晶圆是通过粘结剂键合在一起。
4.根据权利要求3所述的高深宽比TSV形貌测量方法,其特征在于所述粘结剂是通过旋涂方式涂到填充材料上面的,并且具有一定厚度。
5.根据权利要求3所述的高深宽比TSV形貌测量方法,其特征在于在键合过程中会施加一定温度同时使填充的固化材料固化成型。
6.根据权利要求1所述的高深宽比TSV形貌测量方法,其特征在于所述第2步骤中的固化材料可以通过旋涂的方式来填充。
7.根据权利要求1所述的高深宽比TSV形貌测量方法,其特征在于所述第4步骤中,填充材料与硅基底晶圆分离是通过拆键合设备完成的。
8.根据权利要求1至7任一项所述的高深宽比TSV形貌测量方法,其特征在于所述固化材料固化后具有一定的柔韧性,在外力作用下会发生变形,但撤销外力时又能够回复原状,固化材料还具有非粘性,与硅基底很容易分离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103081896A CN103390569A (zh) | 2013-07-22 | 2013-07-22 | 一种高深宽比tsv形貌测量方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103081896A CN103390569A (zh) | 2013-07-22 | 2013-07-22 | 一种高深宽比tsv形貌测量方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103390569A true CN103390569A (zh) | 2013-11-13 |
Family
ID=49534802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013103081896A Pending CN103390569A (zh) | 2013-07-22 | 2013-07-22 | 一种高深宽比tsv形貌测量方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103390569A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109470699A (zh) * | 2018-10-15 | 2019-03-15 | 北京工业大学 | 一种tsv电镀铜填充效果的测试方法 |
CN114018662A (zh) * | 2021-10-18 | 2022-02-08 | 大连理工大学 | 一种深孔内表面形貌和粗糙度的无损检测方法 |
EP4024003A1 (en) * | 2021-01-05 | 2022-07-06 | Schott Ag | Method for non-destructive inspection of a structure and corresponding system |
WO2022156162A1 (zh) * | 2021-01-25 | 2022-07-28 | 长鑫存储技术有限公司 | 半导体结构参数获取、检测标准的获取及检测方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1588232A (zh) * | 2004-08-05 | 2005-03-02 | 上海交通大学 | 基于旋涂和键合实现微纳米图案转移的方法 |
US20070253001A1 (en) * | 2003-06-25 | 2007-11-01 | Masahiro Watanabe | Three-Dimensional Shape Measuring Unit, Processing Unit, and Semiconductor Device Manufacturing Method |
WO2009024970A2 (en) * | 2007-08-19 | 2009-02-26 | Camtek Ltd. | Depth measurement of narrow holes |
CN102099734A (zh) * | 2008-05-19 | 2011-06-15 | Zbd显示器有限公司 | 使用选择性粘合剂使表面图案化的方法 |
CN102915956A (zh) * | 2012-09-12 | 2013-02-06 | 复旦大学 | 硅通孔壁上制作苯并环丁烯树脂电介质层的方法 |
-
2013
- 2013-07-22 CN CN2013103081896A patent/CN103390569A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070253001A1 (en) * | 2003-06-25 | 2007-11-01 | Masahiro Watanabe | Three-Dimensional Shape Measuring Unit, Processing Unit, and Semiconductor Device Manufacturing Method |
CN1588232A (zh) * | 2004-08-05 | 2005-03-02 | 上海交通大学 | 基于旋涂和键合实现微纳米图案转移的方法 |
WO2009024970A2 (en) * | 2007-08-19 | 2009-02-26 | Camtek Ltd. | Depth measurement of narrow holes |
CN102099734A (zh) * | 2008-05-19 | 2011-06-15 | Zbd显示器有限公司 | 使用选择性粘合剂使表面图案化的方法 |
CN102915956A (zh) * | 2012-09-12 | 2013-02-06 | 复旦大学 | 硅通孔壁上制作苯并环丁烯树脂电介质层的方法 |
Non-Patent Citations (1)
Title |
---|
李勇,胡瑞钦: "微小孔尺寸形状的脱模与图像测量", 《纳米技术与精密工程》, vol. 11, no. 4, 14 May 2013 (2013-05-14) * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109470699A (zh) * | 2018-10-15 | 2019-03-15 | 北京工业大学 | 一种tsv电镀铜填充效果的测试方法 |
EP4024003A1 (en) * | 2021-01-05 | 2022-07-06 | Schott Ag | Method for non-destructive inspection of a structure and corresponding system |
WO2022156162A1 (zh) * | 2021-01-25 | 2022-07-28 | 长鑫存储技术有限公司 | 半导体结构参数获取、检测标准的获取及检测方法 |
CN114018662A (zh) * | 2021-10-18 | 2022-02-08 | 大连理工大学 | 一种深孔内表面形貌和粗糙度的无损检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9111870B2 (en) | Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof | |
CN103579204B (zh) | 包括电容器的封装结构及其形成方法 | |
TWI517342B (zh) | 覆晶晶圓級封裝及其方法 | |
CN103117279B (zh) | 形成芯片在晶圆的总成的方法 | |
CN106169452A (zh) | 半导体封装组件及其制造方法 | |
KR101548426B1 (ko) | 집적 회로의 패키징에서의 정렬 | |
CN101924042B (zh) | 裸片堆叠密封结构的形成方法 | |
CN106169459A (zh) | 半导体封装组件及其形成方法 | |
US8093696B2 (en) | Semiconductor device | |
CN106952831A (zh) | 使用热与机械强化层的装置及其制造方法 | |
CN103346097B (zh) | 基于tsv的三维封装方法和封装结构 | |
CN103107099B (zh) | 半导体封装以及封装半导体器件的方法 | |
CN102468189A (zh) | 半导体封装以及封装半导体器件的方法 | |
TW200915525A (en) | Packaged integrated circuit devices with through-body conductive vias, and methods of making same | |
CN105118788B (zh) | 三维集成电路的制造方法 | |
US9502392B2 (en) | Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects | |
CN101765911A (zh) | 具有重新分布层的半导体芯片 | |
CN103390569A (zh) | 一种高深宽比tsv形貌测量方法 | |
CN106252333B (zh) | 多元件封装体与其制备方法 | |
CN109712966A (zh) | 芯片封装结构及其形成方法 | |
CN110010589A (zh) | 堆叠型半导体封装方法及封装结构 | |
TWI456723B (zh) | 積體電路裝置及其製備方法 | |
CN103441097B (zh) | 一种深孔底部氧化硅绝缘层的刻蚀方法 | |
CN105161451B (zh) | 半导体叠层封装方法 | |
CN102945840A (zh) | 半导体芯片封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131113 |