CN201717265U - 一种双向保护二极管芯片 - Google Patents
一种双向保护二极管芯片 Download PDFInfo
- Publication number
- CN201717265U CN201717265U CN2010202597071U CN201020259707U CN201717265U CN 201717265 U CN201717265 U CN 201717265U CN 2010202597071 U CN2010202597071 U CN 2010202597071U CN 201020259707 U CN201020259707 U CN 201020259707U CN 201717265 U CN201717265 U CN 201717265U
- Authority
- CN
- China
- Prior art keywords
- zone
- diffusion
- diffusion region
- diffusion zone
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
一种双向保护二极管芯片，涉及一种半导体器件的制造技术领域，在N-区的一面设置N+扩散区，在N+扩散区的另一面设置镀膜区；在N-区另一面局部设置P扩散区，在所述P扩散区内和外周分别设置N+扩散区，在所述P扩散区内的N+扩散区的另一面设置镀膜区，在所述P扩散区的表面和N-区表面及P扩散区内侧与N+扩散区的交界处分别设置PN结平面SiO2保护区。由于产品的PN结在正面，封装成品率高，背面进行减薄或研磨，可以达到多种厚度的芯片，以满足不同封装形式的要求，产品的使用范围广，符合电子产品小型化的发展趋势。采用4英寸硅片的生产，生产效率大大提高，操作方便，也降低了生产成本。
Description
技术领域
本实用新型涉及一种半导体器件的制造技术领域，特别是双向保护二极管的制备技术领域。
背景技术
长期以来，在半导体器件制造领域，人们在结构设计、成本降低、可靠性、提高产品的性价比等方面，作出了不懈的努力。当今双向保护二极管芯片制造中较先进的技术是采用一种P型双磨单晶片进行制备，其工艺步骤为：清洗、氧化、光刻、清洗、扩散、光刻、镀膜、光刻、测试、划片、裂片，该方法的不足之处为：为了减少碎片率，所选材料的厚度比较厚；产品在生产工艺中的扩散是在硅片两面进行，扩散深度浅，不可以进行减薄，因此该产品的封装形式，只能选择轴向封装或者厚的贴片封装，不利于小型化的需要，限制了产品使用的环境。背面存在PN结，封装成品率低，只能采用烧结的方法进行焊接，无法实现共晶焊的工艺。
实用新型内容
本实用新型的目的是提供一种满足多种封装形式、使用范围广、质量稳定可靠的双向保护二极管芯片。
本实用新型在N-区的一面设置N+扩散区，在N+扩散区的另一面设置镀膜区；在N-区另一面局部设置P扩散区，在所述P扩散区内和外周分别设置N+扩散区，在所述P扩散区内的N+扩散区的另一面设置镀膜区，在所述P扩散区的表面和N-区表面设置PN结平面SiO2保护区，在P扩散区内侧与N+扩散区的交界处设置PN结平面SiO2保护区。
本实用新型在N-的一面局部设置P扩散区，在P扩散区内和外周设置N+扩散区，因此产品的PN结在硅片的正面，有利于硅片的贴片封装，且封装成品率高。由于在N-区的另一面设置N+扩散区，扩散结深深，进行减薄或者研磨，可以得到不同厚度的产品，进行多种形式的贴片封装，满足了用户不同线路的要求，符合当今电子产品小型化的趋势。该产品采用4英寸硅片的生产，生产效率大大提高，操作方便，也降低了生产成本。
附图说明
图1为本实用新型结构示意图。
图1中，1为N-区，2为N+扩散区、3为P扩散区、4为N+扩散区、5为N+扩散区、6为镀膜区、7为镀膜区、8、9为PN结平面SiO2保护区。
具体实施方式
如图1所示，本实用新型在N-区1的一面设置N+扩散区2，在N+扩散区的另一面设置镀膜区6。
在N-区另一面局部设置P扩散区3，在P扩散区内和外周分别设置N+扩散区4、5，在P扩散区3内的N+扩散区4的另一面设置镀膜区7，在P扩散区3的表面和N-区1的表面分别设置PN结平面SiO2保护区8、9。在P扩散区3的表面、N-区1表面、P扩散区3内侧与N+的交界处分别设置PN结平面SiO2保护区8、9。
Claims (1)
1.一种双向保护二极管芯片，其特征在于在N-区的一面设置N+扩散区，在N+扩散区的另一面设置镀膜区；在N-区另一面局部设置P扩散区，在所述P扩散区内和外周分别设置N+扩散区，在所述P扩散区内的N+扩散区的另一面设置镀膜区，在所述P扩散区的表面和N-区表面设置PN结平面SiO2保护区，在P扩散区内侧与N+扩散区的交界处设置PN结平面SiO2保护区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010202597071U CN201717265U (zh) | 2010-07-09 | 2010-07-09 | 一种双向保护二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010202597071U CN201717265U (zh) | 2010-07-09 | 2010-07-09 | 一种双向保护二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201717265U true CN201717265U (zh) | 2011-01-19 |
Family
ID=43463272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010202597071U Expired - Fee Related CN201717265U (zh) | 2010-07-09 | 2010-07-09 | 一种双向保护二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201717265U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129972A (zh) * | 2011-02-21 | 2011-07-20 | 乐山无线电股份有限公司 | 一种低功耗深结深功率芯片扩散方法 |
| CN103295897A (zh) * | 2012-03-01 | 2013-09-11 | 美丽微半导体股份有限公司 | 掘井引流式二极管元件或二极管组件及其制造方法 |
-
2010
- 2010-07-09 CN CN2010202597071U patent/CN201717265U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129972A (zh) * | 2011-02-21 | 2011-07-20 | 乐山无线电股份有限公司 | 一种低功耗深结深功率芯片扩散方法 |
| CN102129972B (zh) * | 2011-02-21 | 2012-07-04 | 乐山无线电股份有限公司 | 一种低功耗深结深功率芯片扩散方法 |
| CN103295897A (zh) * | 2012-03-01 | 2013-09-11 | 美丽微半导体股份有限公司 | 掘井引流式二极管元件或二极管组件及其制造方法 |
| CN103295897B (zh) * | 2012-03-01 | 2015-07-08 | 美丽微半导体股份有限公司 | 掘井引流式二极管元件或二极管组件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SG134334A1 (en) | Semiconductor package with passive device integration | |
| EP2693474A3 (en) | Method of manufacturing a silver bond pad on a semiconductor power device using silver nanopaste, as well as an assembly including said semiconductor device | |
| CN204741022U (zh) | 一种堆栈式图像传感器晶圆及芯片 | |
| CN201717265U (zh) | 一种双向保护二极管芯片 | |
| CN203085520U (zh) | 一种具隔离沟槽的引线框架 | |
| CN207068865U (zh) | 一种大电流高速高可靠性npn型功率晶体管 | |
| CN207367964U (zh) | 引线框架阵列及封装体 | |
| CN203932046U (zh) | 窄划片槽的晶圆结构 | |
| CN201699018U (zh) | 一种大功率平面结单向tvs二极管芯片 | |
| CN102842572A (zh) | 一种小型双列式桥堆 | |
| CN201699017U (zh) | 一种大功率平面结双向tvs二极管芯片 | |
| CN203589000U (zh) | 一种基于无框架csp封装背面植球塑封封装件 | |
| CN206040632U (zh) | 一种超薄贴片二极管 | |
| CN201985101U (zh) | 一种单面放电管集成芯片 | |
| CN203690287U (zh) | 一种基于框架采用镀银技术的封装件 | |
| CN103887268B (zh) | 一种微型模塑封装手机卡用框架以及框架带 | |
| CN202503036U (zh) | Led引线框架 | |
| CN205428947U (zh) | 一种应用于高中端智能手机芯片上的晶体二极管 | |
| CN202008988U (zh) | 一种半导体排列模具 | |
| CN203707115U (zh) | 单芯片正装无源器件无基岛复合式平脚金属框架结构 | |
| CN204361099U (zh) | 一种芯片让位槽叠装技术降低封装厚度的结构 | |
| CN205194703U (zh) | 一种适用于引线键合封装的台面型玻璃钝化芯片 | |
| CN204167302U (zh) | 单芯片正装无源器件静电释放圈复合式平脚金属框架结构 | |
| CN203386742U (zh) | 单片式结构框架 | |
| CN205264713U (zh) | 一种面接触二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110119 Termination date: 20180709 |