CN204741022U - 一种堆栈式图像传感器晶圆及芯片 - Google Patents

Abstract

本实用新型提供了一种堆栈式图像传感器晶圆及芯片，所述堆栈式图像传感器晶圆包括：一片逻辑器件晶圆以及两片像素器件晶圆，所述两片像素器件晶圆分别位于所述逻辑器件晶圆的正面和背面。所述堆栈式图像传感器芯片由所述堆栈式图像传感器晶圆制得。其中，所述堆栈式图像传感器晶圆包括了两片像素器件晶圆，由此便可进行双面感光。堆栈式图像传感器芯片是由堆栈式图像传感器晶圆制得，一片堆栈式图像传感器晶圆能够得到成百上千个图像传感器芯片，由此，堆栈式图像传感器芯片自然便可进行双面感光。

Description

一种堆栈式图像传感器晶圆及芯片

技术领域

本实用新型涉及集成电路制造技术领域，特别涉及一种堆栈式图像传感器晶圆及芯片。

背景技术

图像传感器芯片是摄像设备的核心部件，其通过将光信号转换成电信号来实现图像拍摄功能。图像传感器芯片由图像传感器晶圆制得，一块图像传感器晶圆能够得到成百上千个图像传感器芯片。

目前，所有的图像传感器芯片只能单面感光，包括最新的堆栈式图像传感器芯片以及一般的背照式、前照式图像传感器芯片。因此，为了达到双面拍摄或者双面监控的目的，只能采用两颗图像传感器芯片，例如手机的后置摄像头和前置摄像头。采用两颗图像传感器芯片不仅增加了产品成本；同时也增大了产品的体积，与现在产品小型化的主流趋势相违背。

因此，如何解决这一问题成了本领域技术人员亟待解决的难题。

实用新型内容

本实用新型的目的在于提供一种堆栈式图像传感器晶圆及芯片，以解决现有的图像传感器芯片只能单面感光的问题。

为解决上述技术问题，本实用新型提供一种堆栈式图像传感器晶圆，所述堆栈式图像传感器晶圆包括：一片逻辑器件晶圆以及两片像素器件晶圆，所述两片像素器件晶圆分别位于所述逻辑器件晶圆的正面和背面。

可选的，在所述的堆栈式图像传感器晶圆中，所述两片像素器件晶圆的厚度均为2μm～20μm；所述逻辑器件晶圆的厚度为700μm～800μm。

可选的，在所述的堆栈式图像传感器晶圆中，所述两片像素器件晶圆的像素相同或者不相同。

可选的，在所述的堆栈式图像传感器晶圆中，所述两片像素器件晶圆采用相同或者不相同的制造工艺制成。

可选的，在所述的堆栈式图像传感器晶圆中，所述两片像素器件晶圆中的一片或者两片通过氧化硅与所述逻辑器件晶圆粘合。

可选的，在所述的堆栈式图像传感器晶圆中，所述逻辑器件晶圆包括逻辑器件和逻辑器件金属布线，所述两片像素器件晶圆均包括像素器件和像素器件金属布线，所述逻辑器件金属布线与所述两片像素器件晶圆的像素器件金属布线均相连。

可选的，在所述的堆栈式图像传感器晶圆中，所述逻辑器件控制所述两片像素器件晶圆。

可选的，在所述的堆栈式图像传感器晶圆中，所述逻辑器件同时控制所述两片像素器件晶圆；或者所述逻辑器件分别控制所述两片像素器件晶圆。

可选的，在所述的堆栈式图像传感器晶圆中，所述逻辑器件金属布线与所述两片像素器件晶圆的像素器件金属布线均通过深硅接触孔相连，所述深硅接触孔孔深为700μm～800μm。

可选的，在所述的堆栈式图像传感器晶圆中，所述逻辑器件晶圆还包括：逻辑器件衬底，位于所述逻辑器件衬底上的逻辑器件介质层，所述逻辑器件和逻辑器件金属布线均位于所述逻辑器件介质层中。

可选的，在所述的堆栈式图像传感器晶圆中，所述两片像素器件晶圆均包括：像素器件衬底，位于所述像素器件衬底上的像素器件介质层以及位于所述像素器件介质层中的转换器件、传输栅，其中，所述像素器件金属布线也位于所述像素器件介质层中。

本实用新型还提供一种堆栈式图像传感器芯片，所述堆栈式图像传感器芯片由上述堆栈式图像传感器晶圆制得。

在本实用新型提供的堆栈式图像传感器晶圆及芯片中，其包括了两片像素器件晶圆，由此便可进行双面感光，从而实现了图像传感器芯片双面感光的功能。

附图说明

图1是本实用新型实施例堆栈式图像传感器晶圆的结构示意图；

图2～图5是图1所示的堆栈式图像传感器晶圆的制造过程中所形成的器件结构示意图。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的堆栈式图像传感器晶圆及芯片作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

请参考图1，其为本实用新型实施例堆栈式图像传感器晶圆的结构示意图。如图1所示，所述堆栈式图像传感器晶圆1包括：一片逻辑器件晶圆10以及两片像素器件晶圆(为了便于描述，在本申请接下去的描述中，以第一像素器件晶圆20a以及第二像素器件晶圆20b加以描述)，所述两片像素器件晶圆分别位于所述逻辑器件晶圆10的正面和背面(即一片像素器件晶圆位于所述逻辑器件晶圆10正面，另一片像素器件晶圆位于所述逻辑器件晶圆10背面)。

在本申请实施例中，所述堆栈式图像传感器晶圆1包括了两片像素器件晶圆，由此便可进行双面感光。堆栈式图像传感器芯片是由堆栈式图像传感器晶圆制得，一片堆栈式图像传感器晶圆能够得到成百上千个图像传感器芯片，由此，堆栈式图像传感器芯片自然便可进行双面感光。

优选的，所述第一像素器件晶圆20a与所述第二像素器件晶圆20b的厚度均为2μm～20μm；所述逻辑器件晶圆10的厚度为700μm～800μm，通过控制所述第一像素器件晶圆20a、所述第二像素器件晶圆20b以及所述逻辑器件晶圆10的总厚度，以满足现有的生产设备对晶圆厚度的要求。

进一步的，所述第一像素器件晶圆20a中的像素与所述第二像素器件晶圆20b中的像素可以相同也可以不相同。其中，所述第一像素器件晶圆20a中的像素与所述第二像素器件晶圆20b中的像素包括总的像素数量以及每个像素的大小等均相同；而所述第一像素器件晶圆20a中的像素与所述第二像素器件晶圆20b中的像素不相同包括总的像素数量或者每个像素的大小等各参数中的一个或者多个不相同。

通过将所述第一像素器件晶圆20a中的像素与所述第二像素器件晶圆20b中的像素设计成相同或者不相同，可以满足所述堆栈式图像传感器晶圆1(也即堆栈式图像传感器芯片)的不同功能。其中，第一像素器件晶圆20a和第二像素器件晶圆20b的像素数量和像素大小可根据实际需求来定。优选的，第一像素器件晶圆20a和第二像素器件晶圆20b的面积相同，并且前后位置一致，从而可以直接满足后续芯片切割、封装的要求。

进一步的，当所述第一像素器件晶圆20a中的像素与所述第二像素器件晶圆20b中的像素相同时，所述第一像素器件晶圆20a和第二像素器件晶圆20b可采用相同的制造工艺制成。即在制造像素器件晶圆时，直接批量制造多片相同的像素器件晶圆，由此可以降低制造成本。当然，当所述第一像素器件晶圆20a中的像素与所述第二像素器件晶圆20b中的像素相同或者不相同时，所述第一像素器件晶圆20a和第二像素器件晶圆20b均可采用不相同的制造工艺制成，以得到符合设计需要的第一像素器件晶圆20a和第二像素器件晶圆20b。

请继续参考图1，在本申请实施例中，所述第一像素器件晶圆20a和所述第二像素器件晶圆20b均通过氧化硅31(图1中未示出第一像素器件晶圆20a与逻辑器件晶圆10之间的氧化硅)与所述逻辑器件晶圆10粘合。在本申请其他实施例中，所述第一像素器件晶圆20a和第二像素器件晶圆20b也可通过混合粘合工艺直接与所述逻辑器件晶圆10粘合，即金属对金属、非金属对非金属同时粘合，对此本申请不作限定。

在本申请实施例中，所述逻辑器件晶圆10包括逻辑器件13和逻辑器件金属布线14，所述两片像素器件晶圆均包括像素器件金属布线，即第一像素器件晶圆20a包括第一像素器件金属布线23a，第二像素器件晶圆20b包括第二像素器件金属布线23b，所述逻辑器件金属布线14与所述第一像素器件金属布线23a、第二像素器件金属布线23b均相连。

在本申请实施例中，所述逻辑器件13控制所述第一像素器件晶圆20a和第二像素器件晶圆20b。其中，所述逻辑器件13对于所述第一像素器件晶圆20a和第二像素器件晶圆20b的控制包括运算以及图像输出等，对此本申请不作限定。进一步的，所述逻辑器件13同时控制所述第一像素器件晶圆20a和第二像素器件晶圆20b；或者所述逻辑器件13分别控制所述第一像素器件晶圆20a和第二像素器件晶圆20b。即所述第一像素器件晶圆20a和第二像素器件晶圆20b各实现一个功能时，既可以由所述逻辑器件13的一个控制动作实现，也可以由所述逻辑器件13的两个控制动作实现。

进一步的，所述逻辑器件金属布线14与所述第一像素器件金属布线23a及第二像素器件金属布线23b均通过深硅接触孔(图1中未示出)相连，所述深硅接触孔孔深为700μm～800μm。其中，所述深硅接触孔包括深硅穿孔以及填充于所述深硅穿孔内的金属连接。所述深硅接触孔的孔深受限于需要连接的逻辑器件金属布线14与第一像素器件金属布线23a、或者逻辑器件金属布线14与第二像素器件金属布线23b，当两者之间的距离比较远时，相应的，所述深硅接触孔将比较深；当两者之间的距离比较近时，相应的，所述深硅接触孔将比较浅。

请继续参考图1，进一步的，所述逻辑器件晶圆10还包括：逻辑器件衬底11，位于所述逻辑器件衬底11上的逻辑器件介质层12，其中，所述逻辑器件13和逻辑器件金属布线14均位于所述逻辑器件介质层12内。

所述第一像素器件晶圆20a还包括：第一像素器件衬底21a，位于所述第一像素器件衬底21a上的第一像素器件介质层22a以及位于所述第一像素器件介质层22a中的第一转换器件24a、第一传输栅25a，其中，所述第一像素器件金属布线23a也位于所述第一像素器件介质层22a中。所述第二像素器件晶圆20b还包括：第二像素器件衬底21b，位于所述第二像素器件衬底21b上的第二像素器件介质层22b以及位于所述第二像素器件介质层22b中的第二转换器件24b、第二传输栅25b，其中，所述第二像素器件金属布线23b也位于所述第二像素器件介质层22b中。

进一步的，本实施例还提供一种上述堆栈式图像传感器晶圆1的制造方法。请参考图2～图5，其为图1所示的堆栈式图像传感器晶圆的制造过程中所形成的器件结构示意图。

如图2所示，首先，在逻辑器件晶圆10上粘合第一像素器件晶圆20a，所述逻辑器件晶圆10和第一像素器件晶圆20a之间可通过氧化硅层粘合，也可以通过混合粘合工艺粘合，即金属对金属、非金属对非金属同时粘合。

接着，如图3所示，在逻辑器件衬底11表面和第一像素器件衬底21a表面均形成一氧化硅(层)31，所述氧化硅(层)31可通过CVD(化学气相沉积)工艺形成，其厚度优选为10nm～100nm。

如图4所示，在逻辑器件晶圆10上粘合第二像素器件晶圆20b，在此，所述第二像素器件晶圆20b通过氧化硅(层)31与所述逻辑器件晶圆10粘合。在此，第二像素器件衬底21b尚未减薄，还具有较厚的厚度。接着，对第二像素器件晶圆20b进行硅基底减薄、深硅穿孔、金属连线(填充)等后段工艺。此工艺与传统堆栈式晶背工艺类似，目的是将第二像素器件晶圆20b的金属布线与逻辑器件晶圆10的金属布线连接起来。得到的第二像素器件晶圆20b的厚度在5～20um之间(如图5所示)。在本申请实施例中，接着通过HF溶液去除第一像素器件衬底21a表面的氧化硅(层)31，最终形成图1所示的堆栈式图像传感器晶圆1。

综上可见，通过本申请实施例提供的堆栈式图像传感器晶圆1，实现了图像传感器芯片双面感光的功能，解决了现有技术中图像传感器芯片只能单面感光的问题。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种堆栈式图像传感器晶圆，其特征在于，包括：一片逻辑器件晶圆以及两片像素器件晶圆，所述两片像素器件晶圆分别位于所述逻辑器件晶圆的正面和背面。

2.根据权利要求1所述的堆栈式图像传感器晶圆，其特征在于，所述两片像素器件晶圆的厚度均为2μm～20μm；所述逻辑器件晶圆的厚度为700μm～800μm。

3.根据权利要求1所述的堆栈式图像传感器晶圆，其特征在于，所述两片像素器件晶圆的像素相同或者不相同。

4.根据权利要求3所述的堆栈式图像传感器晶圆，其特征在于，所述两片像素器件晶圆采用相同或者不相同的制造工艺制成。

5.根据权利要求3所述的堆栈式图像传感器晶圆，其特征在于，所述两片像素器件晶圆中的一片或者两片通过氧化硅与所述逻辑器件晶圆粘合。

6.根据权利要求1所述的堆栈式图像传感器晶圆，其特征在于，所述逻辑器件晶圆包括逻辑器件和逻辑器件金属布线，所述两片像素器件晶圆均包括像素器件和像素器件金属布线，所述逻辑器件金属布线与所述两片像素器件晶圆的像素器件金属布线均相连。

7.根据权利要求6所述的堆栈式图像传感器晶圆，其特征在于，所述逻辑器件控制所述两片像素器件晶圆。

8.根据权利要求7所述的堆栈式图像传感器晶圆，其特征在于，所述逻辑器件同时控制所述两片像素器件晶圆；或者所述逻辑器件分别控制所述两片像素器件晶圆。

9.根据权利要求6所述的堆栈式图像传感器晶圆，其特征在于，所述逻辑器件金属布线与所述两片像素器件晶圆的像素器件金属布线均通过深硅接触孔相连，所述深硅接触孔孔深为700μm～800μm。

10.根据权利要求6所述的堆栈式图像传感器晶圆，其特征在于，所述逻辑器件晶圆还包括：逻辑器件衬底，位于所述逻辑器件衬底上的逻辑器件介质层，所述逻辑器件和逻辑器件金属布线均位于所述逻辑器件介质层中。

11.根据权利要求6所述的堆栈式图像传感器晶圆，其特征在于，所述两片像素器件晶圆均包括：像素器件衬底，位于所述像素器件衬底上的像素器件介质层以及位于所述像素器件介质层中的转换器件、传输栅，其中，所述像素器件金属布线也位于所述像素器件介质层中。

12.一种堆栈式图像传感器芯片，其特征在于，所述堆栈式图像传感器芯片由根据权利要求1～11中任一项所述的堆栈式图像传感器晶圆制得。