JPH0817913A

JPH0817913A - 埋め込み構造、埋め込み構造の形成方法、埋め込み構造を有する半導体装置、及び該半導体装置の製造方法

Info

Publication number: JPH0817913A
Application number: JP14352494A
Authority: JP
Inventors: Kazuhiro Hoshino; 和弘星野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-06-24
Filing date: 1994-06-24
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】導電材料としてすぐれる銅系、銀系、または
金系材料を用いて凹部を埋め込む際、これを良好に埋め
込める技術を提供する。【構成】基板１上に形成した接続孔等の凹部２に、銅
系、銀系、または金系材料４を該凹部の少なくとも内壁
部をおおって埋め込むとともに、凹部のその他の部分を
必要に応じてバリアメタル等の中間材料を介してＡｌ系
材料５で充填した構造の埋め込み構造及びその製法、こ
の技術を適用した半導体装置関連の技術。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、埋め込み構造、埋め込
み構造の形成方法、埋め込み構造を有する半導体装置、
及び該半導体装置の製造方法に関する。本発明は、導電
材による埋め込みを要する場合に汎用でき、例えば、半
導体装置に用いられる配線の構造及び形成方法として具
体化できる。特に、配線の信頼性向上及び接続孔の埋め
込み性を向上した技術として具体化することができる。

【０００２】

【従来の技術及びその問題点】埋め込み構造、特に導電
材の埋め込み構造を要する分野では、ますます微細化が
進行している。例えば、半導体装置の分野では、超ＬＳ
Ｉの高集積化に伴い、基板と配線間の電気的接続を得る
コンタクトホールや、多層配線間の接続を得るヴィアホ
ールも微細化し、例えば０．２５ミクロンルールではア
スペクト比が２を越えるまでになって来ている。

【０００３】配線金属材料を通常のスパッタリング法で
形成する際、このような高アスペクト比の接続孔では、
シャドウイング効果によって接続孔内部にボイド（空
洞）を生じたり、接続孔底部近くの側壁に十分な膜厚を
形成することができないという問題が生じている。

【０００４】また、近年スパッタ中に基板を５００℃程
度に加熱する高温スパッタ法や、金属膜形成後、真空中
で加熱を行うことによって金属をホール内に流動させる
リフロー法が開発されている（例えば、保坂ら「超高真
空下でのＡｌリフローによる埋め込み」１９９３年春春
季応用物理学会予稿集３０ａ−ＺＹ−８参照）が、いず
れの方法でも、適用される金属材料がＡｌのように低融
点でなければならないという制限がある。

【０００５】一方、ＣｕないしはＣｕを主成分とする銅
系材料から成るＣｕ配線は、Ａｌに比べ低抵抗であり、
エレクトロマイグレーション耐性に優れた材料であるた
め、将来の高集積・高速デバイスにとって魅力的な材料
である（例えば星野ら「Ｃｕ電極配線技術」月刊Ｓｅｍ
ｉｃｏｍｄｕｃｔｏｒＷｏｒｌｄ，１９９８．６参
照）。しかしながら、微細コンタクトホールの埋め込み
に関しては、前述の高温スパッタ法、リフロー法のいず
れも、材料自体が高融点であるため適用することができ
ない。

【０００６】接続孔等の凹部に通常のスパッタ法でＣｕ
膜を形成した場合は、図１３に示すように、凹部２（接
続孔）のホール側壁の膜が薄くなってしまうため、通電
を行うこの部分で電流密度が増大し、エレクトロマイグ
レーションによる断線が生じやすいという問題を生じ
る。符号４で埋め込み材料であるＣｕを示し、４ａ，４
ｂで側面の膜が薄くなった部分を示す。

【０００７】これは、銀系材料や金系材料（いずれも低
抵抗であり、導電材料としてすぐれている）でも同様で
ある。（なお図１３中、１はＳｉ等の基板、１ａはＳｉ
Ｏ₂等の絶縁膜、３１はＣｕ等の第１層配線、３２は同
じく第２層配線、６はこれら第１，第２層配線３１，３
２間の接続をとるヴィアホールである凹部２が形成され
た層間絶縁膜（ＳｉＯ₂等）である）。

【０００８】

【発明の目的】本発明は、上記従来技術の問題点を解決
して、導電材料としてすぐれる銅系、銀系、または金系
材料を用いて凹部を埋め込む埋め込み部の形成に際して
も、これを良好に埋め込むことができる埋め込み構造、
及び埋め込み構造の形成方法を提供し、また、このよう
な埋め込み材料を有する半導体装置、及び該半導体装置
の製造方法を提供することを目的としている。

【０００９】

【目的を達成するための手段】本出願の請求項１の発明
は、基板上に形成した凹部に、銅系、銀系、または金系
材料を該凹部の少なくとも内壁部をおおって埋め込むと
ともに、凹部のその他の部分をＡｌ系材料で充填した構
造を備えることを特徴とする埋め込み構造であって、こ
れにより上記目的を達成するものである。

【００１０】本出願の請求項２の発明は、前記銅系、銀
系、または金系材料と、前記Ａｌ系材料との間に、中間
材料を形成したことを特徴とする請求項１に記載の埋め
込み構造であって、これにより上記目的を達成するもの
である。

【００１１】本出願の請求項３の発明は、前記中間材料
が、前記銅系、銀系、または金系材料と、前記Ａｌ系材
料との反応を防止するバリアメタルであることを特徴と
する請求項２に記載の埋め込み構造であって、これによ
り上記目的を達成するものである。

【００１２】本出願の請求項４の発明は、前記中間材料
が、Ｔｉ，Ｗ，Ｚｒ，Ｈｆ，Ｍｏもしくはこれらの金属
間化合物、もしくは窒化物、ホウ化物、もしくは炭化物
のいずれかより選ばれたものであることを特徴とする請
求項２または３に記載の埋め込み構造であって、これに
より上記目的を達成するものである。

【００１３】本出願の請求項５の発明は、基板上に形成
した凹部内に、銅系、銀系、または金系材料を埋め込み
形成した後、凹部に生じた空洞部分をＡｌ系材料を充填
することを特徴とする埋め込み構造の形成方法であっ
て、これにより上記目的を達成するものである。

【００１４】本出願の請求項６の発明は、空洞部分にＡ
ｌ系材料を充填する手段が、Ａｌ系材料の形成後加熱を
行うＡｌリフロー法であるか、もしくはＡｌ系材料の高
温スパッタ法であることを特徴とする請求項５に記載の
埋め込み構造の形成方法であって、これにより上記目的
を達成するものである。なお本発明において、Ａｌリフ
ロー法とは、Ａｌ系材料をスパッタその他の手段で形成
した後、加熱してＡｌ系材料を溶融状態にすることを言
う。また高温スパッタとは、Ａｌ系材料が溶融状態もし
くはそれに近い状態でスパッタされる高温下でスパッタ
することを言う。

【００１５】本出願の請求項７の発明は、前記空洞部分
にＡｌ系材料を充填した後、銅系、銀系、または金系材
料上のＡｌ系材料を除去する工程を備えたことを特徴と
する請求項５または６に記載の埋め込み構造の形成方法
であって、これにより上記目的を達成するものである。

【００１６】本出願の請求項８の発明は、前記Ａｌ系材
料を除去する手段が、ドライエッチング法もしくは全面
メタル・ポリッシュ法であることを特徴とする請求項７
に記載の埋め込み構造の形成方法であって、これにより
上記目的を達成するものである。

【００１７】本出願の請求項９の発明は、半導体基板上
に形成した凹部に銅系、銀系、または金系材料を該凹部
の少なくとも内壁部をおおって埋め込むとともに、凹部
のその他の部分をＡｌ系材料で充填した構造を備えるこ
とを特徴とする半導体装置であって、これにより上記目
的を達成するものである。

【００１８】本出願の請求項１０の発明は、前記銅系、
銀系、または金系材料と、前記Ａｌ系材料との間に、中
間材料を形成したことを特徴とする請求項９に記載の半
導体装置であって、これにより上記目的を達成するもの
である。

【００１９】本出願の請求項１１の発明は、前記中間材
料が、前記銅系、銀系、または金系材料と、前記Ａｌ系
材料との反応を防止するバリアメタルであることを特徴
とする請求項１０に記載の半導体装置であって、これに
より上記目的を達成するものである。

【００２０】本出願の請求項１２の発明は、前記中間材
料が、Ｔｉ，Ｗ，Ｚｒ，Ｈｆ，Ｍｏもしくはこれらの金
属間化合物、もしくは窒化物、ホウ化物、もしくは炭化
物のいずれかより選ばれたものであることを特徴とする
請求項１０または１１に記載の半導体装置であって、こ
れにより上記目的を達成するものである。

【００２１】本出願の請求項１３の発明は、半導体基板
上に形成した凹部内に銅系、銀系、または金系材料を埋
め込み形成した後、凹部に生じた空洞部分をＡｌ系材料
を充填して埋め込み部を形成する工程を有することを特
徴とする半導体装置の製造方法であって、これにより上
記目的を達成するものである。

【００２２】本出願の請求項１４の発明は、空洞部分に
Ａｌ系材料を充填する手段が、Ａｌ系材料の形成後加熱
を行うＡｌリフロー法であるか、もしくはＡｌ系材料の
高温スパッタ法であることを特徴とする請求項１３に記
載の半導体装置の製造方法であって、これにより上記目
的を達成するものである。

【００２３】本出願の請求項１５の発明は、前記空洞部
分にＡｌ系材料を充填した後、銅系、銀系、または金系
材料上のＡｌ系材料を除去する工程を備えたことを特徴
とする請求項１３または１４に記載の半導体装置の製造
方法であって、これにより上記目的を達成するものであ
る。

【００２４】本出願の請求項１６の発明は、前記Ａｌ系
材料を除去する手段が、ドライエッチング法もしくは全
面メタル・ポリッシュ法であることを特徴とする請求項
１５に記載の半導体装置の製造方法であって、これによ
り上記目的を達成するものである。

【００２５】本発明は、基板上の凹部に導電材料を埋め
込む構造が要せられる場合に汎用することができる。例
えば、埋め込み導電部について適用することができる。
この場合、各種接続孔の埋め込みについて適用でき、例
えば半導体基板の拡散領域と上部配線との接続をとるコ
ンタクトホールについて適用でき、あるいは、上層と下
層との配線層間の接続をとるヴィアホールについて適用
することができる。

【００２６】本発明は、半導体装置の接続孔において、
Ｃｕ膜（Ａｇ膜、Ａｕ膜についても同じ。以下同）を形
成した後、接続孔内に生じる空洞部分にＡｌ合金を充填
した構造、及びその製造方法として、好ましく実施でき
る。

【００２７】また、接続孔内に生じる空洞部分にＡｌ合
金（Ａｌ−ｗｔ％Ｓｉ等）を充填する方法として、Ａｌ
成膜後加熱によるＡｌリフロー法、もしくは高温スパッ
タ法を用いることは、好ましい態様である。

【００２８】また、Ａｌリフロー法もしくは高温スパッ
タ法により、Ｃｕ膜の空洞部分にＡｌを充填した後、ド
ライエッチング法もしくは全面メタル・ポリッシュ法に
より、Ｃｕ膜上のＡｌ合金膜を除去することは、好まし
い態様である。

【００２９】また、接続孔内に生じる空洞部分にＡｌ合
金を充填する際に、ＣｕとＡｌ合金の間の反応を防止す
るために、バリアメタルをＣｕとＡｌ合金の間に挟むこ
とは、好ましい態様である。

【００３０】また、バリアメタルとしては、Ｔｉ，Ｗ，
Ｚｒ，Ｈｆ，Ｍｏもしくはこれらの金属間化合物、もし
くは窒化物、ホウ化物、もしくは炭化物のいずれかを用
いることは、好ましい態様である。

【００３１】

【作用】本発明によれば、基板上に形成した凹部に、銅
系、銀系、または金系材料を埋め込む場合、まず、例え
ば該凹部の少なくとも内壁部をおおって埋め込み、凹部
のその他の部分はＡｌ系材料で充填するので、銀系、銅
系、または金系材料による埋め込みでは空洞が生じる場
合について、この空洞は埋め込み性の良いＡｌ系材料に
より、埋め込み特性が良好なＡｌリフローや高温スパッ
タ法等により充填され、よって信頼性の高い完全な埋め
込みがなされる。よって、銅系、銀系または金系材料の
低抵抗特性と、Ａｌ系材料の良好な埋め込み特性とを兼
ね備えた、低抵抗かつ信頼性の高い構造が得られる。

【００３２】

【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は図示
の実施例により限定されるものではない。

【００３３】実施例１この実施例は、本発明を、半導体装置の接続配線構造に
適用したものであり、特に、銅系材料、特に純銅により
接続孔を埋め込んで接続配線構造を形成する場合に具体
化したものである。

【００３４】図１に示すのは、本実施例の半導体装置に
おける埋め込み配線接続構造の断面図である。図１に示
すように、この埋め込み構造は、基板１（ここでは半導
体基板、特にＳｉ基板）上に形成した凹部２（ここでは
基板１上の第１層配線３１とその上層の第２層配線３２
との接続をとるヴィアホール）に銅系材料４（ここでは
Ｃｕ）を該凹部２の少なくとも内壁部をおおって埋め込
むとともに、凹部２のその他の部分をＡｌ系材料５で充
填した構造を備えるものである。

【００３５】また、本実施例の半導体装置の接続配線構
造の形成は、図２ないし図５に示すように行った。即
ち、基板１上に形成した凹部２内に、銅系材料４を埋め
込み形成した（図２）後、凹部２に生じた空洞部分２′
をＡｌ系材料５を充填した（図３，図４）。以上により
この埋め込み配線構造を形成した。特にこの実施例で
は、空洞部分２′にＡｌ系材料５１を充填する手段が、
Ａｌ系材料５の形成（図３）の後、加熱を行う（図４）
Ａｌリフロー法を用いた。またこの実施例では、前記空
洞部分２′にＡｌ系材料５を充填した後、銅系材料４
（第２層配線３２）上のＡｌ系材料５２を除去する工程
を備えて、図５の構造とした。最終的にパターニングし
て、図１の構造を得た。このＡｌ系材料５を除去する手
段は、ドライエッチング法もしくは全面メタル・ポリッ
シュ法を用いた。

【００３６】従来技術にあっては、通常のスパッタリン
グ法でＣｕを成膜すると、高アスペクト比のホールにお
いては、図１３に示すようにシャドウイング効果により
ホール側壁には平坦な部分の数パーセントしか膜が付か
ない。このため、エレクトロマイグレーション試験を行
うと、カバレッジの悪い部分で電流密度が増大し、断線
不良を生じやすかった。

【００３７】これに対し、本発明を適用した図１の実施
例では、Ｃｕ膜の空洞部分にＡｌを埋め込んだので、電
流密度の局所的な増大は生じない。この構造によってエ
レクトロマイグレーション耐性が向上する。

【００３８】また、凹部２′である接続孔のホール内部
の金属厚膜化によりストレスマイグレーション耐性も向
上する。

【００３９】以上の如く、本実施例のようにＣｕ配線上
のＡｌフローにより接続孔部の空洞を埋め込むことによ
って、信頼性が向上する。

【００４０】更に詳しくは、本実施例では以下の工程に
より、半導体装置についての埋め込み接続配線構造を形
成した。

【００４１】初めに図２に示すように、素子を形成した
半導体基板１（図示断面では基板１上にＳｉＯ₂等の絶
縁膜１ａが形成されている）上に、下層の第１層配線３
１として第１層Ｃｕ配線を形成した後、層間膜６（ここ
ではＳｉＯ₂）を形成し、凹部２である接続孔（ここで
はヴィアホール）を開孔する。

【００４２】次いで上層の第２層配線３２として第２層
Ｃｕ配線を、下記条件の通常スパッタ法にて形成する。
以上で図２の構造を得た。Ｃｕ膜スパッタ条件ガス：ＡｒＤＣ電力：１０ｋＷ圧力：０．４Ｐａ基板温度：２００℃

【００４３】次に、図３に示すように、下記条件のスパ
ッタ法によりＡｌ系材料層５１としてＡｌＳｉ５００ｎ
ｍを形成する。ＡｌＳｉ形成条件ガス：ＡｒＤＣ電力：１５ｋＷ圧力：０．４Ｐａ基板温度：１００℃

【００４４】続いて、真空を破ることなく、基板１をリ
フローチャンバーに運ぶ。ここで、基板１を４５０℃に
加熱し、２分間の熱処理を行う。即ち、リフロー処理を
行う（下記条件）。これにより、図４に示すような形状
で、凹部２（ヴィアホール）内の空洞部分２′がＡｌ系
材料５により埋め込める。第２層配線３２上に存在する
Ａｌ系材料を符号５２で示す。Ａｌリフロー条件ガス：Ａｒ基板温度：４５０℃ 圧力：０．１７Ｐａ熱処理時間：１２０秒

【００４５】続いて、ＲＩＥ（反応性イオンエッチン
グ）法により、Ａｌ系材料のエッチバックを行う。これ
により、上層のＡｌ系材料５２を除去する。Ａｌエッチバック条件ガス：ＢＣｌ₃／Ｃｌ₃＝６０／９０ＳＣＣ
Ｍ圧力：２Ｐａ μ波電力：９００ＷＲＦバイアス：３０Ｗ

【００４６】エッチバック終了後、図５のように、銅系
材料５（Ｃｕ配線）の空洞部分２′にＡｌ系材料５が埋
め込まれた形状が得られる。

【００４７】これを適宜パターニングして得られたもの
が、図１の構造である。

【００４８】先に述べたように、凹部２（接続孔）内で
のエレクトロマイグレーション耐性が向上し、かつ平坦
化形状が得られる。

【００４９】本実施例によれば、以下の具体的効果が得
られる。接続孔内部が全て銅系材料（Ｃｕ）及びＡｌ系材料
（Ａｌ合金）で埋め込まれるため、ホール内部での電流
密度の増大が生じない。このためエレクトロマイグレー
ション耐性が向上する。

【００５０】接続孔内部が全て銅系材料（Ｃｕ）及び
Ａｌ系材料（Ａｌ合金）で埋め込まれるため、ホール内
部での金属厚膜化によりストレスマイグレーション耐性
が向上する。

【００５１】配線材料自体としてＣｕ配線を使用でき
るため、低抵抗かつ信頼性の高い配線が得られる。

【００５２】本発明を高密度デバイスの配線形成工程
に適用することによって、優れた埋め込みを達成でき、
さらにエレクトロマイグレーション耐性に優れた信頼性
の高いデバイスを製造でき、工業的に見て非常に有用で
ある。

【００５３】実施例２本実施例は、Ｃｕ配線形成後、高温スパッタ法を用いて
凹部（ホール内）にＡｌ系材料を埋め込む例である。以
下、図６ないし図８を用いてこの実施例を説明する。

【００５４】初めに図６に示すように、素子を形成した
半導体基板１（ここではＳｉ基板。上面にＳｉＯ₂絶縁
膜１ａを有する）上に下層の第１配線３１として、第１
層Ｃｕ配線を形成した後、層間膜６（ここではＳｉ
Ｏ₂）を形成し、凹部２である接続孔（ここではヴィア
ホール）を開孔する。

【００５５】次いで上層の第２層配線３２として第２層
Ｃｕ配線を下記条件の通常のスパッタ法にて５００ｎｍ
形成する。Ｃｕ膜スパッタ条件ガス：ＡｒＤＣ電力：１０ｋＷ圧力：０．４Ｐａ基板温度：２００℃

【００５６】更に、図７に示すように、下記条件の高温
スパッタ法によりＡｌ系材料膜５３としてＡｌＳｉ膜を
３００ｎｍ形成する。ＡｌＳｉ形成条件ガス：ＡｒＤＣ電力：１５ｋＷ圧力：０．４Ｐａ基板温度：５００℃

【００５７】続いて、本実施例では、下記条件のＣＭＰ
（ケミカル・メカニカル・ポリッシュ）法により、Ａｌ
系材料膜５３をエッチバックする。ＣＭＰ条件：研磨プレート回転数＝５０ｒｐｍスラリー液＝過酸化水素水／アミン／水の混合液

【００５８】エッチバック終了後、図８のように銅系材
料４（Ｃｕ配線）の空洞部分２′にＡｌが埋め込まれた
形状が得られる。

【００５９】本実施例も、前述のように、接続孔内での
エレクトロマイグレーション耐性が向上し、かつ平坦化
形状が得られる。その他、実施例１と同様な効果を有す
る。

【００６０】実施例３本実施例は、Ｃｕ配線形成後、Ａｌリフロー法を用いて
Ａｌ系材料をホール内に埋め込む際に、銅系材料である
ＣｕとＡｌ系材料であるＡｌの反応を防止するために中
間材料としてバリアメタルを間に挟む例である。

【００６１】以下、図９ないし図１２を用いて、この実
施例を説明する。

【００６２】初めに図９に示すように、素子を形成した
半導体基板（ここではＳｉ基板。上面にＳｉＯ₂絶縁膜
１ａを有する）上に下層第１層配線３１として第１層銅
配線を形成したあと、層間膜６を形成し、凹部２として
接続孔（ヴィアホール）を開口する。次いで下記条件の
通常のスパッタ法を用いて、中間材料７を含む第２層目
配線層として、Ｔｉ／ＴｉＮ／Ｃｕ膜（３０／７０／３
００ｎｍ・上層から順に列記）を形成する。即ち、凹部
２（ヴィアホール）を含め、銅系材料４としてＣｕ及び
中間材料７としてＴｉ／ＴｉＮを下記条件で成膜する。
符号３２で、上層第２層配線であるＣｕ配線をなすＣｕ
部分を示す。なお、ＴｉＮはバリアメタルとして用い、
ＴｉはＡｌリフロー時の濡れ層として使用する。

【００６３】Ｃｕ膜スパッタ条件ガス：ＡｒＤＣ電力：１０ｋＷ圧力：０．４Ｐａ基板温度：２００℃

【００６４】ＴｉＮ膜形成条件ガス：Ａｒ−６５％Ｎ₂ ＤＣ電力：８ｋＷ圧力：０．６５Ｐａ基板温度：１５０℃

【００６５】Ｔｉ膜形成条件ガス：ＡｒＤＣ電力：４ｋＷ圧力：０．４Ｐａ基板温度：２００℃

【００６６】図１０に示すように、スパッタ法によりＡ
ｌ系材料としてＡｌＳｉ５１を下記条件で５００ｎｍ形
成する。

【００６７】ＡｌＳｉ形成条件ガス：ＡｒＤＣ電力：１５ｋＷ圧力：０．４Ｐａ基板温度：１００℃

【００６８】続いて、真空を破ることなく基板１をフロ
ーチャンバーに運ぶ。ここで、基板１を４５０Ｃ°に加
熱し、２分間の熱処理を行うと、図１１に示すような形
状で凹部２である接続孔のホール内の空洞が埋め込め
る。埋め込まれたＡｌ系材料を符号５で示し、上層のＡ
ｌ系材料を５２で示す。Ａｌリフロー条件は下記のとお
りである。

【００６９】Ａｌリフロー条件ガス：Ａｒ圧力：０．１７Ｐａ基板温度：４５０℃ 熱処理時間：１２０秒

【００７０】続いて、ＲＩＥ（反応性イオンエッチン
グ）法により、Ａｌ膜５２及びＴｉ／ＴｉＮ膜７のエッ
チバックを行う。

【００７１】Ａｌエッチバック条件ガス：ＢＣｌ₃／Ｃｌ₂＝６０／９０ＳＣＣＭ圧力：２Ｐａ μ波電力：９００ＷＲＦバイアス：３０Ｗ

【００７２】エッチバック終了後、図１２のように、銅
系材料４であるＣｕ配線の空洞部２′にＡｌ系材料５が
埋め込まれた形状が得られる。

【００７３】なお、本実施例ではエッチバックの手段と
してＲＩＥ法を用いたが、実施例２と同様にＣＭＰ法を
用いることも可能である。

【００７４】本実施例も、前記で述べたように接続孔内
でのエレクトロマイグレーション耐性が向上し、かつ平
坦化形状が得られ、その他前記実施例と同様の効果が発
揮できた。

【００７５】更に本実施例では、銅系材料４であるＣｕ
配線とホール内の空洞を埋め込んだＡｌ系材料５との間
にバリアメタルを狭んだことにより、ＡｌとＣｕの反応
を防止することができる。なお、別途バリアメタルとし
て、Ｔｉ以外のＷ，Ｚｒ，Ｈｆ，Ｍｏについて、またこ
れらの化合物について、またこれらの窒化物、ホウ化
物、炭化物を用いて実施したが、同様のバリア効果が得
られた。特に、ＴｉＮ／Ｔｉに代えてＷＮ／Ｗを中間材
料（バリアメタル）として用いて、良好な結果が得られ
た。

【００７６】実施例４この実施例では、実施例３と同様の中間材料７を形成す
るとともに、ここではＡｌリフロー法の代わりに、実施
例２のように高温スパッタ法で空洞を埋め込んだ。

【００７７】本実施例も、実施例３と同様の効果を奏し
た。なお、本実施例でも別途バリアメタルとして、Ｔｉ
以外のＷ，Ｚｒ，Ｈｆ，Ｍｏについて、またこれらの化
合物について、またこれらの窒化物、ホウ化物、炭化物
を用いて実施したが、同様のバリア効果が得られた。特
に、ＴｉＮ／Ｔｉに代えてＷＮ／Ｗを中間材料（バリア
メタル）として用いて、良好な結果が得られた。

【００７８】実施例５〜８この実施例では、純Ｃｕに代え、銅系材料としてＣｕ−
Ｔｉ合金（Ｔｉ含有量は１０重量％以下のもの）を用い
て、その他は実施例１〜４と同様に行った。

【００７９】Ｃｕ−Ｔｉ合金を用いることにより、導電
性はやや低くなるが、信頼性の高い接続が得られた。

【００８０】実施例９〜１２これらの実施例では、銀系材料を用いて、実施例１〜４
と同様に実施した。

【００８１】ここでは、銀系材料として純Ａｇを用い
た。Ａｇは、スパッタにより、次の条件で形成した。ガス：Ａｒ１００ＳＣＣＭ圧力：０．４ＰａＤＣ電力：８ｋＷ基板加熱温度：１５０Ｃ°

【００８２】その他は、前記各例と全く同様に行った。

【００８３】本実施例では低抵抗のＡｇによる良好な導
電性と、Ａｌ系材料による信頼性の向上という効果がも
たらされた。

【００８４】実施例１３〜１６これらの実施例では、金系材料を用いて、実施例１〜４
と同様に実施した。

【００８５】ここでは、金系材料として純Ａｕを用い
た。ここでは、Ａｕは、Ａｕソースガスとして有機Ａｕ
錯体を用いた下記条件のＡｕのＰＥＣＶＤでこれを形成
した。

【００８６】ＡｕＣＶＤ条件ガス：ジメチル（１，１，１−トリフルオロ
−２，４−ペンタジオナート）金（ＩＩＩ）（ＤＭＧ−
ＴＦ）／Ｈ₂＝１００／５００ＳＣＣＭ圧力：２０００ＰａＲＦプラズマ：１３．５６ＭＨｚ基板温度：１７０Ｃ°

【００８７】その他は、前記各例と全く同様に行った。

【００８８】本実施例では、低抵抗のＡｕによる良好な
導電性と、Ａｌ系材料による信頼性の向上という効果が
もたらされた。

【００８９】

【発明の効果】上述したように、本発明によれば、導電
材料としてすぐれる銅系、銀系、または金系材料を用い
て凹部を埋め込む埋め込み部の形成に際しても、これを
良好に埋め込むことができる埋め込み構造、及び埋め込
み構造の形成方法を提供し、また、このような埋め込み
材料を有する半導体装置、及び該半導体装置の製造方法
を提供することができる。

【図面の簡単な説明】

【図１】実施例１の構造を示す断面図である。

【図２】実施例１の工程を順に断面図で示すものであ
る（１）。

【図３】実施例１の工程を順に断面図で示すものであ
る（２）。

【図４】実施例１の工程を順に断面図で示すものであ
る（３）。

【図５】実施例１の工程を順に断面図で示すものであ
る（４）。

【図６】実施例２の工程を順に断面図で示すものであ
る（１）。

【図７】実施例２の工程を順に断面図で示すものであ
る（２）。

【図８】実施例２の工程を順に断面図で示すものであ
る（３）。

【図９】実施例３の工程を順に断面図で示すものであ
る（１）。

【図10】実施例３の工程を順に断面図で示すものであ
る（２）。

【図11】実施例３の工程を順に断面図で示すものであ
る（３）。

【図12】実施例３の工程を順に断面図で示すものであ
る（４）。

【図13】従来技術及びその問題点を示す図である。

【符号の説明】

１基板（半導体基板、Ｓｉ基板）２凹部（接続孔）３１第１層配線３２第２層配線４銅（銀、金）系材料５Ａｌ系材料

Claims

【特許請求の範囲】

【請求項１】基板上に形成した凹部に、銅系、銀系、ま
たは金系材料を該凹部の少なくとも内壁部をおおって埋
め込むとともに、凹部のその他の部分をＡｌ系材料で充
填した構造を備えることを特徴とする埋め込み構造。
【請求項２】前記銅系、銀系、または金系材料と、前記
Ａｌ系材料との間に、中間材料を形成したことを特徴と
する請求項１に記載の埋め込み構造。
【請求項３】前記中間材料が、前記銅系、銀系、または
金系材料と、前記Ａｌ系材料との反応を防止するバリア
メタルであることを特徴とする請求項２に記載の埋め込
み構造。
【請求項４】前記中間材料が、Ｔｉ，Ｗ，Ｚｒ，Ｈｆ，
Ｍｏもしくはこれらの金属間化合物、もしくは窒化物、
ホウ化物、もしくは炭化物のいずれかより選ばれたもの
であることを特徴とする請求項２または３に記載の埋め
込み構造。
【請求項５】基板上に形成した凹部内に、銅系、銀系、
または金系材料を埋め込み形成した後、凹部に生じた空
洞部分をＡｌ系材料を充填することを特徴とする埋め込
み構造の形成方法。
【請求項６】空洞部分にＡｌ系材料を充填する手段が、
Ａｌ系材料の形成後加熱を行うＡｌリフロー法である
か、もしくはＡｌ系材料の高温スパッタ法であることを
特徴とする請求項５に記載の埋め込み構造の形成方法。
【請求項７】前記空洞部分にＡｌ系材料を充填した後、
銅系、銀系、または金系材料上のＡｌ系材料を除去する
工程を備えたことを特徴とする請求項５または６に記載
の埋め込み構造の形成方法。
【請求項８】前記Ａｌ系材料を除去する手段が、ドライ
エッチング法もしくは全面メタル・ポリッシュ法である
ことを特徴とする請求項７に記載の埋め込み構造の形成
方法。
【請求項９】半導体基板上に形成した凹部に銅系、銀
系、または金系材料を該凹部の少なくとも内壁部をおお
って埋め込むとともに、凹部のその他の部分をＡｌ系材
料で充填した構造を備えることを特徴とする半導体装
置。
【請求項１０】前記銅系、銀系、または金系材料と、前
記Ａｌ系材料との間に、中間材料を形成したことを特徴
とする請求項９に記載の半導体装置。
【請求項１１】前記中間材料が、前記銅系、銀系、また
は金系材料と、前記Ａｌ系材料との反応を防止するバリ
アメタルであることを特徴とする請求項１０に記載の半
導体装置。
【請求項１２】前記中間材料が、Ｔｉ，Ｗ，Ｚｒ，Ｈ
ｆ，Ｍｏもしくはこれらの金属間化合物、もしくは窒化
物、ホウ化物、もしくは炭化物のいずれかより選ばれた
ものであることを特徴とする請求項１０または１１に記
載の半導体装置。
【請求項１３】半導体基板上に形成した凹部内に銅系、
銀系、または金系材料を埋め込み形成した後、凹部に生
じた空洞部分をＡｌ系材料を充填して埋め込み部を形成
する工程を有することを特徴とする半導体装置の製造方
法。
【請求項１４】空洞部分にＡｌ系材料を充填する手段
が、Ａｌ系材料の形成後加熱を行うＡｌリフロー法であ
るか、もしくはＡｌ系材料の高温スパッタ法であること
を特徴とする請求項１３に記載の半導体装置の製造方
法。
【請求項１５】前記空洞部分にＡｌ系材料を充填した
後、銅系、銀系、または金系材料上のＡｌ系材料を除去
する工程を備えたことを特徴とする請求項１３または１
４に記載の半導体装置の製造方法。
【請求項１６】前記Ａｌ系材料を除去する手段が、ドラ
イエッチング法もしくは全面メタル・ポリッシュ法であ
ることを特徴とする請求項１５に記載の半導体装置の製
造方法。