JPH06252201A - 半導体装置と半導体装置の製造方法 - Google Patents

半導体装置と半導体装置の製造方法

Info

Publication number
JPH06252201A
JPH06252201A JP5033651A JP3365193A JPH06252201A JP H06252201 A JPH06252201 A JP H06252201A JP 5033651 A JP5033651 A JP 5033651A JP 3365193 A JP3365193 A JP 3365193A JP H06252201 A JPH06252201 A JP H06252201A
Authority
JP
Japan
Prior art keywords
wiring layer
metal wiring
pad
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5033651A
Other languages
English (en)
Inventor
Koji Miyashita
幸司 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5033651A priority Critical patent/JPH06252201A/ja
Publication of JPH06252201A publication Critical patent/JPH06252201A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】ボンディングパッドの構造に関する。入出力Ｐ
ＡＤを構成する最上層の金属配線層１２よりも下位層の
金属配線層１０の面積を小さくする事により、ＰＡＤに
段差を付ける。１はシリコン基盤、２、５は層間絶縁
膜、１１はホール、７はパッシベーション膜、８はポリ
イミド膜、１３は、パッド開口部である。また金属配線
層の下部にポリシリコン層等を配置、あるいは金属配線
層を、選択的に堆積もしくはエッチングする事により、
ＰＡＤに段差を付ける等。 【効果】ワイヤーボンディングの金ボールやバンプ等が
接触する表面積も実質的に広くできる。ワイヤーボンデ
ィングの金ボールやバンプ等とＰＡＤ開口部表面との高
い密着性が得られ、剥がれや、接触抵抗の増大、あるい
はプローブカード針のスライドによるＰＡＤ開口部周辺
のパッシベーション膜等の破壊を防ぐ事ができ、内部絶
縁膜破損によるリーク発生や信頼性の問題を防止でき
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関わり、特
にボンディングパッドの構造に関する。
【０００２】
【従来の技術】図６（ａ）、（ｂ）は、従来の半導体装
置における入出力パッドの構造を示す図である。図６
（ａ）は、従来のパッドの断面図であり、図６（ｂ）は
図６（ａ）を真上から見た図である。以下に図６を参照
しながら従来のボンディングパッドの構造の説明を行
う。１はシリコン基盤、２は絶縁膜であり、この絶縁膜
は半導体装置におけるポリシリコン配線（１層目ポリシ
リコン配線〜Ｎ層目ポリシリコン配線）間に形成される
層間絶縁膜及び最上層ポリシリコン配線と第１金属配線
層との間の層間絶縁膜が堆積して構成されたものであ
る。３は第１の金属配線層、４は前記第１の金属配線層
と第２の金属配線層とを接続するためのコンタクトホー
ル（以下ホールと呼ぶ）である。６は第２の金属配線層
であり、半導体装置内部の信号配線、電源配線へと接続
され、前記第１の金属配線に前記ホールを介して接続さ
れる。７は半導体装置を保護するためのパッシベーショ
ン膜、８はポリイミド膜である。９はパッド開口部であ
る。また、前記した第１の金属配線層もしくは第２の金
属配線層は、半導体装置内部の電源配線あるいは信号配
線に接続されるものである。
【０００３】次に従来のパッドの製造方法を示す。前記
２の絶縁膜までの工程は本発明に直接関係ないので省略
する。絶縁膜２の形成された後、第１の金属配線層を形
成するために、ＡＬのスパッタリング、フォト、エッチ
ングを行う。次に前記第１の金属配線層及び第２の金属
配線層を接続するためのホールを形成するために、層間
絶縁膜を堆積させホール形成箇所をフォト工程を経た後
エッチングをおこなう。次に第２の金属配線層１２を形
成するために、ＡＬをスパッタリングし、フォト工程、
エッチング工程を経てパターンを形成すると同時に前記
ホールにもＡＬが進入するために第１の金属配線層３及
び第２の金属配線層６が接続される。最後に半導体装置
全体を保護するために、パッド開口部を除いてパッシベ
ーション膜を堆積させた後、ポリイミドを堆積させる。
以上の様な製造方法を採る事により、開口部における第
２の金属配線層が平坦化されたパッドが形成される。
【０００４】
【発明が解決しようとする課題】従来技術として示した
パッドの構造ではパッド開口部表面が平坦化されている
ためバンプ、あるいはワイヤーボンディングにおける金
ボールとの密着性が悪く、剥がれあるいは浮き等による
接触抵抗の増大という信頼性上の課題があった。それに
加えて近年、半導体装置の集積化が急速に進み、多ピン
化の要求がさらに高まってきており、パッドピッチも非
常に小さくなってきている。しかし、パッドピッチの縮
小化もテスター用プローブカード作成精度との制約から
限界にきている。こうした理由により、パッドピッチの
みだけでなくパッドサイズの縮小化も必要となってく
る。この事からパッド開口部の面積が小さくなるため、
前記した様なバンプ、あるいはワイヤーボンディングに
おける金ボールとの密着性がさらに得難くなる事が予想
される。またパッド開口部が平坦化された従来のパッド
構造を使用していると、ウエハー状態のテスト時におい
て、テスター用プローブカードの針がスライドしてしま
い、針圧が充分かからずパッドとの密着性が得難く、接
触抵抗が高くなり種々の特性テストにパスせず、良品で
あっても不良品になってしまい歩留りが低下したり、再
測定を余技なくされるという課題があった。さらにプロ
ーブカードの針がスライドした際に、パッド開口部端の
パッシベーション膜、ポリイミド膜が破損され、内部絶
縁膜に亀裂が生じ、リークが発生するもしくは信頼性上
の不具合が生じるという課題があった。
【０００５】そこで本発明は、ボンディングパッドとバ
ンプ、あるいはワイヤーボンディングにおける金ボール
との密着性の向上、信頼性の向上、歩留まり向上を図っ
た半導体装置を得る事を目的とする。
【０００６】
【課題を解決するための手段】１、ボンディングパッド
を有する半導体装置で、前記ボンディングパッドを構成
する最上層の金属配線層よりも下位層の金属配線層の面
積を小さくする事により、パッドに段差を付ける事を特
徴とする。
【０００７】２、ボンディングパッドを有する半導体装
置で、前記ボンディングパッドを構成する金属配線層の
下部にポリシリコン層もそくは高融点金属を有するポリ
シリコン層を配置する事により、前記入出力パッドに段
差を付ける事を特徴とする。
【０００８】３、ボンディングパッドを有する半導体装
置で、前記ボンディングパッドを構成する金属配線層
を、選択的に堆積もしくはエッチングする事により、前
記ボンディングパッドを形成する事を特徴とする。
【０００９】
【実施例】手段１に対応する実施例を図１（ａ）、
（ｂ）を用いて以下に説明を行う。図１（ａ）は本発明
における手段１に対応するパッドの断面図である。図１
（ｂ）は図１（ａ）を真上から示した図面でる。１はシ
リコン基盤であり、２は層間絶縁膜である。１０は第１
の金属配線層である。５は前記第１の金属配線層１０及
び第２の金属配線層１２との層間絶縁膜である。１１は
前記第１の金属配線層１０と前記第２の金属配線層１２
とを接続するホールである。７は半導体装置を保護する
ためのパッシベーション膜、８はポリイミド膜である。
１３は、ワイヤーボンディングの金ボールあるいはバン
プ、及びテスト用のプローバの針が接触するパッド開口
部である。また製造方法については、従来例と同一であ
るので省略する。図１に示したように第１の金属配線層
１０を第２の金属配線層１２よりも半導体装置内部方向
に縮めてあるためパッド開口部１３に段差が形成され
る。本発明の特徴である段差は、代表的なＡＬ２層プロ
セスを本発明に適用した場合第１金属配線層の膜厚とほ
ぼ等しく、約０．５〜１．０μｍとなる。また段差の付
け方については、図１（ｂ）に示した様に半導体装置外
側から中心に向かって段差が高くなるように形成する方
が効果的である。これは、プローブカードの針が半導体
装置の外側から中心の方向に向けられており、プロービ
ングの際、プローブカードの針は半導体装置外側から中
心に向かってスライドするためである。また、前述の実
施例では第１の金属配線層と第２の金属配線層をホール
１１を用いて接続する例を示したが、ホールを介在させ
ない構造も可能である。しかし、プローブカード接触時
に第１の金属配線層と第２の金属配線層間の絶縁膜が破
壊される可能性があるためホール１１を介在させた方が
パッドの耐性という観点から見ると適している。以上の
様に、本発明の半導体装置ではワイヤーボンディングの
金ボールやバンプ等が接触する表面積も段差部の分だけ
増加するので実質的に広く得る事が可能となる。さら
に、この段差によりプローブカードの針がスライドする
事なく、充分な針圧をかける事が可能となるため、パッ
ド開口部表面のＡＬの酸化等による接触不良を防ぐ事も
可能となる。また金属プロセスのみで容易に段差を形成
する事が出来る。
【００１０】手段２における実施例の説明を図２
（ａ）、（ｂ）を参照しながら以下に説明を行う。図２
（ａ）は本発明におけるパッドの断面構造を示す図であ
り、図２（ｂ）は図２（ａ）を真上から見た図である。
まず本発明の構造の説明を行う。１はシリコン基盤であ
る。１４、１５、１６、１７はそれぞれ第１のポリシリ
コン配線層、第２のポリシリコン配線層、第３のポリシ
リコン配線層、第４のポリシリコン配線層である。ここ
で前記１４、１５、１６、１７は図２（ａ）、（ｂ）に
示されるように半導体装置内部方向に上位金属層に比べ
幅を縮めて配置されている。２は前記ポリシリコン配線
構成時に堆積あるいは酸化成長させた層間絶縁膜及び前
記第４のポリシリコン配線層１７と第１の金属配線層１
８との間の層間絶縁膜が堆積したものである。１８は第
１の金属配線層であり、前記した１４〜１７のポリシリ
コン配線層により段差が付けられる。２０は第２の金属
配線層であり、ホール１９により前記第１の金属配線層
１８と接続される。また５は第１の金属配線層と第２の
金属配線層との間の層間絶縁膜である。７、８は半導体
装置を保護するためのパッシベーション膜及びポリイミ
ド膜である。また製造方法については従来例に記したも
のと同一であるので省略する。ここでー例として、前記
１層目ポリシリコン配線層１４は半導体装置内部のシリ
コン基盤１上に形成されるＭＯＳトランジスタのゲート
電極と同一層であり、前記第２層目ポリシリコン配線層
１５は半導体装置内部の電源配線等に使用される層と同
一層であり、前記第３層目ポリシリコン配線層１６はス
タティックＲＡＭにおけるメモリセルを構成する薄膜ト
ランジスタのゲート等に使用されるものと同一層である
とし、また前記第４層目のポリシリコン配線層１７は、
前記薄膜トランジスタのバルクとして使用されるものと
同一層であるものとすると、前記ポリシリコン配線層１
４〜１７についての製造工程について半導体装置内部製
造方法と一致するため詳細は省略する。前記したように
ポリシリコン層を第１層の金属層よりも半導体装置内部
方向に縮めてあるためパッド開口部２１に段差が形成さ
れる。本発明の特徴である段差の高さであるが、代表的
なポリシリコン４層プロセスを本発明に適用した場合、
各ポリシリコン層の膜厚の総和となり、約０．６〜０．
８μｍとなる。この実施例において、第１層目のポリシ
リコン配線１４〜第４層目のポリシリコン配線１７につ
いては、薄膜トランジスタを使用したメモリセルを有す
るスタティクＲＡＭの場合を例にとって説明している
が、特に４層ポリ配線にこだわる必要はなく、４層以下
あるいは４層以上のポリ配線を使用して必要な高さの段
差を形成する事が可能であるのは言うまでもない。また
ポリシリコン配線に限らずポリサイド配線等のその他の
材質を使用してもかまわない。また、手段１に示した様
な第１層目の金属層を縮めて段差を形成しているわけで
はないので、第１層目、２層目金属層を接続するホール
の形成面積を広く確保できるためホール抵抗を低減する
事が可能である。またホール形成面積が広く、第１層
目、２層目金属層間の絶縁膜部の領域が少ないためプロ
ーブ時における絶縁膜破壊を防ぐ事が可能であり、パッ
ドの耐性を強化する事が可能となる。また段差の付け方
については、図２（ｂ）に示した様に半導体装置外側か
ら中心に向かって段差が高くなるように形成する方が効
果的である。これは、プローブカードの針が半導体装置
の外側から中心の方向に向けられており、プロービング
の際、プローブカードの針は半導体装置外側から中心に
向かってスライドするためである。以上のように、従来
の製造工程のままでパッドに段差をつける事が可能とな
り、ワイヤーボンディングの金ボールやバンプ等が接触
する表面積も実質的に広く得る事が可能である。この事
により、ワイヤーボンディングの金ボールやバンプ等と
パッド開口部表面との高い密着性が得られ、剥がれや、
接触抵抗の増大という信頼性にかかわる問題を解決出来
る。さらに、この段差によりプローブカードの針がスラ
イドする事なく、充分な針圧をかける事が可能となるた
め、パッド開口部表面のＡＬの酸化等による接触不良を
防ぐ事が可能となるばかりでなく、パッド開口部周辺の
パッシベーション膜破壊による内部絶縁膜破損などの信
頼性上の問題も防ぐ事が可能となる。尚、以上に手段２
における実施例を２層金属配線のプロセスを例に説明し
たが、単層金属配線プロセスでも適用出来るのは言うま
でもない。
【００１１】手段３における実施例を図３（ａ）、
（ｂ）を用いて説明を行う。図３（ａ）は本発明におけ
るパッドの断面構造を示す図であり、図３（ｂ）は図３
（ａ）を真上から見た図である。図３（ａ）において１
はシリコン基盤であり、２は半導体装置内部の素子分離
の構成時、及び前記ポリシリコン配線構成時に堆積ある
いは酸化成長させた層間絶縁膜及び酸化膜と最上層のポ
リシリコン配線層と第１の金属配線層２２との間の層間
絶縁膜が堆積したものである。２２は第１の金属配線層
であり選択的に厚く形成し、段差を付けている。２３は
第２の金属配線層２４とを接続するためのホールであ
る。２４は第２の金属配線層であり、前記ホール２３に
より前記金属配線層２２と接続される。５は第１の金属
配線層２２と第２の金属配線層２４との層間絶縁膜であ
る。７、８は半導体装置を保護するためのパッシベーシ
ョン膜及びポリイミド膜である。次に本発明の実施例に
おける製造方法の説明を行う。またここでは、２の層間
絶縁膜形成の過程までは本発明に直接関係ないので省略
する。２の層間絶縁膜が形成された後、第１の金属配線
層２２を形成するためにＡＬのスパッタリングを行い、
フォト工程、エッチング工程を経て従来通りのパターニ
ングを行う。ここで本発明では、選択的に第１の金属配
線層２２の１部を厚く成長させるために、さらに選択的
にＡＬのスパッタリングを行う。その後、前記第１の金
属配線層２２と第２の金属配線層２４とを接続するため
のホール２３を形成するために、層間絶縁膜を堆積さ
せ、ホール形成箇所をパターニングするために、フォト
工程を経た後エッチングをおこなう。その後第２の金属
配線層２４を形成するために、ＡＬのスパッタリングを
行い、フォト工程、エッチング工程を経てパターンを形
成すると同時に前記ホールにもＡＬが進入するために第
１の金属配線層１２及び第２の金属配線層２４が接続さ
れる。最後に半導体装置全体を保護するために、パッド
開口部２５を除いてパッシベーション膜を堆積させた
後、ポリイミドを堆積させる。以上のように本実施例で
は第１の金属配線層を選択的に成長させることにより、
パッドに段差を形成しているが、図４（ａ）、（ｂ）の
様に第２の金属配線層を選択的に成長させる事により段
差を形成する事も可能である。
【００１２】また、図５に示すように図４で示した第２
の金属配線層の段差の高い側（すなわち、半導体装置内
部側の斜線部２８）にくし形状（コの字状）のくぼみを
形成する事により、パッドとワイヤーボンディングの金
ボールやバンプ等が接触する表面積を実質的に広く形成
する事も可能でる。もちろん第１、第２の金属配線層の
両方を選択的に成長させる事も可能であるのは言うまで
もない。さらに、選択成長という方法を採らず、あらか
じめ、金属配線層を厚く成長させ、選択的にエッチング
して段差を形成する事も可能である。また、いままで２
層金属配線の場合を例にとって説明してきたが、１層あ
るいは、３層以上の金属配線を用いたプロセスにも適用
できるのは言うまでもない。以上のように、ＡＬの選択
成長や選択エッチングにより簡単にパッドに希望の段差
をつける事が可能となり、ワイヤーボンディングの金ボ
ールやバンプ等が接触する表面積も実質的に広く得る事
が可能である。この事により、ワイヤーボンディングの
金ボールやバンプ等とパッド開口部表面との高い密着性
が得られ、剥がれや、接触抵抗の増大という信頼性にか
かわる問題を解決出来る。さらに、このくし形状段差に
よりプローブカードの針がスライドする事なく、充分な
針圧をかける事が可能となるため、パッド開口部表面の
ＡＬの酸化等による接触不良を防ぐ事も可能となる。そ
れに加えて、第１のあるいは第２の金属配線層を１部厚
くして段差を形成しているため、プローブ時におけるパ
ッドの耐性も非常に向上する。またここではくし形状
（コの字状）の段差を例にとって説明したが、その他の
形状（くの字形等）でも問題ないのはいうまでもない。
【００１３】
【発明の効果】手段１、２、３により、パッドに希望の
段差をつける事が可能となり、ワイヤーボンディングの
金ボールやバンプ等が接触する表面積も実質的に広く得
る事が可能である。この事により、ワイヤーボンディン
グの金ボールやバンプ等とパッド開口部表面との高い密
着性が得られ、剥がれや、接触抵抗の増大という信頼性
にかかわる問題を解決出来る。さらに、この段差により
プローブカードの針がスライドする事なく、充分な針圧
をかける事が可能となるため、パッド開口部表面のＡＬ
の酸化等による接触不良を防ぐ事も可能となるばかりで
なく、プローブカード針のスライドによるパッド開口部
周辺のパッシベーション膜等の破壊を防ぐ事が可能であ
り、内部絶縁膜破損によるリーク発生や信頼性の問題を
防ぐ事が可能である。
【図面の簡単な説明】
【図１】手段１における実施例を示すＰＡＤの断面図及
び真上から見た図。
【図２】手段２における実施例を示すＰＡＤの断面図及
び真上から見た図。
【図３】手段３における実施例を示すＰＡＤの断面図及
び真上から見た図。
【図４】手段３におけるその他の実施例を示すＰＡＤの
断面図及び真上から見た図。
【図５】手段３におけるその他の実施例を示す図。
【図６】本発明の従来技術を示す断面図。
【符号の説明】
１・・・シリコン基盤 ２・・・絶縁膜 ３、１０、１８、２２、２６・・・第１の金属配線層 ４、１１、１９、２３、２７・・・ホール ６、１２、２０、２４、２８・・・第２の金属配線層 ５・・・第１の金属配線層と第２の金属配線層との層間
絶縁膜 ７・・・パッシベーション膜 ８・・・ポリイミド膜 １４・・・第１のポリシリコン配線 １５・・・第２のポリシリコン配線 １６・・・第３のポリシリコン配線 １７・・・第４のポリシリコン配線 ９、１３、２１、２５、２９・・・ＰＡＤ開口部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ボンディングパッドを有する半導体装置
    で、前記ボンディングパッドを構成する最上層の金属配
    線層（もしくは金属層）よりも下位層の金属配線層（も
    しくは金属層）の面積を小さくする事により、パッドに
    段差を付ける事を特徴とする半導体装置。
  2. 【請求項２】ボンディングパッドを有する半導体装置
    で、前記ボンディングパッドを構成する金属配線層の下
    部にポリシリコン層もしくは高融点金属を有するポリシ
    リコン層を配置する事により、前記入出力パッドに段差
    を付ける事を特徴とする半導体装置。
  3. 【請求項３】ボンディングパッドを有する半導体装置
    で、前記ボンディングパッドを構成する金属配線層（も
    しくは金属層）のいずれかを、選択的に堆積もしくはエ
    ッチングする事により、前記ボンディングパッドに段差
    を形成する事を特徴とする半導体装置の製造方法。
JP5033651A 1993-02-23 1993-02-23 半導体装置と半導体装置の製造方法 Pending JPH06252201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5033651A JPH06252201A (ja) 1993-02-23 1993-02-23 半導体装置と半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5033651A JPH06252201A (ja) 1993-02-23 1993-02-23 半導体装置と半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06252201A true JPH06252201A (ja) 1994-09-09

Family

ID=12392356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5033651A Pending JPH06252201A (ja) 1993-02-23 1993-02-23 半導体装置と半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06252201A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008542A (en) * 1997-08-27 1999-12-28 Nec Corporation Semiconductor device having long pads and short pads alternated for fine pitch without sacrifice of probing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008542A (en) * 1997-08-27 1999-12-28 Nec Corporation Semiconductor device having long pads and short pads alternated for fine pitch without sacrifice of probing

Similar Documents

Publication Publication Date Title
US5288661A (en) Semiconductor device having bonding pad comprising buffer layer
US5877556A (en) Structure for composite bumps
US7282940B2 (en) Semiconductor device with electrode pads for test probe
US7687900B2 (en) Semiconductor integrated circuit device and fabrication method for the same
US6022797A (en) Method of manufacturing through holes in a semiconductor device
US7226814B2 (en) Semiconductor package device and method for fabricating the same
JPH09311432A (ja) 半導体装置のパターン形成方法
JP4601910B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR930005493B1 (ko) 반도체집적회로장치
US9941236B2 (en) Semiconductor device having wire bonding connection and method for manufacturing the same
JPH07122604A (ja) 半導体集積回路装置
JPH06252201A (ja) 半導体装置と半導体装置の製造方法
JP3395747B2 (ja) 半導体集積回路の製造方法
JPH07161722A (ja) 半導体装置のパッド構造
JPS62183134A (ja) 半導体装置
JPH0629296A (ja) バンプパッドを備える半導体装置
JP2855884B2 (ja) 半導体装置
JPH02184043A (ja) 半導体装置の製造方法
JP2001118994A (ja) 半導体装置
JP3161182B2 (ja) 電力用半導体素子の製造方法
US6218726B1 (en) Built-in stress pattern on IC dies and method of forming
JPH11297782A (ja) テスト回路
JP2588251B2 (ja) ウェハ・スケール集積回路
JP2002164381A (ja) 半導体装置及びその製造方法
JPH07153756A (ja) 半導体集積回路装置