CN100341149C - 具有i/o端口特定排布的芯片 - Google Patents
具有i/o端口特定排布的芯片 Download PDFInfo
- Publication number
- CN100341149C CN100341149C CNB2005100662597A CN200510066259A CN100341149C CN 100341149 C CN100341149 C CN 100341149C CN B2005100662597 A CNB2005100662597 A CN B2005100662597A CN 200510066259 A CN200510066259 A CN 200510066259A CN 100341149 C CN100341149 C CN 100341149C
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- functional circuit
- port
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 238000005476 soldering Methods 0.000 abstract 3
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种具有I/O端口特定排布的芯片，该芯片具有多个I/O端口，每个I/O端口皆包括一功能电路和一通过金属连线与功能电路连接的焊盘，焊盘排布在芯片的四个侧面上，芯片的至少第一侧上不具有功能电路，位于该至少第一侧中的任一侧上的焊盘与芯片其它侧上相应的功能电路连接的所有金属连线的宽度小于或等于功能电路的长度。
Description
技术领域
本发明涉及一种芯片，特别涉及一种具有I/O端口特定排布的芯片。
背景技术
传统芯片的设计中，I/O端口是分布于芯片的四周，如图1所示，芯片1包括芯片本体11和多个均匀排布在芯片本体11四周的I/O端口12。图2具体描述了每个I/O端口12的具体结构。如图2所示，每个I/O端口12均有两部分组成，一部分包含了I/O端口的功能电路121，另一部分为用于芯片封装引线的焊盘122。在代工厂提供给设计公司用于布局布线的版图库中，这两部分版图通常作在一个单元中，传统的设计思路是整体调用这种I/O单元。不难理解，因为I/O端口12的引入，在芯片尺寸的四周分别都增加了功能电路121的长度H2和用于封装引线的焊盘122的长度H1。
发明内容
本发明的目的在于提供一种能够减少芯片所占面积的芯片。
本发明的一方面在于提供一种具有I/O端口特定排布的芯片，该芯片具有多个I/O端口，每个I/O端口皆包括一功能电路和一通过金属连线与功能电路连接的焊盘，其特征在于，焊盘排布在芯片的四个侧面上，芯片的至少第一侧上不具有功能电路，位于该至少第一侧中的任一侧上的焊盘与芯片其它侧上相应的功能电路连接的所有金属连线的宽度小于或等于功能电路的长度。
如上所述的芯片，其特征在于，仅芯片的第一侧上不具有功能电路。
如上所述的芯片，其特征在于，第一侧和第二侧上不具有功能电路，第一和第二侧为相对的两侧。
如上所述的芯片，其特征在于，第一侧和第二侧上不具有功能电路，第一和第二侧为相邻的两侧。
如上所述的芯片，其特征在于，第一、第二和第三侧上皆不具有功能电路。
如上所述的芯片，其特征在于，所有的焊盘以均分的方式排布在芯片的四侧。
本发明的另一方面在于提供一种具有I/O端口特定排布的芯片，该芯片具有多个I/O端口，每个I/O端口皆包括一功能电路和一通过金属连线与功能电路连接的焊盘，其特征在于，所有的功能电路和一部分焊盘排布在该芯片的第一侧，其它焊盘排布在该芯片的第二侧，连接第一侧的功能电路和第二侧的焊盘的所有金属连线所占用的宽度小于或等于功能电路的长度。
如上所述的芯片，其特征在于，所有的焊盘以均分的方式排布在芯片的第一侧和第二侧。
如上所述的芯片，其特征在于，连接功能电路和与功能电路不同侧的焊盘的金属连线在垂直于芯片的方向上以多层的方式排布。
如上所述的芯片，其特征在于，所述I/O端口的总数小于100。
依照本发明的芯片，因为将原本位于芯片的四个侧面的所有功能电路排布在芯片的三个，两个或一个侧面上，或者将原本位于芯片的两个侧面的所有功能电路排布在芯片的一个侧面上，从而在芯片中功能电路所占用的面积大大地较少，因而有效地减少芯片的面积。此外，因为在芯片的成本计算中，芯片的面积是重要的影响因素之一。从而芯片面积的减少也必然导致芯片成本的降低。
附图说明
图1为现有技术的芯片构造示意图。
图2为I/O端口的结构示意图。
图3为依照本发明的芯片构造示意图。
具体实施方式
如图3所示，显示了依照本发明的一个实施例。如图3所示的芯片2具有32个I/O端口。每个I/O端口端口具有一功能电路121和一通过金属连线123与功能电路121连接的焊盘122。所有I/O端口的功能电路121以均分的方式排布在芯片本体11的上下两侧，即16个功能电路121位于芯片本体11的上方，16个功能电路121位于芯片本体11的下方。一部分焊盘122排布在该芯片本体11的上下两侧，其它焊盘122排布在该芯片本体11的左右两侧。如图3所示，在芯片本体上方的I/O端口中，与最左边的四个功能电路121相连的焊盘122排布在芯片本体11的左边，与最右边的四个功能电路121相连的焊盘122排布在芯片本体11的右边，其它焊盘122排布在相应的功能电路121的上方。同样的，在芯片本体下方的I/O端口中，与最左边的四个功能电路121相连的焊盘122排布在芯片本体11的左边，与最右边的四个功能电路121相连的焊盘122排布在芯片本体11的右边，其它焊盘122排布在相应的功能电路121的下方。
需要注意的是，这里只是以具有32个I/O端口的芯片1作为例子来描述，本发明同样也可以适合于具有其它I/O端口数的芯片，例如64个I/O端口的芯片。对于具有其它I/O端口数的芯片，其结构也是类似的。假设I/O端口为N，则N/2个I/O端口的功能电路位于芯片本体的上方，N/2个I/O端口的功能电路位于芯片本体的下方。在芯片本体上方的I/O端口中，与左右两边的N/8个功能电路相连的焊盘分别位于芯片本体的左右两侧，其它的焊盘排布在相应的功能电路的上方。同样，在芯片本体上方的I/O端口中，与左右两边的N/8个功能电路相连的焊盘分别位于芯片本体的左右两侧，其它的焊盘排布在相应的功能电路的下方。
在图3中，仅示意性地绘出了芯片上方的最左边四个功能电路和焊盘连接的金属连线，而省略画出其它的金属连线。每条金属连线的宽度通常为10-20um。虽然在图上显示了金属连线123是在芯片所在平面上平行设置的，但是，依照半导体工艺的制程，可以将多条金属连线在垂直于芯片的方向以多层的方式排布。通常，在图3中绘出的那些金属连线所占用的宽度应当小于或等于功能电路的长度H2。H2根据不同工艺，会有不同的数值，在0.18工艺下H2约为100-130um。
上面虽然仅仅描述了金属连线的一种连线方式，但是并不仅限于这样的连线方式。例如，可以将芯片2上方的功能电路121中的最左边八个功能电路121通过金属连线123与芯片2左边的八个焊盘122相连，将芯片2下方的功能电路121中的最右边八个功能电路121通过金属连线123与芯片2右边的八个焊盘122相连。需要注意的是，只要能将芯片的没有功能电路的一侧上的焊盘与芯片其它侧上的功能电路连接，任何连线方式都是可以的。
此外，也可以将芯片2的所有功能电路121设置在芯片2的相邻两侧(例如上方和右边)，芯片2的另外两侧上没有功能电路121，而芯片2的焊盘122排布在芯片2的四个侧面。位于芯片2四个侧面上的焊盘122通过金属连线123分别与相应的功能电路121相连。
此外，也可以将芯片2的所有功能电路121设置在芯片2的三个侧面(例如上方，下方和右边)，芯片2的另外一侧上没有功能电路121，而芯片2的焊盘122排布在芯片2的四个侧面。位于芯片2四个侧面上的焊盘122通过金属连线123分别与功能电路121相连。
此外，如果可以在芯片2的一侧将所有的焊盘122排布开来的话，也可以将所有功能电路121和部分焊盘122放置在芯片2的一侧，其他焊盘122分别位于芯片2的另外三侧，利用金属连线123将位于芯片2一侧的功能电路121分别与位于另外三侧的焊盘122相连。
依照本发明的芯片的没有功能电路的那一侧因I/O端口的引入而增加的长度为焊盘122的长度H1和连接该侧上的所有焊盘所使用的金属连线所占用的宽度。与现有的芯片相比，在连接该侧上的所有焊盘所使用的金属连线的宽度小于功能电路的宽度时，芯片面积明显减少。对于芯片多于一侧上没有功能的情况下，只要连接这些侧面中的任一侧上的所有焊盘所使用的金属连线的宽度小于功能电路的宽度，即使连接这些侧面中的其它侧上的焊盘所使用的金属连线的宽度等于功能电路的宽度，也能减少芯片的面积。在现有的工艺条件下，当芯片的端口数在100以内时，芯片的面积可以明显地减少。但是，当芯片的端口数超过100时，会影响减少面积的效果，同时会增加版图修改的工作量。此外，对于本发明来说，如果芯片是焊盘受限(即焊盘非常紧密地排布在芯片的四周)的芯片，本发明将受到限制。
此外，通过这样的构造，焊盘以均分的方式排布在芯片本体的四周，这与现有的芯片的焊盘排布是相同的，因此依照本发明的芯片对芯片的功能没有任何影响。
上面虽然仅描述了芯片的上下左右都有焊盘的情况，但是本发明同样也适用于所有焊盘分别排布在芯片两侧的芯片，其原理与上面描述的方式相同。即，所有的功能电路和一部分焊盘排布在该芯片的第一侧，其它焊盘排布在该芯片的第二侧，焊盘和功能电路通过金属连线相连。连接第一侧的功能电路和第二侧的焊盘的金属连线可以全部通过芯片的第三侧或第四侧；也可以部分通过芯片的第三侧，部分通过芯片的第四侧。下面，以具有32个I/O端口的芯片为例进行描述。在本发明中，将32个I/O端口的功能电路和16个焊盘排布在芯片的左侧，将剩下的16个焊盘排布在芯片右侧，位于右侧的16个焊盘与位于左侧的16个功能电路通过金属连线的方式相连。该连线的方式可以是所有的16根金属连线皆通过芯片的上侧或下侧；也可以是部分(例如8根)金属连线通过芯片的上侧，其他的金属连线(剩下的8根)通过芯片的下侧。依照半导体工艺的制程，也可以将这些金属连线在垂直于芯片的方向以多层的方式排布。
当连接第一侧上的功能电路与第二侧上的焊盘的所有金属连线所占用的宽度小于或等于功能电路的长度时，芯片所占的面积将大大减小，而且焊盘的排布和现有的芯片相同，不会影响芯片的功能。在现有的工艺条件下，当芯片的端口数在100以内时，芯片的面积可以明显地减少。此外，对于本发明来说，如果芯片是焊盘受限(即焊盘非常紧密地排布在芯片的四周)的芯片，本发明将受到限制。
虽然本发明前述的实施例的重点描述如上，显然本领域技术人员可对本发明的实施例作些许更动与润饰且本发明不局限于所描述的实施例，因此本发明包括所附权利要求所限定的发明的精神和范围所包含的所有更改。
Claims (10)
1.一种具有I/O端口特定排布的芯片，该芯片具有多个I/O端口，每个I/O端口皆包括一功能电路和一通过金属连线与功能电路连接的焊盘，其特征在于，焊盘排布在芯片的四个侧面上，芯片的至少第一侧上不具有功能电路，位于该至少第一侧中的任一侧上的焊盘与芯片其它侧上相应的功能电路连接的所有金属连线的宽度小于或等于功能电路的长度。
2.如权利要求1所述的芯片，其特征在于，仅芯片的第一侧上不具有功能电路。
3.如权利要求1所述的芯片，其特征在于，第一侧和第二侧上不具有功能电路，第一和第二侧为相对的两侧。
4.如权利要求1所述的芯片，其特征在于，第一侧和第二侧上不具有功能电路，第一和第二侧为相邻的两侧。
5.如权利要求1所述的芯片，其特征在于，第一、第二和第三侧上皆不具有功能电路。
6.如权利要求1所述的芯片，其特征在于，所有的焊盘以均分的方式排布在芯片的四侧。
7.一种具有I/O端口特定排布的芯片，该芯片具有多个I/O端口，每个I/O端口皆包括一功能电路和一通过金属连线与功能电路连接的焊盘，其特征在于，所有的功能电路和一部分焊盘排布在该芯片的第一侧，其它焊盘排布在该芯片的第二侧，连接第一侧的功能电路和第二侧的焊盘的所有金属连线所占用的宽度小于或等于功能电路的长度。
8.如权利要求7所述的芯片，其特征在于，所有的焊盘以均分的方式排布在芯片的第一侧和第二侧。
9.如权利要求1至8中任一项所述的芯片，其特征在于，连接功能电路和与功能电路不同侧的焊盘的金属连线在垂直于芯片的方向上以多层的方式排布。
1O.如权利要求1至8中任一项所述的芯片，其特征在于，所述I/O端口的总数小于100。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100662597A CN100341149C (zh) | 2005-04-25 | 2005-04-25 | 具有i/o端口特定排布的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100662597A CN100341149C (zh) | 2005-04-25 | 2005-04-25 | 具有i/o端口特定排布的芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1700461A CN1700461A (zh) | 2005-11-23 |
| CN100341149C true CN100341149C (zh) | 2007-10-03 |
Family
ID=35476400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100662597A Expired - Fee Related CN100341149C (zh) | 2005-04-25 | 2005-04-25 | 具有i/o端口特定排布的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100341149C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103903996B (zh) * | 2014-04-14 | 2016-06-29 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种适应多种不同封装要求的芯片焊盘版图设计方法 |
| CN113506788A (zh) * | 2021-06-08 | 2021-10-15 | 广芯微电子（广州）股份有限公司 | 多排io芯片及其设计方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135236A (ja) * | 1993-11-09 | 1995-05-23 | Hitachi Ltd | 半導体装置 |
| JPH1012800A (ja) * | 1996-06-19 | 1998-01-16 | Unisia Jecs Corp | 半導体素子の接続装置 |
| CN1209654A (zh) * | 1997-08-27 | 1999-03-03 | 日本电气株式会社 | 具有交替的长焊盘和短焊盘的半导体器件 |
| JPH11345845A (ja) * | 1998-06-01 | 1999-12-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体試験装置 |
-
2005
- 2005-04-25 CN CNB2005100662597A patent/CN100341149C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135236A (ja) * | 1993-11-09 | 1995-05-23 | Hitachi Ltd | 半導体装置 |
| JPH1012800A (ja) * | 1996-06-19 | 1998-01-16 | Unisia Jecs Corp | 半導体素子の接続装置 |
| CN1209654A (zh) * | 1997-08-27 | 1999-03-03 | 日本电气株式会社 | 具有交替的长焊盘和短焊盘的半导体器件 |
| JPH11345845A (ja) * | 1998-06-01 | 1999-12-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1700461A (zh) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100341149C (zh) | 具有i/o端口特定排布的芯片 | |
| CN108831299B (zh) | 一种显示面板、显示模组及电子装置 | |
| KR20110098237A (ko) | 반도체칩, 필름 및 그를 포함하는 탭 패키지 | |
| US20190361553A1 (en) | Array Substrate, Display Panel and Display Device | |
| CN1344026A (zh) | 多芯片组件 | |
| CN102506399B (zh) | 电路板电路装置及光源装置 | |
| JP2001015643A (ja) | 有機ランド・グリッド・アレイ（ｏｌｇａ）パッケージとｏｌｇａを含む集積回路パッケージ | |
| CN111968525A (zh) | 一种覆晶薄膜、显示基板及显示装置 | |
| US20130100615A1 (en) | Tape substrate with chip on film structure for liquid crystal display panel | |
| CN101673725B (zh) | 可挠性电路板 | |
| CN1229005C (zh) | 配线基板装置 | |
| CN1602135A (zh) | 印刷电路板及其布线方法 | |
| JP2634351B2 (ja) | 半導体装置 | |
| US7098524B2 (en) | Electroplated wire layout for package sawing | |
| CN2691051Y (zh) | 可减少切单应力的封装基板结构 | |
| CN1127141C (zh) | 采用虚拟镜像封装件的电路互连 | |
| CN1142404C (zh) | 复合式高密度散热装置及其制作方法 | |
| CN214505479U (zh) | 电子元件及电子装置 | |
| US11930597B2 (en) | Display panel and display device having same | |
| CN101030545A (zh) | 制造影像撷取组件及照相模块的方法 | |
| US7005735B2 (en) | Array printed circuit board | |
| CN111913602B (zh) | 显示触控驱动芯片 | |
| JP2001185648A (ja) | 半導体装置 | |
| TWI831317B (zh) | 球柵陣列及其配置方法 | |
| US20240251502A1 (en) | Substrate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071003 Termination date: 20120425 |