JPH1012800A - 半導体素子の接続装置 - Google Patents
半導体素子の接続装置Info
- Publication number
- JPH1012800A JPH1012800A JP8178469A JP17846996A JPH1012800A JP H1012800 A JPH1012800 A JP H1012800A JP 8178469 A JP8178469 A JP 8178469A JP 17846996 A JP17846996 A JP 17846996A JP H1012800 A JPH1012800 A JP H1012800A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode pads
- semiconductor element
- electrode pad
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の実装面積を小さくし、ワイヤボ
ンディングの信頼性を向上できるようにする。 【解決手段】 基板１上には、半導体素子としてのベア
チップ素子２を搭載する。そして、ベアチップ素子２の
上側面には各電極パッド４を形成する。また、基板１上
には、ベアチップ素子２に近い方の先端部１１Ｂが中間
部１１Ａよりも細幅となって互いに同一形状をなす六角
形状の各電極パッド１１を形成する。そして、各電極パ
ッド１１を、ベアチップ素子２の各辺２Ａに対して凸湾
曲状をなす輪郭線Ｓ1 に沿って扇形状に列設する。ま
た、各電極パッド４，１１を、各ボンディングワイヤ６
を介してそれぞれ接続する。
ンディングの信頼性を向上できるようにする。 【解決手段】 基板１上には、半導体素子としてのベア
チップ素子２を搭載する。そして、ベアチップ素子２の
上側面には各電極パッド４を形成する。また、基板１上
には、ベアチップ素子２に近い方の先端部１１Ｂが中間
部１１Ａよりも細幅となって互いに同一形状をなす六角
形状の各電極パッド１１を形成する。そして、各電極パ
ッド１１を、ベアチップ素子２の各辺２Ａに対して凸湾
曲状をなす輪郭線Ｓ1 に沿って扇形状に列設する。ま
た、各電極パッド４，１１を、各ボンディングワイヤ６
を介してそれぞれ接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば集積回路ま
たは大規模集積回路等の半導体素子からなるベアチップ
素子をワイヤボンディング等の手段により基板側に接続
するのに用いて好適な半導体素子の接続装置に関し、特
に、半導体素子の高密度化を図り、ワイヤボンディング
の信頼性を高めるようにした半導体素子の接続装置に関
する。
たは大規模集積回路等の半導体素子からなるベアチップ
素子をワイヤボンディング等の手段により基板側に接続
するのに用いて好適な半導体素子の接続装置に関し、特
に、半導体素子の高密度化を図り、ワイヤボンディング
の信頼性を高めるようにした半導体素子の接続装置に関
する。
【０００２】
【従来の技術】従来技術による半導体素子の接続装置と
して図６ないし図８に基づき、マイクロコンピュータ等
を構成するベアチップ素子を半導体素子として用いた場
合を例に挙げて説明する。
して図６ないし図８に基づき、マイクロコンピュータ等
を構成するベアチップ素子を半導体素子として用いた場
合を例に挙げて説明する。
【０００３】図中、１は絶縁性の基板、２は該基板１上
に搭載されたベアチップ素子を示し、該ベアチップ素子
２は例えばシリコン等から４個の辺２Ａ，２Ａ，…（２
個のみ図示）を有する四角形の板状に形成され、その表
面中央部には半導体集積回路（図示せず）が形成されて
いる。
に搭載されたベアチップ素子を示し、該ベアチップ素子
２は例えばシリコン等から４個の辺２Ａ，２Ａ，…（２
個のみ図示）を有する四角形の板状に形成され、その表
面中央部には半導体集積回路（図示せず）が形成されて
いる。
【０００４】ここで、ベアチップ素子２の表面外周側に
は、前記半導体集積回路の入出力端子となる後述の各電
極パッド４が形成されている。また、ベアチップ素子２
の裏面側は図７に示すように、基板１上に形成された凹
部１Ａ内に接着層３を介して固定されている。一方、基
板１上には、例えば保護カバー（図示せず）等がベアチ
ップ素子２を覆うように取付けられ、該ベアチップ素子
２は基板１と保護カバーと共に、例えばマイクロコンピ
ュータ等のチップ部品を構成している。
は、前記半導体集積回路の入出力端子となる後述の各電
極パッド４が形成されている。また、ベアチップ素子２
の裏面側は図７に示すように、基板１上に形成された凹
部１Ａ内に接着層３を介して固定されている。一方、基
板１上には、例えば保護カバー（図示せず）等がベアチ
ップ素子２を覆うように取付けられ、該ベアチップ素子
２は基板１と保護カバーと共に、例えばマイクロコンピ
ュータ等のチップ部品を構成している。
【０００５】４，４，…はベアチップ素子２上に形成さ
れた素子側の電極パッドを示し、該各電極パッド４は例
えばアルミニウム，白金，銀，パラジウム等の金属材料
から四角形状に形成され、ベアチップ素子２の外縁側に
沿うようにそれぞれ間隔をもって四角形状に列設されて
いる。
れた素子側の電極パッドを示し、該各電極パッド４は例
えばアルミニウム，白金，銀，パラジウム等の金属材料
から四角形状に形成され、ベアチップ素子２の外縁側に
沿うようにそれぞれ間隔をもって四角形状に列設されて
いる。
【０００６】５，５，…は基板１上に形成された基板１
側の電極パッドを示し、該各電極パッド５は図６および
図８に示すように、例えばアルミニウム，白金，銀，パ
ラジウム等の金属材料から長さ寸法Ｌ0 および幅寸法Ｗ
0 を有する平行四辺形状に形成され、互いに同一形状を
なしている。また、各電極パッド５は図６に示す如く、
４本の輪郭線Ｓ0 ，Ｓ0 ，…（２本のみ図示）に沿って
ベアチップ素子２を取囲むように、それぞれ寸法ｄ0 の
間隔をもって基板１上に列設されている。
側の電極パッドを示し、該各電極パッド５は図６および
図８に示すように、例えばアルミニウム，白金，銀，パ
ラジウム等の金属材料から長さ寸法Ｌ0 および幅寸法Ｗ
0 を有する平行四辺形状に形成され、互いに同一形状を
なしている。また、各電極パッド５は図６に示す如く、
４本の輪郭線Ｓ0 ，Ｓ0 ，…（２本のみ図示）に沿って
ベアチップ素子２を取囲むように、それぞれ寸法ｄ0 の
間隔をもって基板１上に列設されている。
【０００７】ここで、各電極パッド５の長さ寸法Ｌ0
は、例えばボンディングワイヤ６の線径ｔの５倍程度に
形成され、また幅寸法Ｗ0 は線径ｔの３倍程度に形成さ
れている。一方、各電極パッド５は、基板１の裏面側等
に設けられた複数のピン端子に配線パターン（いずれも
図示せず）等を介してそれぞれ接続される。
は、例えばボンディングワイヤ６の線径ｔの５倍程度に
形成され、また幅寸法Ｗ0 は線径ｔの３倍程度に形成さ
れている。一方、各電極パッド５は、基板１の裏面側等
に設けられた複数のピン端子に配線パターン（いずれも
図示せず）等を介してそれぞれ接続される。
【０００８】６，６，…は各電極パッド４，５間を接続
する複数のボンディングワイヤを示し、該各ボンディン
グワイヤ６は例えば金等の金属材料から線径ｔを有する
針金状に形成されている。そして、各ボンディングワイ
ヤ６の一端側は図８に示す如く、例えばワイヤボンディ
ング等の手段によって基板１上の各電極パッド５に接続
された接続部６Ａとなり、該接続部６Ａはその線径ｔの
２倍程度の長さ寸法Ｌａを有している。また、各ボンデ
ィングワイヤ６の他端側はベアチップ素子２上の各電極
パッド４に接続され、該各ボンディングワイヤ６は図７
に示す如くたるみをもって電極パッド４，５間に架設さ
れている。
する複数のボンディングワイヤを示し、該各ボンディン
グワイヤ６は例えば金等の金属材料から線径ｔを有する
針金状に形成されている。そして、各ボンディングワイ
ヤ６の一端側は図８に示す如く、例えばワイヤボンディ
ング等の手段によって基板１上の各電極パッド５に接続
された接続部６Ａとなり、該接続部６Ａはその線径ｔの
２倍程度の長さ寸法Ｌａを有している。また、各ボンデ
ィングワイヤ６の他端側はベアチップ素子２上の各電極
パッド４に接続され、該各ボンディングワイヤ６は図７
に示す如くたるみをもって電極パッド４，５間に架設さ
れている。
【０００９】このように構成される従来技術では、ベア
チップ素子２上に形成された前記半導体集積回路が各電
極パッド４，５および各ボンディングワイヤ６等を介し
て基板１側の前記各ピン端子に接続され、これらのピン
端子を介して外部の信号処理回路（図示せず）等にそれ
ぞれ接続される。
チップ素子２上に形成された前記半導体集積回路が各電
極パッド４，５および各ボンディングワイヤ６等を介し
て基板１側の前記各ピン端子に接続され、これらのピン
端子を介して外部の信号処理回路（図示せず）等にそれ
ぞれ接続される。
【００１０】
【発明が解決しようとする課題】ところで、上述した従
来技術では、ベアチップ素子２の半導体集積回路を高集
積化し、その入出力端子を増設することにより、ベアチ
ップ素子２の信号処理能力を向上させたいという要求が
ある。この場合、基板１上には入出力端子（電極パッド
４）に対応して電極パッド５を増設する必要がある。
来技術では、ベアチップ素子２の半導体集積回路を高集
積化し、その入出力端子を増設することにより、ベアチ
ップ素子２の信号処理能力を向上させたいという要求が
ある。この場合、基板１上には入出力端子（電極パッド
４）に対応して電極パッド５を増設する必要がある。
【００１１】一方、各電極パッド５は、ボンディングワ
イヤ６の接続部６Ａをボンディングするときの位置ずれ
を考慮して所定の大きさ以上に形成する必要がある上
に、その形成時の作業効率を高めるため、互いに同一形
状に形成するようにしている。また、各電極パッド５間
の寸法ｄ0 は絶縁性を確保するために可能な限り大きな
寸法に設定することが要求されている。
イヤ６の接続部６Ａをボンディングするときの位置ずれ
を考慮して所定の大きさ以上に形成する必要がある上
に、その形成時の作業効率を高めるため、互いに同一形
状に形成するようにしている。また、各電極パッド５間
の寸法ｄ0 は絶縁性を確保するために可能な限り大きな
寸法に設定することが要求されている。
【００１２】このため、従来技術では、ベアチップ素子
２に対して入出力端子等を増設する場合に、各電極パッ
ド５をベアチップ素子２の各辺２Ａから外側へと離間さ
せ、各辺２Ａに対して平行に列設する各電極パッド５の
個数を増やすようにしており、これによって図６中の各
輪郭線Ｓ0 によって囲まれるベアチップ素子２全体の実
装面積が大きくなり、基板１を小型化し全体をコンパク
トに形成するのが難しくなるという問題がある。
２に対して入出力端子等を増設する場合に、各電極パッ
ド５をベアチップ素子２の各辺２Ａから外側へと離間さ
せ、各辺２Ａに対して平行に列設する各電極パッド５の
個数を増やすようにしており、これによって図６中の各
輪郭線Ｓ0 によって囲まれるベアチップ素子２全体の実
装面積が大きくなり、基板１を小型化し全体をコンパク
トに形成するのが難しくなるという問題がある。
【００１３】また、各電極パッド５をベアチップ素子２
から外側に離間させるようにした場合には、電極パッド
４，５間の距離が大きくなるから、該電極パッド４，５
間に架設されるボンディングワイヤ６が長くなってその
信頼性が低下するという問題がある。
から外側に離間させるようにした場合には、電極パッド
４，５間の距離が大きくなるから、該電極パッド４，５
間に架設されるボンディングワイヤ６が長くなってその
信頼性が低下するという問題がある。
【００１４】本発明は上述した従来技術の問題に鑑みな
されたもので、半導体素子の高集積化に伴って電極パッ
ドの増設を容易に行うことができ、実装面積が大きくな
るのを防止できると共に、ワイヤボンディングの信頼性
を向上できるようにした半導体素子の接続装置を提供す
ることを目的としている。
されたもので、半導体素子の高集積化に伴って電極パッ
ドの増設を容易に行うことができ、実装面積が大きくな
るのを防止できると共に、ワイヤボンディングの信頼性
を向上できるようにした半導体素子の接続装置を提供す
ることを目的としている。
【００１５】
【課題を解決するための手段】上述した課題を解決する
ために本発明は、表面側に素子側の電極パッドがそれぞ
れ間隔をもって複数個形成され裏面側が基板上に固定さ
れる半導体素子と、該半導体素子の外側に位置して前記
基板上に複数個形成され互いに同一形状をなす基板側の
電極パッドと、一端側が該基板側の各電極パッドに接続
され他端側が前記素子側の各電極パッドに接続される複
数のボンディングワイヤとからなる半導体素子の接続装
置に適用される。
ために本発明は、表面側に素子側の電極パッドがそれぞ
れ間隔をもって複数個形成され裏面側が基板上に固定さ
れる半導体素子と、該半導体素子の外側に位置して前記
基板上に複数個形成され互いに同一形状をなす基板側の
電極パッドと、一端側が該基板側の各電極パッドに接続
され他端側が前記素子側の各電極パッドに接続される複
数のボンディングワイヤとからなる半導体素子の接続装
置に適用される。
【００１６】そして、請求項１に記載の発明が採用する
構成の特徴は、前記基板側の各電極パッドは、前記ボン
ディングワイヤの伸長方向に対して少なくとも一定長さ
を有し、長さ方向中間部の幅寸法が少なくとも前記半導
体素子に近い方の端部よりも大きくなるように多角形状
に形成したことにある。
構成の特徴は、前記基板側の各電極パッドは、前記ボン
ディングワイヤの伸長方向に対して少なくとも一定長さ
を有し、長さ方向中間部の幅寸法が少なくとも前記半導
体素子に近い方の端部よりも大きくなるように多角形状
に形成したことにある。
【００１７】このように構成することにより、基板側の
各電極パッドは半導体素子に近い方の端部側がより小さ
い幅寸法に形成されるから、例えば半導体素子の外側に
各電極パッドを略扇形状をなすように配設すれば、各電
極パッドを互いに近接させた場合でも、半導体素子に近
い方の端部側で各電極パッド間に適切な間隔を与えるこ
とができる。また、各電極パッドの長手方向中間部に
は、ボンディングワイヤの伸長方向および電極パッドの
幅方向に亘って十分な面積を確保でき、ボンディングワ
イヤの接続作業を容易に行うことができる。
各電極パッドは半導体素子に近い方の端部側がより小さ
い幅寸法に形成されるから、例えば半導体素子の外側に
各電極パッドを略扇形状をなすように配設すれば、各電
極パッドを互いに近接させた場合でも、半導体素子に近
い方の端部側で各電極パッド間に適切な間隔を与えるこ
とができる。また、各電極パッドの長手方向中間部に
は、ボンディングワイヤの伸長方向および電極パッドの
幅方向に亘って十分な面積を確保でき、ボンディングワ
イヤの接続作業を容易に行うことができる。
【００１８】一方、請求項２に記載の発明が採用する構
成の特徴は、前記基板側の各電極パッドを、前記ボンデ
ィングワイヤの伸長方向に沿って一定の長さを有し、長
さ方向中間部の幅寸法が少なくとも前記半導体素子に近
い方の端部よりも大きくなるように楕円形状に形成した
ことにある。
成の特徴は、前記基板側の各電極パッドを、前記ボンデ
ィングワイヤの伸長方向に沿って一定の長さを有し、長
さ方向中間部の幅寸法が少なくとも前記半導体素子に近
い方の端部よりも大きくなるように楕円形状に形成した
ことにある。
【００１９】これにより、半導体素子に近い方の端部側
で各電極パッド間に適切な間隔を与えることができ、各
電極パッドの長手方向中間部には、ボンディングワイヤ
の伸長方向および電極パッドの幅方向に亘って十分な面
積を確保できる。
で各電極パッド間に適切な間隔を与えることができ、各
電極パッドの長手方向中間部には、ボンディングワイヤ
の伸長方向および電極パッドの幅方向に亘って十分な面
積を確保できる。
【００２０】また、請求項３に記載の発明では、前記基
板側の各電極パッドを、前記半導体素子の外側に向けて
凸湾曲状をなすように予め定められた曲線に沿って列設
したことにある。
板側の各電極パッドを、前記半導体素子の外側に向けて
凸湾曲状をなすように予め定められた曲線に沿って列設
したことにある。
【００２１】これにより、基板側の各電極パッドを半導
体素子に対して凸湾曲状の曲線に沿って略扇形状に列設
でき、各電極パッドを直線状に列設する場合に比較して
半導体素子を基板上に小さな面積で実装できる。また、
基板側と素子側の各電極パッド間の離間寸法を半導体素
子の周囲に亘ってほぼ等しくでき、該各電極パッド間を
接続する各ボンディングワイヤの長さ寸法をほぼ一定に
できる。
体素子に対して凸湾曲状の曲線に沿って略扇形状に列設
でき、各電極パッドを直線状に列設する場合に比較して
半導体素子を基板上に小さな面積で実装できる。また、
基板側と素子側の各電極パッド間の離間寸法を半導体素
子の周囲に亘ってほぼ等しくでき、該各電極パッド間を
接続する各ボンディングワイヤの長さ寸法をほぼ一定に
できる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従い、ベアチップ素子を半導体素子として用いた
場合を例に挙げて詳細に説明する。
図面に従い、ベアチップ素子を半導体素子として用いた
場合を例に挙げて詳細に説明する。
【００２３】ここで、図１および図２は本発明による第
１の実施例を示している。なお、実施例では、従来技術
と同一の構成要素に同一の符号を付し、その説明を省略
するものとする。
１の実施例を示している。なお、実施例では、従来技術
と同一の構成要素に同一の符号を付し、その説明を省略
するものとする。
【００２４】図中、１１，１１，…は本実施例によるベ
アチップ素子２の接続装置に用いられる基板１側の電極
パッドを示し、該各電極パッド１１は従来技術の各電極
パッド５と同様に、ベアチップ素子２の外側に位置して
基板１上にそれぞれ間隔をもって複数個形成され、ベア
チップ素子２上の各電極パッド４に各ボンディングワイ
ヤ６を介してそれぞれ接続されている。
アチップ素子２の接続装置に用いられる基板１側の電極
パッドを示し、該各電極パッド１１は従来技術の各電極
パッド５と同様に、ベアチップ素子２の外側に位置して
基板１上にそれぞれ間隔をもって複数個形成され、ベア
チップ素子２上の各電極パッド４に各ボンディングワイ
ヤ６を介してそれぞれ接続されている。
【００２５】しかし、本実施例では、各電極パッド１１
は図２に示す如く互いに同一形状をなす長尺な六角形状
に形成され、その長さ方向の中間部１１Ａよりもベアチ
ップ素子２寄りに位置する先端部１１Ｂと反対側の後端
部１１Ｃとは該中間部１１Ａよりも細幅に形成されてい
る。また、各電極パッド１１は、その長さ寸法Ｌ1 が従
来技術による電極パッド５の長さ寸法Ｌ0 にほぼ等し
く、中間部１１Ａの幅寸法Ｗ1 が幅寸法Ｗ0 にほぼ等し
くなるように形成されている。
は図２に示す如く互いに同一形状をなす長尺な六角形状
に形成され、その長さ方向の中間部１１Ａよりもベアチ
ップ素子２寄りに位置する先端部１１Ｂと反対側の後端
部１１Ｃとは該中間部１１Ａよりも細幅に形成されてい
る。また、各電極パッド１１は、その長さ寸法Ｌ1 が従
来技術による電極パッド５の長さ寸法Ｌ0 にほぼ等し
く、中間部１１Ａの幅寸法Ｗ1 が幅寸法Ｗ0 にほぼ等し
くなるように形成されている。
【００２６】そして、各電極パッド１１は図１に示すよ
うに、予め定められた曲率をもった４本の輪郭線Ｓ1 ，
Ｓ1 ，…（２本のみ図示）に沿って略扇形状に列設さ
れ、これらの輪郭線Ｓ1 はベアチップ素子２の各辺２Ａ
に対し外側に向けて凸湾曲状をなしている。また、各電
極パッド１１はそれぞれの後端部１１Ｃが輪郭線Ｓ1 に
接するように配設され、互いに異なる傾斜角をもって配
列されている。そして、各電極パッド１１はこの状態
で、中間部１１Ａが従来技術による各電極パッド５間の
寸法ｄ0 にほぼ等しい寸法ｄ1 の間隔をもって互いに離
間している。
うに、予め定められた曲率をもった４本の輪郭線Ｓ1 ，
Ｓ1 ，…（２本のみ図示）に沿って略扇形状に列設さ
れ、これらの輪郭線Ｓ1 はベアチップ素子２の各辺２Ａ
に対し外側に向けて凸湾曲状をなしている。また、各電
極パッド１１はそれぞれの後端部１１Ｃが輪郭線Ｓ1 に
接するように配設され、互いに異なる傾斜角をもって配
列されている。そして、各電極パッド１１はこの状態
で、中間部１１Ａが従来技術による各電極パッド５間の
寸法ｄ0 にほぼ等しい寸法ｄ1 の間隔をもって互いに離
間している。
【００２７】即ち、各電極パッド１１の先端部１１Ｂ
は、例えば図２中に一点鎖線で示す角隅部１２を切取る
ようにして細幅に形成されることにより、中間部１１Ａ
からベアチップ素子２に向けて互いに接近するように配
設された状態でも、中間部１１Ａ間の寸法ｄ1 よりも大
きな間隔をもって互いに離間している。また、各電極パ
ッド１１はボンディングワイヤ６の伸長方向に対してそ
の接続部６Ａの長さ寸法Ｌａよりも長い寸法を有してい
る。
は、例えば図２中に一点鎖線で示す角隅部１２を切取る
ようにして細幅に形成されることにより、中間部１１Ａ
からベアチップ素子２に向けて互いに接近するように配
設された状態でも、中間部１１Ａ間の寸法ｄ1 よりも大
きな間隔をもって互いに離間している。また、各電極パ
ッド１１はボンディングワイヤ６の伸長方向に対してそ
の接続部６Ａの長さ寸法Ｌａよりも長い寸法を有してい
る。
【００２８】そして、例えばベアチップ素子２の各辺２
Ａ中間部に位置するボンディングワイヤ６の長さ寸法Ｌ
2 と、ベアチップ素子２の角隅部近傍に位置するボンデ
ィングワイヤ６の長さ寸法Ｌ3 とはほぼ等しく、各輪郭
線Ｓ1 によって囲まれるベアチップ素子２の実装面積は
従来技術よりも小さくなっている。
Ａ中間部に位置するボンディングワイヤ６の長さ寸法Ｌ
2 と、ベアチップ素子２の角隅部近傍に位置するボンデ
ィングワイヤ６の長さ寸法Ｌ3 とはほぼ等しく、各輪郭
線Ｓ1 によって囲まれるベアチップ素子２の実装面積は
従来技術よりも小さくなっている。
【００２９】本実施例による接続装置は上述の如き構成
を有するもので、その基本的動作については従来技術に
よるものと格別差異はない。
を有するもので、その基本的動作については従来技術に
よるものと格別差異はない。
【００３０】然るに、本実施例では、基板１側の各電極
パッド１１を長さ寸法Ｌ1 および幅寸法Ｗ1 の六角形状
とし、その先端部１１Ｂおよび後端部１１Ｃを中間部１
１Ａよりも細幅に形成すると共に、該各電極パッド１１
を円弧状の輪郭線Ｓ1 に沿って列設したから、各電極パ
ッド１１を輪郭線Ｓ1 に沿って傾斜させつつ、互いに接
近させることが可能となり、この状態で各電極パッド１
１間には先端部１１Ｂ側で十分な間隔を与えることがで
きる。そして、各電極パッド１１の中間部１１Ａ側には
ボンディングワイヤ６の接続部６Ａを接続するために十
分な面積を確保できると共に、各輪郭線Ｓ1 で囲まれた
各電極パッド１１の実装面積を小さくすることができ
る。
パッド１１を長さ寸法Ｌ1 および幅寸法Ｗ1 の六角形状
とし、その先端部１１Ｂおよび後端部１１Ｃを中間部１
１Ａよりも細幅に形成すると共に、該各電極パッド１１
を円弧状の輪郭線Ｓ1 に沿って列設したから、各電極パ
ッド１１を輪郭線Ｓ1 に沿って傾斜させつつ、互いに接
近させることが可能となり、この状態で各電極パッド１
１間には先端部１１Ｂ側で十分な間隔を与えることがで
きる。そして、各電極パッド１１の中間部１１Ａ側には
ボンディングワイヤ６の接続部６Ａを接続するために十
分な面積を確保できると共に、各輪郭線Ｓ1 で囲まれた
各電極パッド１１の実装面積を小さくすることができ
る。
【００３１】従って、各電極パッド１１に対するボンデ
ィングワイヤ６の接続を容易に行うことができ、各ボン
ディングワイヤ６に対する信頼性を向上できると共に、
ベアチップ素子２を基板１上に小さな面積で実装でき
る。そして、該基板１を小型化できると共に、ベアチッ
プ素子２の実装面積を従来技術に比較して拡大すること
なく、各電極パッド１１を基板１上に容易に増設するこ
とができる。
ィングワイヤ６の接続を容易に行うことができ、各ボン
ディングワイヤ６に対する信頼性を向上できると共に、
ベアチップ素子２を基板１上に小さな面積で実装でき
る。そして、該基板１を小型化できると共に、ベアチッ
プ素子２の実装面積を従来技術に比較して拡大すること
なく、各電極パッド１１を基板１上に容易に増設するこ
とができる。
【００３２】また、各電極パッド１１を扇形状に列設す
ることにより、各ボンディングワイヤ６の長さ寸法を各
電極パッド４，１１間でほぼ等しくできるから、例えば
金線等からなるボンディングワイヤ６がベアチップ素子
２の角隅部近傍等で長くなるのを防止できると共に、ボ
ンディングワイヤ６の耐振動性等を向上でき、ベアチッ
プ素子２の信号処理上の信頼性を確実に高めることがで
きる。
ることにより、各ボンディングワイヤ６の長さ寸法を各
電極パッド４，１１間でほぼ等しくできるから、例えば
金線等からなるボンディングワイヤ６がベアチップ素子
２の角隅部近傍等で長くなるのを防止できると共に、ボ
ンディングワイヤ６の耐振動性等を向上でき、ベアチッ
プ素子２の信号処理上の信頼性を確実に高めることがで
きる。
【００３３】さらに、各電極パッド１１の後端部１１Ｃ
も中間部１１Ａに比較して細幅に形成したから、中間部
１１Ａに十分な面積を確保した上で、各電極パッド１１
の形成に必要な例えばアルミニウム，白金，銀，パラジ
ウム等の金属材料を節約することができる。
も中間部１１Ａに比較して細幅に形成したから、中間部
１１Ａに十分な面積を確保した上で、各電極パッド１１
の形成に必要な例えばアルミニウム，白金，銀，パラジ
ウム等の金属材料を節約することができる。
【００３４】次に、図３は本発明による第２の実施例を
示し、本実施例では前記第１の実施例と同一の構成要素
に同一の符号を付し、その説明を省略するものとする。
しかし、本実施例の特徴は、基板１側の各電極パッド２
１を長さ方向の中間部２１Ａに比較してベアチップ素子
２に近い方の先端部２１Ｂ側のみを細幅に形成したこと
にある。
示し、本実施例では前記第１の実施例と同一の構成要素
に同一の符号を付し、その説明を省略するものとする。
しかし、本実施例の特徴は、基板１側の各電極パッド２
１を長さ方向の中間部２１Ａに比較してベアチップ素子
２に近い方の先端部２１Ｂ側のみを細幅に形成したこと
にある。
【００３５】ここで、各電極パッド２１は前記第１の実
施例と同様に、互いに同一形状をなす長尺な六角形状に
形成され、ベアチップ素子２寄りに位置する先端部２１
Ｂは中間部２１Ａよりも細幅となっている。
施例と同様に、互いに同一形状をなす長尺な六角形状に
形成され、ベアチップ素子２寄りに位置する先端部２１
Ｂは中間部２１Ａよりも細幅となっている。
【００３６】しかし、本実施例では、各電極パッド２１
の後端部２１Ｃが中間部２１Ａとほぼ同じ幅寸法に形成
されている。また、各電極パッド２１は、ベアチップ素
子２の各辺２Ａに対して凸湾曲状をなす曲線に沿うよう
に基板１上にそれぞれ間隔をもって固着され、ベアチッ
プ素子２上の各電極パッド４に各ボンディングワイヤ６
を介して接続されている。
の後端部２１Ｃが中間部２１Ａとほぼ同じ幅寸法に形成
されている。また、各電極パッド２１は、ベアチップ素
子２の各辺２Ａに対して凸湾曲状をなす曲線に沿うよう
に基板１上にそれぞれ間隔をもって固着され、ベアチッ
プ素子２上の各電極パッド４に各ボンディングワイヤ６
を介して接続されている。
【００３７】このように構成される本実施例によるベア
チップ素子２の接続装置でも、前記第１の実施例とほぼ
同様の作用効果を得ることができる。
チップ素子２の接続装置でも、前記第１の実施例とほぼ
同様の作用効果を得ることができる。
【００３８】次に、図４は本発明による第３の実施例を
示し、本実施例では前記第１の実施例と同一の構成要素
に同一の符号を付し、その説明を省略するものとする。
しかし、本実施例の特徴は、基板１側の各電極パッド３
１をベアチップ素子２寄りに位置する先端部３１Ｂが中
間部３１Ａよりも細幅となった楕円形状に形成したこと
にある。
示し、本実施例では前記第１の実施例と同一の構成要素
に同一の符号を付し、その説明を省略するものとする。
しかし、本実施例の特徴は、基板１側の各電極パッド３
１をベアチップ素子２寄りに位置する先端部３１Ｂが中
間部３１Ａよりも細幅となった楕円形状に形成したこと
にある。
【００３９】このように構成される本実施例によるベア
チップ素子２の接続装置でも、前記第１の実施例とほぼ
同様の作用効果を得ることができる。
チップ素子２の接続装置でも、前記第１の実施例とほぼ
同様の作用効果を得ることができる。
【００４０】次に、図５は本発明による第４の実施例を
示し、本実施例では前記第１の実施例と同一の構成要素
に同一の符号を付し、その説明を省略するものとする。
しかし、本実施例の特徴は、基板１側の各電極パッド４
１を楕円形と四角形とを組合わせた形状とし、ベアチッ
プ素子２寄りに位置する先端部４１Ｂを中間部４１Ａよ
りも細幅に形成したことにある。
示し、本実施例では前記第１の実施例と同一の構成要素
に同一の符号を付し、その説明を省略するものとする。
しかし、本実施例の特徴は、基板１側の各電極パッド４
１を楕円形と四角形とを組合わせた形状とし、ベアチッ
プ素子２寄りに位置する先端部４１Ｂを中間部４１Ａよ
りも細幅に形成したことにある。
【００４１】このように構成される本実施例によるベア
チップ素子２の接続装置でも、前記第１の実施例とほぼ
同様の作用効果を得ることができる。
チップ素子２の接続装置でも、前記第１の実施例とほぼ
同様の作用効果を得ることができる。
【００４２】なお、前記第１，第２の実施例では、電極
パッド１１，２１を六角形状に形成したが、本発明はこ
れに限らず、例えば五角形または七角形以上の多角形状
に形成してもよい。
パッド１１，２１を六角形状に形成したが、本発明はこ
れに限らず、例えば五角形または七角形以上の多角形状
に形成してもよい。
【００４３】また、前記第１の実施例では、電極パッド
１１の長さ寸法Ｌ1 を従来技術と同様にボンディングワ
イヤ６の線径ｔの５倍程度に形成したが、本発明はこれ
に限らず、ワイヤボンディング時の接続位置の誤差に応
じて例えば線径ｔの４倍〜８倍程度に形成してもよい。
１１の長さ寸法Ｌ1 を従来技術と同様にボンディングワ
イヤ６の線径ｔの５倍程度に形成したが、本発明はこれ
に限らず、ワイヤボンディング時の接続位置の誤差に応
じて例えば線径ｔの４倍〜８倍程度に形成してもよい。
【００４４】さらに、前記各実施例では、半導体素子と
してマイクロコンピュータ等のベアチップ素子を例に挙
げて述べたが、本発明はこれに限らず、例えばＲＯＭ，
ＲＡＭ等の記憶回路が形成されたベアチップ素子に適用
してもよい。
してマイクロコンピュータ等のベアチップ素子を例に挙
げて述べたが、本発明はこれに限らず、例えばＲＯＭ，
ＲＡＭ等の記憶回路が形成されたベアチップ素子に適用
してもよい。
【００４５】
【発明の効果】以上詳述した通り、請求項１に記載の発
明によれば、基板側の各電極パッドを長さ方向中間部の
幅寸法が半導体素子に近い方の端部よりも大きくなるよ
うに多角形状に形成したから、該各電極パッドを半導体
素子に対して例えば扇形状に傾斜させつつ、互いに接近
させることが可能となり、この状態で各電極パッド間に
は、半導体素子に近い方の端部側で十分な間隔を与える
ことができる。そして、各電極パッドの中間部側には、
ボンディングワイヤを接続するために十分な面積を確保
できる。従って、各電極パッドに対するボンディングワ
イヤの接続を容易に行うことができ、ワイヤボンディン
グの信頼性を向上できると共に、半導体素子を基板上に
小さな面積で実装でき、その実装面積を拡大することな
く各電極パッドを基板上に容易に増設することができ
る。
明によれば、基板側の各電極パッドを長さ方向中間部の
幅寸法が半導体素子に近い方の端部よりも大きくなるよ
うに多角形状に形成したから、該各電極パッドを半導体
素子に対して例えば扇形状に傾斜させつつ、互いに接近
させることが可能となり、この状態で各電極パッド間に
は、半導体素子に近い方の端部側で十分な間隔を与える
ことができる。そして、各電極パッドの中間部側には、
ボンディングワイヤを接続するために十分な面積を確保
できる。従って、各電極パッドに対するボンディングワ
イヤの接続を容易に行うことができ、ワイヤボンディン
グの信頼性を向上できると共に、半導体素子を基板上に
小さな面積で実装でき、その実装面積を拡大することな
く各電極パッドを基板上に容易に増設することができ
る。
【００４６】一方、請求項２に記載の発明によれば、各
電極パッドを楕円形状に形成したから、該各電極パッド
を例えば扇形状に傾斜させつつ互いに接近させることが
でき、十分な面積をもって形成した各電極パッド間に適
切な間隔を与えることができる。従って、ワイヤボンデ
ィングの信頼性を向上でき、半導体素子を基板上に小さ
な面積で効率的に実装することができる。
電極パッドを楕円形状に形成したから、該各電極パッド
を例えば扇形状に傾斜させつつ互いに接近させることが
でき、十分な面積をもって形成した各電極パッド間に適
切な間隔を与えることができる。従って、ワイヤボンデ
ィングの信頼性を向上でき、半導体素子を基板上に小さ
な面積で効率的に実装することができる。
【００４７】また、請求項３に記載の発明によれば、基
板側の各電極パッドを凸湾曲状の曲線に沿って列設した
から、各電極パッドを直線状に列設する場合に比較して
半導体素子を基板上に小さな面積で実装できる。また、
各電極パッド間を接続するボンディングワイヤの長さ寸
法を互いにほぼ等しくできるから、半導体素子の角隅部
等で各ボンディングワイヤが長くなるのを確実に防止で
き、ボンディングワイヤの耐振動性や信頼性等を大幅に
向上させることができる。
板側の各電極パッドを凸湾曲状の曲線に沿って列設した
から、各電極パッドを直線状に列設する場合に比較して
半導体素子を基板上に小さな面積で実装できる。また、
各電極パッド間を接続するボンディングワイヤの長さ寸
法を互いにほぼ等しくできるから、半導体素子の角隅部
等で各ボンディングワイヤが長くなるのを確実に防止で
き、ボンディングワイヤの耐振動性や信頼性等を大幅に
向上させることができる。
【図１】本発明の第１の実施例によるベアチップ素子の
接続装置を示す平面図である。
接続装置を示す平面図である。
【図２】基板側の電極パッドを示す図１中の要部拡大図
である。
である。
【図３】本発明の第２の実施例によるベアチップ素子の
接続装置を示す図２と同様の拡大図である。
接続装置を示す図２と同様の拡大図である。
【図４】本発明の第３の実施例によるベアチップ素子の
接続装置を示す図２と同様の拡大図である。
接続装置を示す図２と同様の拡大図である。
【図５】本発明の第４の実施例によるベアチップ素子の
接続装置を示す図２と同様の拡大図である。
接続装置を示す図２と同様の拡大図である。
【図６】従来技術によるベアチップ素子の接続装置を示
す平面図である。
す平面図である。
【図７】図６中の矢示VII − VII方向断面図である。
【図８】基板側の電極パッドとボンディングワイヤとの
接続部を示す図７中の要部拡大図である。
接続部を示す図７中の要部拡大図である。
１ 基板 ２ ベアチップ素子（半導体素子） ４ 電極パッド（素子側） ６ ボンディングワイヤ １１，２１，３１，４１ 電極パッド（基板側） １１Ａ，２１Ａ，３１Ａ，４１Ａ 中間部 Ｓ1 輪郭線（曲線） Ｌ0 ，Ｌ1 長さ寸法 Ｗ0 ，Ｗ1 幅寸法
Claims (3)
- 【請求項１】 表面側に素子側の電極パッドがそれぞれ
間隔をもって複数個形成され裏面側が基板上に固定され
る半導体素子と、該半導体素子の外側に位置して前記基
板上に複数個形成され互いに同一形状をなす基板側の電
極パッドと、一端側が該基板側の各電極パッドに接続さ
れ他端側が前記素子側の各電極パッドに接続される複数
のボンディングワイヤとからなる半導体素子の接続装置
において、 前記基板側の各電極パッドは、前記ボンディングワイヤ
の伸長方向に対して少なくとも一定長さを有し、長さ方
向中間部の幅寸法が少なくとも前記半導体素子に近い方
の端部よりも大きくなるように多角形状に形成したこと
を特徴とする半導体素子の接続装置。 - 【請求項２】 表面側に素子側の電極パッドがそれぞれ
間隔をもって複数個形成され裏面側が基板上に固定され
る半導体素子と、該半導体素子の外側に位置して前記基
板上に複数個形成され互いに同一形状をなす基板側の電
極パッドと、一端側が該基板側の各電極パッドに接続さ
れ他端側が前記素子側の各電極パッドに接続される複数
のボンディングワイヤとからなる半導体素子の接続装置
において、 前記基板側の各電極パッドは、前記ボンディングワイヤ
の伸長方向に対して少なくとも一定長さを有し、長さ方
向中間部の幅寸法が少なくとも前記半導体素子に近い方
の端部よりも大きくなるように楕円形状に形成したこと
を特徴とする半導体素子の接続装置。 - 【請求項３】 前記基板側の各電極パッドは、前記半導
体素子の外側に向けて凸湾曲状をなすように予め定めら
れた曲線に沿って列設してなる請求項１または２に記載
の半導体素子の接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8178469A JPH1012800A (ja) | 1996-06-19 | 1996-06-19 | 半導体素子の接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8178469A JPH1012800A (ja) | 1996-06-19 | 1996-06-19 | 半導体素子の接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012800A true JPH1012800A (ja) | 1998-01-16 |
Family
ID=16049059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8178469A Pending JPH1012800A (ja) | 1996-06-19 | 1996-06-19 | 半導体素子の接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012800A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196615A (ja) * | 2005-01-12 | 2006-07-27 | Sumitomo Metal Electronics Devices Inc | 半導体素子搭載用基板 |
| CN100341149C (zh) * | 2005-04-25 | 2007-10-03 | 北京中星微电子有限公司 | 具有i/o端口特定排布的芯片 |
| JP2009212360A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | 半導体装置並びにその製造方法およびその実装方法 |
| US7808117B2 (en) | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
| US20130292165A1 (en) * | 2012-05-03 | 2013-11-07 | Wintek Corporation | Circuit board |
| CN103428984A (zh) * | 2012-05-14 | 2013-12-04 | 联胜（中国）科技有限公司 | 线路板 |
-
1996
- 1996-06-19 JP JP8178469A patent/JPH1012800A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196615A (ja) * | 2005-01-12 | 2006-07-27 | Sumitomo Metal Electronics Devices Inc | 半導体素子搭載用基板 |
| JP4523425B2 (ja) * | 2005-01-12 | 2010-08-11 | 株式会社住友金属エレクトロデバイス | 半導体素子搭載用基板 |
| CN100341149C (zh) * | 2005-04-25 | 2007-10-03 | 北京中星微电子有限公司 | 具有i/o端口特定排布的芯片 |
| US7808117B2 (en) | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
| JP2009212360A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | 半導体装置並びにその製造方法およびその実装方法 |
| US20130292165A1 (en) * | 2012-05-03 | 2013-11-07 | Wintek Corporation | Circuit board |
| CN103428984A (zh) * | 2012-05-14 | 2013-12-04 | 联胜（中国）科技有限公司 | 线路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05121643A (ja) | 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス | |
| JPH06216182A (ja) | チップ・オン・ボード組立体およびその製造方法 | |
| JPH1012800A (ja) | 半導体素子の接続装置 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JP2570645B2 (ja) | 半導体装置 | |
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JP3608393B2 (ja) | 半導体装置 | |
| JPH10284678A (ja) | 半導体装置およびその製造方法 | |
| JP3942495B2 (ja) | 半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JP3255896B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JP2000022079A (ja) | 半導体集積回路 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPH0631723Y2 (ja) | 半導体装置 | |
| JPH04124844A (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JP3099573B2 (ja) | 半導体装置 | |
| JP2581278B2 (ja) | 半導体装置 | |
| JPH0318344B2 (ja) | ||
| JPH06326235A (ja) | 半導体装置 | |
| JPH01114049A (ja) | サイズ可変の集積回路チップ | |
| JPH0685149A (ja) | 半導体装置 | |
| JP2562773Y2 (ja) | 半導体集積回路素子 | |
| JPH0750368A (ja) | 半導体装置 |