CN103428984A - 线路板 - Google Patents

线路板 Download PDF

Info

Publication number
CN103428984A
CN103428984A CN2012101484718A CN201210148471A CN103428984A CN 103428984 A CN103428984 A CN 103428984A CN 2012101484718 A CN2012101484718 A CN 2012101484718A CN 201210148471 A CN201210148471 A CN 201210148471A CN 103428984 A CN103428984 A CN 103428984A
Authority
CN
China
Prior art keywords
connection pad
wiring board
chip
line layer
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101484718A
Other languages
English (en)
Inventor
林志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANSHENG (CHINA) TECHNOLOGY CO LTD
Wintek Corp
Original Assignee
LIANSHENG (CHINA) TECHNOLOGY CO LTD
Wintek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANSHENG (CHINA) TECHNOLOGY CO LTD, Wintek Corp filed Critical LIANSHENG (CHINA) TECHNOLOGY CO LTD
Priority to CN2012101484718A priority Critical patent/CN103428984A/zh
Publication of CN103428984A publication Critical patent/CN103428984A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种线路板，适于承载一芯片，线路板包括一介电层以及一第一线路层。第一线路层配置于介电层的第一侧，第一线路层包括第一接垫以及多个环周设于第一接垫的周边的第二接垫，芯片实质上位于第一接垫上方且第二接垫适于连接芯片，其中至少一第二接垫具有一尖端，尖端指向第一接垫。

Description

线路板
技术领域
本发明是有关于一种线路板，且特别是关于一种具有静电放电(Electrostatic Discharge，ESD)防护设计的线路板。
背景技术
芯片或积分电路(Integral Circuit，IC)是一种体积小、积集度高的电子电路，芯片在制作、包装、测试、搬运乃至最终装配和使用时，随时均有遭受静电放电破坏而造成无法正常工作的可能。这是因为静电放电会在极短的时间内产生大量的电流，而超过芯片内半导体元件所能负荷的程度。
一般而言，芯片会接合于线路板上以连接到电子装置。当芯片本身积聚静电时，静电放电将会造成内部电路的损坏。或是，当线路板上积聚静电时，线路板中各线路层可能受到静电放电而破坏使芯片无法与电子装置维持良好的联系。因此，芯片与线路板上积聚的静电必须排放出去，才可以具有理想的可靠性(即不容易因为静电放电而损坏)。
发明内容
本发明提供一种线路板，其具有静电放电防护设计。
本发明提供一种线路板，适于承载一芯片，线路板包括一介电层以及一第一线路层。第一线路层配置于介电层的第一侧，第一线路层包括第一接垫以及多个位于第一接垫的周边的第二接垫，芯片实质上位于第一接垫上方且第二接垫适于连接芯片，其中至少一第二接垫具有一尖端，尖端指向第一接垫。
在本发明的一实施例中，前述的线路板，其中至少另一第二接垫与第一接垫连接。
在本发明的一实施例中，前述的第二线路层连接到一接地电位。
在本发明的一实施例中，前述的线路板适于承载的芯片包括一四方扁平无引脚(Quad Flat No-lead，QFN)芯片。
在本发明的一实施例中，前述的各第二接垫的尖端与第一接垫之间的距离不大于0.5毫米。
在本发明的一实施例中，前述的第二接垫与第一接垫为共平面。
在本发明的一实施例中，前述的至少一第二接垫包括一主体部以及尖端，尖端位于主体部邻近于第一接垫的一端，主体部的线宽大于尖端的线宽，且至少一第二接垫的主体部实质上呈现以第一接垫为中心向外放射的分布。
在本发明的一实施例中，前述的线路板还包括一第二线路层以及一导电柱。第二线路层配置于介电层的一第二侧，第一侧与第二侧相对。介电层具有至少一贯孔，导电柱位于至少一贯孔中，且第一接垫通过至少一导电柱电性连接第二线路层。
基于上述，本发明的第二接垫具有尖端结构，并且此尖端结构指向的第一接垫为设置于芯片所配置的面积中。因此，第一接垫的设置不会增加线路板的线路布局面积。在芯片或是线路板本身积聚静电时，第二接垫可通过尖端放电将静电荷释放到第二接垫并通过第二接垫排放出去，来达到静电放电防护的功能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的线路板及其所承载的芯片的剖面示意图；
图2为图1中的第一线路层120的俯视示意图；
图3为本发明另一实施例的线路板及其所承载的芯片的剖面示意图。
附图标记说明：
100、300：线路板；
110：介电层；
120：第一线路层；
122：第一接垫；
124：第二接垫；
130：第二线路层；
140：导电柱；
10：芯片；
20：金属线；
B：主体部；
T：尖端；
V：贯孔；
D：距离；
LB、LT：线宽；
S1：第一侧；
S2：第二侧。
具体实施方式
图1为本发明一实施例的线路板及其所承载的芯片的剖面示意图，而图2为图1中的第一线路层120的俯视示意图。请参照图1与图2，本实施例的线路板100适于承载芯片10，线路板100包括介电层110以及第一线路层120。第一线路层120配置于介电层110的第一侧S1，第一线路层120包括第一接垫122以及多个环周设于第一接垫122的周边的第二接垫124，其中至少一第二接垫124(如图2所示)具有一尖端T，且尖端T指向第一接垫122。在本实施例中，第一线路层120包括至少另一第二接垫124与第一接垫122连接。此处，以一第二接垫124连接第一接垫122作为说明，但本发明不以此为限。换言之，在其他实施例中，每一第二接垫124皆可具有一尖端T，且尖端T指向第一接垫122。此外，本实施例的第二接垫124与第一接垫122例如是共平面，但本发明的其他实施例不以此为限。
另外，线路板100所承载的芯片10实质上位于第一接垫122上方且第二接垫124适于连接芯片10。在本实施例中，芯片10例如是放置于第一接垫122上方，且芯片10通过多条金属线20以打线接合的方式电性连接于第二接垫124。在其他实施例中，芯片10亦可以是以覆晶接合的方式通过焊球而电性连接于第二接垫124。或是，芯片10可以是四方扁平无引脚(Quad Flat Non-leaded，QFN)封装的芯片，其通过表面贴装技术(surfacemounting technology，SMT)焊接到线路板100，但本发明不以此为限。
更进一步来说，各第二接垫124包括一主体部B以及尖端T，尖端T位于主体部B邻近于第一接垫122的一端，主体部B的线宽LB大于尖端的线宽LT，且第二接垫124的主体部B实质上呈现以第一接垫122为中心向外放射的分布。在本实施例中，第一接垫122例如是一矩形，而第二接垫124的主体部B放射状地排列于矩形的四个边，且第二接垫124的尖端T指向第一接垫122。此时，第二接垫124的主体部B所呈现的延伸方向例如是相交于(甚至垂直于)矩形的四个边。各第二接垫124的尖端T与第一接垫122之间的距离D不大于0.5毫米，但本发明不以此为限。在其他实施例中，第一接垫122也可以是其他图形，而各第二接垫124的尖端T与第一接垫122之间的距离D也可视不同的需求而定。
当芯片10本身积聚静电或是来自于外部的静电累积于线路板100上时，通过第二接垫124的尖端T提供尖端放电的效果，将静电释放到第一接垫122，可对芯片10与线路板100达到静电放电防护的功能。借此，使承载于本实施例的线路板100的芯片10可具有良好的可靠性，亦即芯片10不容易受到静电放电的破坏而失去效能。
在实务应用中，线路板100可还包括其他介电层以及线路层，以下将另举一实施例作为说明。图3为本发明另一实施例的线路板及其所承载的芯片的剖面示意图。请参照图3，相较于前一实施例的线路板100，本实施例的线路板300可还包括第二线路层130以及至少一导电柱140。第二线路层130配置于介电层110的第二侧S2，其中第一侧S1与第二侧S2相对。介电层110具有至少一贯孔V，导电柱140位于至少一贯孔V中，且第一接垫122通过至少一导电柱140电性连接第二线路层130。在此，贯孔V及导电柱140的数量皆以二个为例来说明但其数量不以此为限。要说明的是，本实施例仅示意性地示出线路板300的介电层110以及线路层(包括第一线路层120以及第二线路层130)的结构。在实务应用中，线路板300可还包括其他介电层以及线路层或是配置于第一线路层120上的封装层，而本发明不特别地局限介电层以及线路层的膜层数量。
第一线路层120中的第一接垫122的材质例如是导电、导热良好的材质。换句话说，第一接垫122除了适于承载芯片10之外，也可以提供芯片10良好的散热效果。另外，由于第一接垫122与第二线路层130电性连接，因此在本实施例中，通过将第二线路层130连接到接地电位，可使第一接垫122具有接地的效果。所以，当在芯片10本身积聚静电或是来自于外部的静电累积于线路板300上时，通过第二接垫124的尖端T提供尖端放电的效果，将静电引导到第一接垫122并进一步经由第二线路层130释放静电，可对芯片10与线路板300达到静电放电防护的功能。借此，使承载于本实施例的线路板300的芯片10可具有良好的可靠性，亦即芯片10不容易受到静电放电的破坏而失去效能。
在本实施例中，配置于芯片10下的第一接垫122通过导电柱140电性连接到连接接地电位的第二线路层130。因此，本实施例的线路板300的第一线路层120不需在芯片10所在面积之外配置额外的接地线路来释放静电荷而有助于缩小线路布局的面积。此外，由于连接到接地电位的第二线路层130是位于介电层110远离芯片10的一侧(即第二侧S2)，因此在不影响第一线路层120的线路布局面积下，可以将连接接地电位的第二线路层130的面积增大，以进一步提升线路板300的静电放电防护的能力。
综上所述，本发明的线路板中，围绕芯片的第二接垫设置有指向第一接垫的尖端，并且承载芯片的第一接垫可以通过导电柱电性连接到连接接地电位的第二线路层。因此，在芯片本身积聚静电时，第二接垫可以提供尖端放电的效果以将静电荷释放到第一接垫。借此，线路板静电放电防护的能力得以提升，并使应用此线路板的芯片具有较佳的可靠性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种线路板，其特征在于，适于承载一芯片，该线路板包括：
一介电层；以及
一第一线路层，配置于该介电层的一第一侧，该第一线路层包括一第一接垫以及多个环周设于该第一接垫的周边的第二接垫，该芯片实质上位于该第一接垫上方且该些第二接垫适于连接该芯片，其中至少一该第二接垫具有一尖端，该尖端指向该第一接垫。
2.根据权利要求1所述的线路板，其特征在于，至少另一该第二接垫与该第一接垫连接。
3.根据权利要求1所述的线路板，其特征在于，该第二线路层连接到一接地电位。
4.根据权利要求1所述的线路板，其特征在于，该线路板适于承载的该芯片包括一四方扁平无引脚芯片。
5.根据权利要求1所述的线路板，其特征在于，各该第二接垫的该尖端与该第一接垫之间的距离不大于0.5毫米。
6.根据权利要求1所述的线路板，其特征在于，该些第二接垫与该第一接垫为共平面。
7.根据权利要求1所述的线路板，其特征在于，该至少一第二接垫包括一主体部以及该尖端，该尖端位于该主体部邻近于该第一接垫的一端，该主体部的线宽大于该尖端的线宽，且该至少一第二接垫的该主体部实质上呈现以该第一接垫为中心向外放射的分布。
8.根据权利要求1所述的线路板，其特征在于，还包括
一第二线路层，配置于该介电层的一第二侧，该第一侧与该第二侧相对；以及
至少一导电柱，其中该介电层具有至少一贯孔，该导电柱位于该至少一贯孔中，且该第一接垫通过该至少一导电柱电性连接该第二线路层。
CN2012101484718A 2012-05-14 2012-05-14 线路板 Pending CN103428984A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101484718A CN103428984A (zh) 2012-05-14 2012-05-14 线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101484718A CN103428984A (zh) 2012-05-14 2012-05-14 线路板

Publications (1)

Publication Number Publication Date
CN103428984A true CN103428984A (zh) 2013-12-04

Family

ID=49652928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101484718A Pending CN103428984A (zh) 2012-05-14 2012-05-14 线路板

Country Status (1)

Country Link
CN (1) CN103428984A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110213939A (zh) * 2019-05-22 2019-09-06 苏州顺福利智能科技有限公司 风扇的除静电机构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378656A (en) * 1992-03-27 1995-01-03 Hitachi, Ltd. Leadframe, semiconductor integrated circuit device using the same, and method of and process for fabricating the same
JPH1012800A (ja) * 1996-06-19 1998-01-16 Unisia Jecs Corp 半導体素子の接続装置
US20040021220A1 (en) * 2002-08-02 2004-02-05 Fuji Photo Film Co., Ltd. IC package, connection structure, and eletronic device
CN2872796Y (zh) * 2006-01-18 2007-02-21 威盛电子股份有限公司 电子组装体
US20100085725A1 (en) * 2008-10-08 2010-04-08 Kinpo Electronics, Inc. Electrostatic discharge protection structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378656A (en) * 1992-03-27 1995-01-03 Hitachi, Ltd. Leadframe, semiconductor integrated circuit device using the same, and method of and process for fabricating the same
JPH1012800A (ja) * 1996-06-19 1998-01-16 Unisia Jecs Corp 半導体素子の接続装置
US20040021220A1 (en) * 2002-08-02 2004-02-05 Fuji Photo Film Co., Ltd. IC package, connection structure, and eletronic device
CN2872796Y (zh) * 2006-01-18 2007-02-21 威盛电子股份有限公司 电子组装体
US20100085725A1 (en) * 2008-10-08 2010-04-08 Kinpo Electronics, Inc. Electrostatic discharge protection structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110213939A (zh) * 2019-05-22 2019-09-06 苏州顺福利智能科技有限公司 风扇的除静电机构

Similar Documents

Publication Publication Date Title
US9780081B2 (en) Chip package structure and manufacturing method therefor
US6449169B1 (en) Ball grid array package with interdigitated power ring and ground ring
US10163767B2 (en) Semiconductor package
US7088009B2 (en) Wirebonded assemblage method and apparatus
US7501709B1 (en) BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance
US9331063B2 (en) Semiconductor device
US9147675B2 (en) Integrated circuit
US10192862B2 (en) Semiconductor device
US20130292165A1 (en) Circuit board
US9806053B2 (en) Semiconductor package
CN102315135B (zh) 芯片封装及其制作工艺
TWI382519B (zh) 利用外蓋之電子元件封裝模組
US20140042615A1 (en) Flip-chip package
US20150228602A1 (en) Semicondcutor chip and semionducot module
CN103428984A (zh) 线路板
JP4996193B2 (ja) 配線基板、半導体パッケージ
US7667303B2 (en) Multi-chip package
CN103874318B (zh) 外围线路结构
CN208014692U (zh) 芯片封装体及电子总成
CN102163577A (zh) 半导体器件和半导体器件的制造方法
CN105308744A (zh) 带有导线键合的半导体封装件
CN201490189U (zh) 具有静电防护功能的芯片结构
CN112992707B (zh) 电磁屏蔽结构制作工艺和电磁屏蔽结构
US20150351245A1 (en) Semiconductor package
US20100071939A1 (en) Substrate of window ball grid array package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204