CN101261986B - 电子元件封装模块、外盖及外盖制造方法 - Google Patents

电子元件封装模块、外盖及外盖制造方法 Download PDF

Info

Publication number
CN101261986B
CN101261986B CN 200810095461 CN200810095461A CN101261986B CN 101261986 B CN101261986 B CN 101261986B CN 200810095461 CN200810095461 CN 200810095461 CN 200810095461 A CN200810095461 A CN 200810095461A CN 101261986 B CN101261986 B CN 101261986B
Authority
CN
China
Prior art keywords
conducting material
enclosing cover
internal layer
area
electronic components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810095461
Other languages
English (en)
Other versions
CN101261986A (zh
Inventor
陈建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200810095461 priority Critical patent/CN101261986B/zh
Publication of CN101261986A publication Critical patent/CN101261986A/zh
Application granted granted Critical
Publication of CN101261986B publication Critical patent/CN101261986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种电子元件封装模块、外盖及外盖制造方法。该电子元件封装模块包含一承载器、至少一电子元件及一外盖。该承载器具有一第一区域及一第二区域。该电子元件配置于该承载器的第一区域。该外盖固定于该承载器的第二区域，并包含一内层及一外层，其内层为一非导电材料及其外层为一导电材料所制，且该非导电材料所制的内层覆盖该电子元件和该承载器的整个第一区域。根据本发明的外盖，该非导电材料所制的内层可防止该导电材料所制的外层接触位于该承载器的第一区域(亦即元件区域)上的所有元件。当该电子元件封装模块被测试时，也不会因为施加压力及外力的缘故，造成该导电材料所制的外层接触该被动元件而造成短路现象。

Description

电子元件封装模块、外盖及外盖制造方法
技术领域
本发明涉及一种电子元件封装模块，更特别涉及一种电子元件封装模块的外盖，其非导电材料所制的内层可防止导电材料所制的外层接触位于承载器的元件区域上的所有元件，以避免造成短路现象，且导电材料所制的外层可达到金属屏蔽的效果。
背景技术
参考图1，其显示一无线通讯封装模块10。该无线通讯封装模块10包含一基板12、多个有源元件14及被动元件16及一外盖20。该些有源元件14及被动元件16通过表面固定技术(SMT)工艺或电子封装工艺而组装在该基板12上。该外盖20固定于该基板12上，用以覆盖该些有源元件14及被动元件16，用以保护该些有源元件14及被动元件16。再者，该外盖20电性连接至该基板12的接地垫(图未示)，且该外盖20为金属材料所制，因此该外盖20可遮蔽该些有源元件14及被动元件16，以防止该些有源元件14及被动元件16受到来自外界的电磁干扰(Electro-magnetic Interference；EMI)。
然而，当该外盖20固定于该基板12上时，在高度方向上该外盖20与该被动元件16(诸如滤波器高度X为该模块内最高的元件)之间需要预留相当的间隙Y(一般为0.15mm)，以作为容许公差(tolerance)，如此将限制该无线通讯封装模块10的高度的薄型化。另外，当该无线通讯封装模块10被测试时，也可能因为施加压力及外力的缘故，造成金属材料所制的外盖20接触该被动元件16而失去遮蔽的功用与目的。
参考图2a及图2b，美国专利第7,217,997号，标题为“用于打线接合球栅阵列的接地弧形物(Ground arch for Wirebond Ball Grid Arrays)”，揭示一种球栅阵列封装构造100。该球格阵列封装构造100包含一基板110、一芯片130及一接地弧形物170。该芯片130贴附于该基板110上。该芯片130的接垫115通过多条焊线120而电性连接于该基板110的焊垫125。该接地弧形物170配置于该芯片130的上方，并通过导电剂150a、150b而贴附于接地线140上。该接地弧形物170具有一导电材料层160及一介电材料层145。
该接地弧形物170为一种条状弧形物，只用以覆盖该些焊线120，而非用以覆盖整个芯片130，因此该接地弧形物170无法防止该芯片130受到来自外界的电磁干扰(EMI)。再者，虽然该接地弧形物170的介电材料层145可防止该导电材料层160接触该些焊线120，但是该介电材料层145本身不能接触该些焊线120，以避免损伤该些焊线120。另外，该接地弧形物170的介电材料层145并未覆盖该基板的整个元件区域112，因此该介电材料层145只能防止该导电材料层160接触该些焊线120，而无法防止该导电材料层160接触位于该基板110的元件区域112上的其他元件。
因此，便有需要提供一种电子元件封装模块，能够解决前述的问题。
发明内容
本发明的一目的在于提供一种电子元件封装模块，其外盖的非导电材料所制的内层可防止该外盖的导电材料所制的外层接触位于承载器的元件区域上的所有元件。
为达上述目的，本发明提供一种电子元件封装模块，包含一承载器、至少一电子元件及一外盖。该承载器具有一第一区域及一第二区域。该电子元件配置于该承载器的第一区域。该外盖固定于该承载器的第二区域，并包含一内层及一外层，其内层为一非导电材料及外层为一导电材料所制，且该非导电材料所制的内层覆盖该电子元件和该承载器的整个第一区域。
根据本发明的外盖，该非导电材料所制的内层可防止该导电材料所制的外层接触位于该承载器的第一区域(亦即元件区域)上的所有元件。当该电子元件封装模块被测试时，也不会因为施加压力及外力的缘故，造成该导电材料所制的外层接触该被动元件而造成短路现象。
为了让本发明的上述和其他目的、特征、和优点能更明显，下文将配合所附图示，作详细说明如下。
附图说明
图1为先前技术的无线通讯封装模块的剖面示意图。
图2a及图2b为先前技术的球格阵列封装构造的剖面示意图及平面示意图。
图3为本发明的一实施例的外盖的剖面示意图。
图4至图5为本发明的一实施例的外盖的制造方法的剖面示意图。
图6至图7为本发明的另一实施例的外盖的制造方法的剖面示意图。
图8为本发明的一实施例的电子元件封装模块的分解立体示意图。
图9为本发明的该实施例的电子元件封装模块的组合剖面示意图。
图10为本发明的该实施例的电子元件封装模块的外盖的平面示意图。
附图标记说明
10   封装模块            12   基板
14   有源元件            16   被动元件
20   外盖                100  封装构造
110  基板                112  元件区域
115  接垫                120  焊线
125  焊垫                130  芯片
140  接地线              145  介电材料层
160  导电材料层          170  接地弧形物
200  封装模块            212  承载器
214  有源元件            216  被动元件
220  外盖                220’外盖
220”外盖                222  内层
223  表面                224  外层
225  表面                226  顶部
228  环形支撑部          230  电子元件
232  第一区域            234  第二区域
X    高度                Y    间隙
具体实施方式
参考图3，其显示本发明的一实施例的外盖220。该外盖220包含一内层222及一外层224。该外层224配置于该内层222的表面223，如此以形成一外盖220。该外盖220具有一顶部226及一环形支撑部228，该环形支撑部228连接于该顶部226。
该内层222及该外层224分别为一非导电材料及一导电材料所制。该导电材料可为金属，诸如铜或铁金属。该非导电材料为非金属，诸如塑料或橡胶。
本发明的一实施例的外盖220’的制造方法，包含下列步骤：首先，参考图4，提供一内层222，其作为一基础层。参考图5，将一外层224形成于该内层222的表面223，如此以形成一外盖220’，该外盖220’具有一顶部226及一环形支撑部228，该环形支撑部228连接于该顶部226，其中该内层222及该外层224分别为一非导电材料及一导电材料所制。该外层224为一涂布层，亦即该外层224通过涂布工艺而形成于该内层222的表面223。在本实施例中，该基础层的厚度大于涂布层的厚度，用以支撑整个外盖220’的重量。
本发明的另一实施例的外盖220”的制造方法，包含下列步骤：首先，参考图6，提供一外层224，其作为一基础层。参考图7，将一内层222形成于该外层224的表面225，如此以形成一外盖220”，该外盖220”具有一顶部226及一环形支撑部228，该环形支撑部228连接于该顶部226，其中该内层222及该外层224分别为一非导电材料及一导电材料所制。该内层222为一涂布层，亦即该内层222通过涂布工艺而形成于该外层224的表面225。在本实施例中，该基础层的厚度大于涂布层的厚度，用以支撑整个外盖220”的重量。
参考图8，其显示利用本发明的外盖220的电子元件封装模块200。该电子元件封装模块200可为一无线通讯封装模块。该电子元件封装模块200包含一承载器212、至少一电子元件230及一外盖220。该承载器212(诸如基板或电路板)具有一第一区域232(亦即元件区域)及一第二区域234(亦即非元件区域)。该些电子元件230配置于该承载器212的第一区域232。该些电子元件230可为有源元件214或被动元件216或两者组合。
参考图9及图10，该外盖220固定于该承载器212的第二区域234，用以覆盖该些电子元件230。该外盖220的内层222及外层224分别为一非导电材料及一导电材料所制。该导电材料所制的外层224亦覆盖该些电子元件230。由于该外盖220电性连接至该承载器212的接地垫(grounding pad)(图未示)或接地环(grounding ring)(图未示)，且该外盖220具有该导电材料所制的外层224，因此该外盖220可遮蔽该些电子元件230，以防止该些电子元件230受到来自外界的电磁干扰(EMI)。
再者，该外盖220覆盖该承载器212的整个第一区域232，且该非导电材料所制的内层222亦覆盖该承载器212的整个第一区域232。因此，该非导电材料所制的内层222可防止该导电材料所制的外层224接触位于该承载器212的第一区域232上的所有元件。在本实施例中，当该外盖220固定于该基板212上时，在高度方向上该外盖220与该被动元件216(诸如滤波器高度X为该模块内最高的元件)之间不需要预留相当的间隙，以作为容许公差(tolerance)，如此将不会限制该电子元件封装模块200的高度的薄型化。另外，当该电子元件封装模块200被测试时，也不会因为施加压力及外力的缘故，造成该导电材料所制的外层224接触该些电子元件而造成短路现象。优选地，该非导电材料所制的内层222可接触于该些电子元件之一(诸如被动元件216的滤波器高度X为该模块内最高的元件)，如此可使该电子元件封装模块200的高度为最小高度，其等于该被动元件216的高度X加上该外盖220的厚度。
虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (11)

1.一种电子元件封装模块，包含：
一承载器，具有一第一区域及一第二区域；
至少一电子元件，配置于该承载器的第一区域；以及
一外盖，固定于该承载器的第二区域，并包含一内层及一外层，该内层为一非导电材料及该外层为一导电材料所制，且该非导电材料所制的内层覆盖该电子元件和该承载器的整个第一区域，其中该内层接触于该些电子元件之一，且其中该外层的厚度大于该内层的厚度。
2.根据权利要求1的电子元件封装模块，其中该导电材料为金属。
3.根据权利要求2的电子元件封装模块，其中该金属为铜或铁金属。
4.根据权利要求1的电子元件封装模块，其中该非导电材料为非金属。
5.根据权利要求1的电子元件封装模块，其中该外盖具有一顶部及一环形支撑部，该环形支撑部连接于该顶部。
6.一种外盖，包含：
一内层；以及
一外层，配置于该内层的表面，如此以形成一外盖，该外盖具有一顶部及一环形支撑部，该环形支撑部连接于该顶部，其中该内层为一非导电材料及该外层为一导电材料所制，且其中该外层的厚度大于该内层的厚度。
7.根据权利要求6的外盖，其中该导电材料为金属。
8.根据权利要求7的外盖，其中该金属为铜或铁金属。
9.根据权利要求6的外盖，其中该非导电材料为非金属。
10.一种外盖制造方法，包含下列步骤：
提供一外层，其作为一基础层；以及
将一内层形成于该外层的表面，如此以形成一外盖，该外盖具有一项部及一环形支撑部，该环形支撑部连接于该顶部，其中该内层为一非导电材料及该外层为一导电材料所制，且其中该外层的厚度大于该内层的厚度。
11.根据权利要求10的制造方法，其中该内层为一涂布层。
CN 200810095461 2008-04-23 2008-04-23 电子元件封装模块、外盖及外盖制造方法 Active CN101261986B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810095461 CN101261986B (zh) 2008-04-23 2008-04-23 电子元件封装模块、外盖及外盖制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810095461 CN101261986B (zh) 2008-04-23 2008-04-23 电子元件封装模块、外盖及外盖制造方法

Publications (2)

Publication Number Publication Date
CN101261986A CN101261986A (zh) 2008-09-10
CN101261986B true CN101261986B (zh) 2010-10-13

Family

ID=39962317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810095461 Active CN101261986B (zh) 2008-04-23 2008-04-23 电子元件封装模块、外盖及外盖制造方法

Country Status (1)

Country Link
CN (1) CN101261986B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107949226A (zh) * 2017-12-29 2018-04-20 广州致远电子有限公司 一种表面贴装式隔离模块及其制作方法

Also Published As

Publication number Publication date
CN101261986A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
JP3143893U (ja) マルチチップ封止パッケージ
US8866280B2 (en) Chip package
US8264070B2 (en) Package structure with ESD and EMI preventing functions
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US8829667B2 (en) Electronic devices including EMI shield structures for semiconductor packages and methods of fabricating the same
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US8129824B1 (en) Shielding for a semiconductor package
US8253228B2 (en) Package on package structure
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
US7282906B2 (en) Electronic circuit protection device
CN101814484A (zh) 芯片封装体及其制作方法
JP2004537861A (ja) 電子部品パッケージ用ｅｍｉ遮蔽
US20060091517A1 (en) Stacked semiconductor multi-chip package
JP2010199286A (ja) 半導体装置
WO2007086937A3 (en) Land grid array semiconductor device packages, assemblies including same, and methods of fabrication
US20060096778A1 (en) Protective circuit board for battery pack
KR20130089473A (ko) 반도체 패키지
TWI382519B (zh) 利用外蓋之電子元件封裝模組
CN102969303A (zh) 半导体封装结构及其制造方法
JPH03120746A (ja) 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
US9048199B2 (en) Semiconductor package and method of manufacturing the semiconductor package
CN101261986B (zh) 电子元件封装模块、外盖及外盖制造方法
US10923434B2 (en) Semiconductor packages having EMI shielding layers
JP2001044305A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant