JP2009212360A - 半導体装置並びにその製造方法およびその実装方法 - Google Patents

Abstract

【課題】パッケージの外形寸法が一定サイズに規定されている場合であっても、半導体装置の高集積化と大容量化を実現できる技術を提供する。
【解決手段】パッドＰＤ１とリードＲとをワイヤＷ１で接続する場合において、パッドＰＤ１をファーストボンディングし、その後、リードＲをセカンドボンディングする。このとき、パッドＰＤ１でファーストボンディングを実施した後、リバースモーションが行なわれることになる。このとき、リードＲと接続するパッドＰＤ１の形状を長方形とし、長方形の短辺をｙ方向に配置することにより、リバースモーションでキャピラリが不揮発性メモリチップＣＨＰ２側に移動する移動距離よりも、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを大きくする。
【選択図】図４

Description

本発明は、半導体装置並びにその製造技術およびその実装技術に関し、特に、半導体チップを封止したパッケージを実装基板のソケットに挿入することを前提とする技術に適用して有効な技術に関するものである。

特開平９−２３２５００号公報（特許文献１）には、リードフレームの一部を構成するアイランド上にフィルム回路を搭載し、このフィルム回路上に複数の半導体チップを搭載する技術が記載されている。すなわち、特許文献１では、アイランド上にフィルム回路を形成し、このフィルム回路上に半導体チップを搭載することにより、アイランド上に複数の半導体チップを搭載できるとしている。この特許文献１に記載されている技術によれば、リードフレームのアイランドに複数の半導体チップとフィルム回路を搭載し、フィルム回路に設けられた中間配線を介して半導体チップとリードフレームの外部導出リード（インナリード）とを金属細線で接続する。そして、フィルム回路の中間配線を任意に設計することで、複数の半導体チップ間の電気的な接続が可能となり、かつ、各半導体チップと外部導出リードとの間の金属配線による複雑な接続を不要にできる。このように、設計自由度の高いフィルム回路を使用することで、設計に際して制約の多いリードフレームの設計が不要となるとしている。
特開平９−２３２５００号公報

遊技機器用のボードに搭載する半導体装置は、不正行為を防止するため、保安電子通信技術協会（別名、保通協とも言う）が半導体装置の内容を容易に識別できるように、例えば、ＳＯＰ（small outline package）のようなリードタイプのパッケージ（半導体装置）をボードのソケットに挿入して実装することが行なわれている。すなわち、パッケージから露出しているリードをボードに半田などで接着する場合には、パッケージを取り外すことができない。したがって、任意のパッケージを取り出して、パッケージに対して不正行為が行なわれているか検査することができなくなる。そこで、遊技機器に使用されるパッケージ（半導体装置）は、保安電子通信技術協会による検査に対応するため、ボードのソケットに実装した後も着脱できるように構成されているのである。このことから、パッケージの外形寸法や構成は一定形状のソケットに挿入できるように制限される。

一方、半導体装置に対しては、半導体装置の高集積化が要求されており、この要求を満足するため、例えば、１つのパッケージでシステムを構成するＳＩＰ（System In Package）が採用される。具体的には、不揮発性メモリを形成している不揮発性メモリチップと、この不揮発性メモリを制御し、外部機器（外部ＬＳＩ）との間における信号の入出力を制御する集積回路が形成されているコントローラチップとを１つにパッケージ化することが行なわれている。さらに、ＳＩＰでは、搭載する不揮発性メモリの大容量化も要求されており、不揮発性メモリチップのサイズも大きくなりつつある。

このように不揮発性メモリチップのサイズが大きくする要求があるが、これに対応してパッケージのサイズを大きくすることはできない。これは上述したように、遊技機器用のボードに搭載するパッケージは、一定形状のソケットに挿入する必要があり、このソケットにパッケージが挿入できるように、パッケージの外形寸法が制限されているからである。このことから、遊技機器に使用される半導体装置では、パッケージの外形寸法を一定に保持しつつ、パッケージ内に搭載する不揮発性メモリチップの大型化が進められてきている。

このような背景のもと、本発明者らは、以下に示す問題点を見出した。この問題点について説明する。遊技機器に使用される半導体装置では、上述したように、ボードに搭載されるソケットにパッケージのリードを挿入して実装することから、半導体装置のパッケージ形態はリードフレーム品とする必要がある。リードフレーム品では、タブ（ダイパッド）上に半導体チップを搭載し、半導体チップに形成されているパッドとタブの周囲に配置されているリードとをワイヤ（金線）で接続している構成をとっている。このように構成されているリードフレーム品でＳＩＰを実現する場合、タブ上に複数の半導体チップを搭載することになるが、タブ上に複数の半導体チップを搭載すると、個々の半導体チップに形成されているパッドの配置とリードとの配置が複雑になることから、単にタブ上に複数の半導体チップを搭載するパッケージ形態では対応することが困難になる実情がある。つまり、タブ上に複数の半導体チップを配置する結果、個々の半導体チップに形成されているパッドと、このパッドに接続するリードとが金線でつなげる距離にあるとは限らないのである。特に、個々の半導体チップを自社で製造する場合は、リードとの位置関係を考慮することもできるが、ＳＩＰを構成する一部の半導体チップを他社から購入する場合には、パッドの位置がリードと直接金線で接続できる配置とはなっていないのが実情である。さらに、遊技機器に使用する半導体装置では、パッケージから露出する複数のリード（アウタリード）に対して、信号端子や電源端子の配置位置が決められているので、半導体チップに形成されているパッドとリード（インナリード）とを接続するために、引き回し配線を使用する必要がある。以上のことから、ＳＩＰをリードフレーム品で構成する場合、単に、タブ上に複数の半導体チップを搭載するだけでは対応することが困難であり、個々の半導体チップとリードとの間に引き回し配線を形成する必要がある。

そこで、リードフレーム品において、タブ上に配線基板（インタポーザ）を配置し、この配線基板上に複数の半導体チップを配置することが行なわれている。配線基板を使用することにより、例えば、半導体チップのパッドと、このパッドに接続するリードとの位置が充分に離れている場合であっても、配線基板に形成される配線で引き回すことにより、充分に離れているパッドとリードとを電気的に接続することができるのである。具体的には、半導体チップ上の第２パッド（第１電極）と、配線基板上に形成されている第３パッド（第２ボンディングリード）とをワイヤで接続する。このとき、配線基板上に形成されている第３パッドは、半導体チップ上の第２パッドの近傍に形成されており、第２パッドと第３パッドとはワイヤで直接接続される。そして、配線基板上に形成されている第３パッドは、配線基板に形成されている配線と接続されており、この配線を引き回し、配線基板上の第１パッド（第１ボンディングリード）と接続するようにする。つまり、配線基板上の第３パッドと第１パッドとは、配線基板に形成されている配線によって接続される。配線基板に形成されている第１パッドは、半導体チップの第２パッドと接続されるべきリードの近傍に配置されている。そして、第１パッドとリードとはワイヤで接続される。このように半導体チップに形成されている第２パッドを配線基板に形成されている第３パッドに接続し、この第３パッドを配線で引き回して配線基板の第１パッドに接続する。第１パッドは、リードとワイヤを介して接続される。このため、結局、半導体チップに形成されている第２パッドは、配線基板に形成されている第３パッドおよび第１パッドを介してリードと接続されることになる。したがって、半導体チップに形成される第２パッドと、この第２パッドと接続されるべきリードとの位置が離れている場合であっても、配線基板に形成されている配線を引き回すことによって電気的に接続することができるのである。

このとき、配線基板上に形成される第１パッドは、リードと近接するように配線基板の一辺に沿った端部領域に形成されている。配線基板上には、不揮発性メモリチップが搭載されているが、この不揮発性メモリチップの大容量化に伴うサイズの増大に伴って、第１パッドが形成されている端部領域が不揮発性メモリチップによって圧迫されつつある。つまり、不揮発性メモリチップのサイズが大きくなっても、配線基板を大きくすることができない結果、第１パッドが配置されている配線基板の端部領域が狭くなっているのである。すなわち、不揮発性半導体チップと第１パッドとの間に一定のスペース（クリアランス）を確保することが難しくなってきている。このため、第１パッドとリードとをワイヤで接続する場合に、ワイヤの接続に使用するキャピラリが不揮発性メモリチップにぶつかることになり、不揮発性メモリチップを損傷する問題点や、第１パッドとリードとの接続不良が発生する問題点が生じることになる。

本発明の目的は、パッケージの外形寸法が一定サイズに規定されている場合であっても、半導体装置の高集積化と大容量化を実現できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

代表的な実施の形態による半導体装置は、平面形状が矩形形状から成り、複数のボンディングリードが形成された表面を有する配線基板と、平面形状が矩形形状から成り、複数の電極が形成された主面を有し、前記配線基板の前記表面上に配置された半導体チップとを含む。このとき、前記複数のボンディングリードのそれぞれは、平面形状が長方形から成り、前記複数のボンディングリードは、前記複数のボンディングリードのそれぞれの長辺が前記半導体チップの一辺と並ぶように配置されていることを特徴とするものである。

また、代表的な実施の形態による半導体装置は、（ａ）導電材料からなる矩形形状のタブと、（ｂ）前記タブの周囲に配置されたリードと、（ｃ）前記タブ上に配置された矩形形状の配線基板と、（ｄ）前記配線基板上に配置された第１半導体チップとを備える。そして、前記配線基板の一辺に並行するように、前記配線基板の表面には平面形状が長方形からなる第１ボンディングリードが形成されており、前記第１ボンディングリードは、前記リードとワイヤで電気的に接続されている。ここで、前記第１ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第１ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向と並行するように配置されていることを特徴とするものである。

また、代表的な実施の形態による半導体装置の製造方法は、（ａ）矩形形状のタブと前記タブの周囲に形成されているリードを含むリードフレームを用意する工程と、（ｂ）前記タブ上に配線基板を搭載する工程と、（ｃ）前記配線基板上に第１半導体チップを搭載する工程とを備える。このとき、前記配線基板の一辺に並行するように、前記配線基板の表面には平面形状が長方形からなる第１ボンディングリードが形成されており、前記第１ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第１ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向に並行するように配置されている。さらに、（ｄ）前記第１ボンディングリードと前記リードとを第１ワイヤで電気的に接続する工程を有する。ここで、前記（ｄ）工程は、前記第１ワイヤの一端部を前記第１ボンディングリードに接続した後、前記第１ワイヤの前記一端部とは反対側の他端部を前記リードと接続することを特徴とするものである。

また、代表的な実施の形態による半導体装置の実装方法は、半導体チップを封止することにより形成されたパッケージを実装基板のソケットに挿入する工程を含む。このとき、前記パッケージは、（ａ）導電材料からなる矩形形状のタブと、（ｂ）前記タブの周囲に配置されたリードと、（ｃ）前記タブ上に配置された矩形形状の配線基板と、（ｄ）前記配線基板上に配置された前記半導体チップと、（ｅ）前記半導体チップを封止する封止材とを備える。そして、前記配線基板の一辺に並行するように、前記配線基板の表面には平面形状が長方形からなる第１ボンディングリードが形成されており、前記第１ボンディングリードは、前記リードとワイヤで電気的に接続されている。さらに、前記第１ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第１ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向と並行するように配置されている。そして、前記封止材から露出している前記リードの一部を示すアウタリードを前記実装基板の前記ソケットに挿入することにより、前記パッケージを前記実装基板に実装することを特徴とするものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

代表的な実施の形態によれば、パッケージの外形寸法が一定サイズに規定されている場合であっても、半導体装置の高集積化と大容量化を実現できる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
本実施の形態１における半導体装置について図面を参照しながら説明する。本実施の形態１における半導体装置は、例えば、遊技機器に使用されるものであり、１つのパッケージでシステムを構成するＳＩＰ（System In Package）となっている。

図１は、一般的なＳＩＰを構成する半導体装置の構成を示すブロック図である。図１に示すように、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２が１つのパッケージで構成されており、ＳＩＰが構築されている。本実施の形態１では、例えば、図１に示すように、コントローラチップ（第２半導体チップ）ＣＨＰ１と不揮発性メモリチップ（第１半導体チップ）ＣＨＰ２によってＳＩＰが構築されている。このとき、メモリチップの一例として不揮発性メモリチップを挙げているが、ＳＩＰを構成するメモリチップは、不揮発性メモリチップに限らず、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などの他の種類のメモリを形成したメモリチップでもよいし、ＳＩＰを構成するメモリチップの個数も複数あってもよい。つまり、ＳＩＰを構成するメモリチップの数や種類については、図１に示すものに限定されるものではない。

図１において、コントローラチップＣＨＰ１には、集積回路が形成されており、この集積回路で不揮発性メモリチップＣＨＰ２に形成されている不揮発性メモリを制御するように構成されている。具体的にコントローラチップＣＨＰ１は、ＳＩＰの外部に設けられている外部ＬＳＩチップＣＨＰ３からの要求に基づいて、不揮発性メモリチップＣＨＰ２に記憶されているデータの入出力を制御するように構成されている。したがって、コントローラチップＣＨＰ１は、ＰＣＩバスおよびＳＩＰ内に設けられている外部インターフェイスＩＦ１を介して、外部ＬＳＩチップＣＨＰ３と電気的に接続されている。すなわち、外部ＬＳＩチップＣＨＰ３とコントローラチップＣＨＰ１とは、外部インターフェイスＩＦ１を介して、命令（コマンド）およびデータのやりとりを行なうようになっている。

一方、コントローラチップＣＨＰ１は、不揮発性メモリチップＣＨＰ２に形成されている不揮発性メモリを制御するように構成されていることから、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２とは、内部インターフェイスＩＦ２で電気的に接続されている。この内部インターフェイスＩＦ２を介してコントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２とは、命令（コマンド）およびデータのやりとりを行なう。このようにコントローラチップＣＨＰ１は、外部ＬＳＩチップＣＨＰ３や不揮発性メモリチップＣＨＰ２と電気的に接続するためのパッド（電極）を備えており、その他にも、例えば、外部アドレス（論理アドレス）を取得するための外部端子などにも接続するためのパッド（電極）を備えている。

次に、不揮発性メモリチップＣＨＰ２には、フラッシュメモリなどの不揮発性メモリが形成されている。この不揮発性メモリは、記憶単位であるセルを行列状に配置したアレイとなっており、個々のセルには物理アドレスが割り当てられている。この物理アドレスを指定することにより、特定のセルに記憶されている情報にアクセスできるようになっている。不揮発性メモリは、コントロールチップＣＨＰ１による制御によって、情報の読み出しや書き込み、消去といった動作が行なわれるように構成されている。不揮発性メモリチップＣＨＰ２は、不揮発性メモリでのデータの入出力を制御するコントローラチップＣＨＰ１と電気的に接続するためのパッド（電極）を備えており、その他にもチップセレクト端子ＣＥやパワーオンリセット端子ＰＲＥなどの外部端子とも接続するためのパッド（電極）も備えている。チップセレクト端子ＣＥは、このチップセレクト端子ＣＥを有効または無効にすることで、不揮発性メモリへのデータの書き込みまたは読み出しを制御するものである。また、パワーオンリセット端子ＰＲＥは、特定のアドレスを検出するためのものである。

続いて、外部ＬＳＩチップＣＨＰ３は、ＳＩＰの外部に設けられているチップであり、ＳＩＰの内部に形成されている不揮発性メモリからデータを取り出して様々なデータに加工するように構成されている。例えば、この外部ＬＳＩチップＣＨＰ３で加工されたデータは、ネットワーク機器やヒューマンインターフェイス機器などに出力されるようになっている。さらに、外部ＬＳＩチップＣＨＰ３は、様々なデータを加工し、加工したデータをＳＩＰの内部に形成されている不揮発性メモリへ書き込むように指示することも可能となっている。

上述したように、ＳＩＰを構成するコントローラチップＣＨＰ１は、基本的に外部インターフェイスＩＦ１や内部インターフェイスＩＦ２と接続されるのに対し、不揮発性メモリチップＣＨＰ２は、基本的に内部インターフェイスＩＦ２と接続される。このため、コントローラチップＣＨＰ１に形成されるパッド（電極）の数は、不揮発性メモリチップＣＨＰ２に形成されるパッド（電極）の数よりも多くなる。

本実施の形態１におけるＳＩＰは上記のように構成されており、以下に、その動作について簡単に説明する。例えば、外部ＬＳＩチップＣＨＰ３から不揮発性メモリに記憶されている情報の読み出し要求がされるとする。まず、読み出し要求は、ＰＣＩバスおよび外部インターフェイスＩＦ１を介してコントローラチップＣＨＰ１に伝達される。コントローラチップＣＨＰ１では、外部ＬＳＩチップＣＨＰ３からの読み出し要求を受け取ると、読み出し対象となる情報の論理アドレス（外部アドレス）を取得する。そして、コントローラチップＣＨＰ１の内部で、取得した論理アドレスを物理アドレスに変換する。そして、変換した物理アドレスに基づいて、不揮発性メモリチップＣＨＰ２に記憶されている不揮発性メモリにアクセスする。具体的には、変換した物理アドレスが内部インターフェイスＩＦ２を介して不揮発性メモリチップＣＨＰ２に渡される。すると、不揮発性メモリチップＣＨＰ２は、変換した物理アドレスに対応する位置に記憶されている情報を読み出す。読み出されたデータは、内部インターフェイスＩＦ２を介してコントローラチップＣＨＰ１に渡される。コントローラチップＣＨＰ１では、受け取った読み出しデータを外部ＬＳＩチップＣＨＰ３に出力する。具体的には、読み出しデータが外部インターフェイスＩＦ１およびＰＣＩバスを介して外部ＬＳＩチップＣＨＰ３に渡される。外部ＬＳＩチップＣＨＰ３では、読み出しデータをコントローラチップＣＨＰ２から受け取ると、受け取った読み出しデータを加工し、例えば、加工したデータをネットワーク機器やヒューマンインターフェイス機器に出力する。このようにして読み出し動作が行なわれる。

次に、書き込み動作について説明する。外部ＬＳＩチップＣＨＰ３から不揮発性メモリへ情報の書き込み要求がされるとする。まず、書き込み要求は、ＰＣＩバスおよび外部インターフェイスＩＦ１を介してコントローラチップＣＨＰ１に伝達される。さらに、書き込み要求だけでなく、実際に書き込むデータもＰＣＩバスおよび外部インターフェイスＩＦ１を介してコントローラチップＣＨＰ１に伝達される。コントローラチップＣＨＰ１では、外部ＬＳＩチップＣＨＰ３からの書き込み要求および書き込むデータを受け取ると、書き込み対象となる論理アドレス（外部アドレス）を取得する。そして、コントローラチップＣＨＰ１の内部で、取得した論理アドレスを物理アドレスに変換する。そして、変換した物理アドレスに基づいて、不揮発性メモリチップＣＨＰ２にアクセスする。具体的には、変換した物理アドレスおよび書き込むデータが内部インターフェイスＩＦ２を介して不揮発性メモリチップＣＨＰ２に渡される。すると、不揮発性メモリチップＣＨＰ２は、変換した物理アドレスに対応する位置に情報を書き込む。以上のようにして書き込み動作が行なわれる。

続いて、消去動作について説明する。外部ＬＳＩチップＣＨＰ３から不揮発性メモリへ情報の消去要求がされるとする。まず、消去要求は、ＰＣＩバスおよび外部インターフェイスＩＦ１を介してコントローラチップＣＨＰ１に伝達される。コントローラチップＣＨＰ１では、外部ＬＳＩチップＣＨＰ３からの消去要求を受け取ると、不揮発性メモリチップＣＨＰ２にアクセスする。すると、不揮発性メモリチップＣＨＰ２では、不揮発性メモリに記憶されているすべての情報を消去する。このようにして消去動作が行なわれる。なお、本実施の形態１では、消去動作は、不揮発性メモリの全体を一括消去する例を示しているが、個々の物理アドレスごとに消去を行なうようにしてもよい。

次に、ＳＩＰを構成する半導体装置の実装構成について説明する。図２は、本実施の形態１における半導体装置の実装構成を示す平面図である。図２では、半導体装置を封止している樹脂の図示は省略している。

図２において、まず、半導体装置の中央部には、例えば、銅などの導電材料からなるタブ（ダイパッド）Ｔが配置されている。このタブＴの周囲を囲むように、例えば、タブＴと同じ導電材料からなる複数のリードＲが配置されている。この複数のリードＲは、点線で囲む樹脂封止部の内側に位置するインナリード部と、外側に位置し外部接続端子となるアウタリード部とで構成されている。なお、図２ではリードＲのアウタリード部の一部を
省略して示している。

タブＴの表面（基板支持面）上には配線基板（インタポーザ）ＬＳが配置されており、この配線基板ＬＳの表面上に複数の半導体チップが搭載されている。具体的には、ＳＩＰを構成するコントローラチップ（第２半導体チップ）ＣＨＰ１と不揮発性メモリチップ（第１半導体チップ）ＣＨＰ２が紙面の左右方向に並んで配置されている。配線基板ＬＳは長方形形状をしており、配線基板ＬＳの表面上には、配線基板ＬＳの長辺方向（ｘ方向）に沿って複数のパッド（第１ボンディングリード）ＰＤ１が形成されている。つまり、配線基板ＬＳの長辺方向に沿った端部領域に複数のパッドＰＤ１が長辺に沿って並んで配置されている。配線基板ＬＳの長辺方向に沿った端部領域は、配線基板ＬＳの長辺と不揮発性メモリチップＣＨＰ２で挟まれた領域である。本実施の形態１では、不揮発性メモリの大容量化に伴い、不揮発性メモリチップＣＨＰ２のサイズが大きくなっており、不揮発性メモリチップＣＨＰ２のｙ方向の幅は、不揮発性メモリチップＣＨＰ２を搭載している配線基板ＬＳの短辺方向の幅（ｙ方向の幅）に迫る大きさになっている。したがって、本実施の形態１では、不揮発性メモリチップＣＨＰ２のｙ方向の幅と配線基板ＬＳの短辺方向（ｙ方向）の幅の間に存在する端部領域は、非常に狭くなっている。この端部領域に形成されているパッドＰＤ１は、タブＴの周囲に配置されているリードＲとワイヤＷ１によって電気的に接続されている。

次に、不揮発性メモリチップＣＨＰ２の平面形状は、矩形形状から成り、本実施の形態１では、長方形である。この不揮発性メモリチップＣＨＰ２の主面には、短辺方向に沿って、複数のパッド（第１電極）ＰＤ２が配置されている。具体的には、不揮発性メモリチップＣＨＰ２の短辺（ｙ方向と並列する辺）に沿って複数のパッドＰＤ２が形成されている。そして、このパッドＰＤ２と並行するように、配線基板ＬＳには、複数のパッド（第２ボンディングリード）ＰＤ３が配置されている。この配線基板ＬＳに形成されているパッドＰＤ３と不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２とは、ワイヤＷ２で電気的に接続されている。

ここで、本実施の形態１では、不揮発性メモリチップＣＨＰ２の長辺が配線基板ＬＳの長辺と並ぶように、不揮発性メモリチップＣＨＰ２を配線基板ＬＳの表面上に搭載している。このため、不揮発性メモリチップＣＨＰ２のパッド（電極）ＰＤ２と電気的に接続される配線基板ＬＳのパッド（ボンディングリード）ＰＤ３は、図２に示すように、配線基板ＬＳの中央部と、不揮発性メモリチップＣＨＰ２の短辺と配線基板ＬＳの短辺との間に配置される。

このように、配線基板ＬＳには、配線基板ＬＳの長辺方向（ｘ方向）に沿ってパッドＰＤ１が形成されており、配線基板ＬＳの短辺方向（ｙ方向）に沿ってパッドＰＤ３が形成されていることになる。そして、パッドＰＤ１は、リードＲとワイヤＷ１で電気的に接続され、パッドＰＤ３は、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２とワイヤＷ２で電気的に接続されていることになる。なお、本実施の形態１では、不揮発性メモリチップＣＨＰ２の両側の辺にパッドＰＤ２が形成されているが、どちらか一方の辺にだけパッドＰＤ２が形成されている不揮発性メモリチップを使用してもよい。

さらに、配線基板ＬＳ上には、不揮発性メモリチップＣＨＰ２の他に、コントローラチップＣＨＰ１が搭載されている。このコントローラチップＣＨＰ１は矩形形状をしており、本実施の形態では、ほぼ正方形である。コントローラチップＣＨＰ１の主面には、複数のパッド（第２電極）ＰＤ４が４辺のうちの３辺に沿って形成されている。そして、コントローラチップＣＨＰ１の周辺領域には、複数のパッド（ボンディングリード）ＰＤ５が形成されている。コントローラチップＣＨＰ１に形成されているパッドＰＤ４と、配線基板ＬＳに形成されているパッドＰＤ５とは、ワイヤＷ３で電気的に接続されている。

ここで、パッドＰＤ５は、コントローラチップＣＨＰ１と配線基板ＬＳの短辺との間の領域と、コントローラチップＣＨＰ１と配線基板ＬＳの長辺との間の領域に配置されている。言い換えると、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２との間の領域には、パッドＰＤ５を配置していない。これは、不揮発性メモリチップＣＨＰ２の大容量化に伴い、更に大きいサイズの不揮発性メモリチップや、複数枚の不揮発性メモリチップを搭載できるように、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２との間の領域には、メモリチップ用のパッド（ボンディングリード）ＰＤ３が配置されているためである。

このように構成されている本実施の形態１における半導体装置では、例えば、図２に示すように、パッドＰＤ５と外部接続端子となるリードＲが配線Ｌ１で接続されている。配線基板ＬＳに形成されているパッドＰＤ５は、コントローラチップＣＨＰ１に形成されているパッドＰＤ４とワイヤＷ３で接続されていることから、結局、コントローラチップＣＨＰ１は、配線基板ＬＳに形成されている配線Ｌ１を介して外部接続端子となるリードＲと電気的に接続されることとなる。この構成は、図１に示すコントローラチップＣＨＰ１と外部ＬＳＩチップＣＨＰ３とを接続することに対応している。具体的に、図１に示す外部インターフェイスＩＦ１およびＰＣＩバスによってコントローラチップＣＨＰ１と外部ＬＳＩチップＣＨＰ３が接続されているが、この接続構成は、図２に示す配線Ｌ１で実現されている。配線Ｌ１は、例えば、配線基板ＬＳに形成されている多層配線で形成されている。

続いて、図２に示すように、パッドＰＤ５とパッドＰＤ３とは配線基板ＬＳに形成されている配線Ｌ２によって接続されている。これにより、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２が電気的に接続されていることになる。具体的には、コントローラチップＣＨＰ１に形成されているパッドＰＤ４は、ワイヤＷ３を介して配線基板ＬＳ上に形成されているパッドＰＤ５と接続され、このパッドＰＤ５と配線基板ＬＳ上のパッドＰＤ３とは、配線Ｌ２で接続されている。そして、配線基板ＬＳに形成されているパッドＰＤ３は、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２とワイヤＷ２で接続されている。具体的に、図１に示す内部インターフェイスＩＦ２によってコントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２が接続されているが、この接続構成は、図２に示す配線Ｌ２で実現される。配線Ｌ２は、例えば、配線基板ＬＳに形成されている多層配線で形成されている。

図２に示すように、パッドＰＤ５とパッドＰＤ１とは配線基板ＬＳに形成されている配線Ｌ３によって接続されている。これにより、コントローラチップＣＨＰ１と外部接続端子となるリードＲが電気的に接続される。コントローラチップＣＨＰ１とリードＲとは、上述したように、配線Ｌ１で接続されているが、その他に、配線Ｌ３でも接続されている。配線Ｌ１は、例えば、コントローラチップＣＨＰ１と外部ＬＳＩチップＣＨＰ３とを接続する配線を示している。これに対し、配線Ｌ３は、コントローラチップＣＨＰ１が外部アドレスを取得するために接続される端子と接続する配線を示している。つまり、図１に示すように、コントローラチップＣＨＰ１は、外部インターフェイスＩＦ２およびＰＣＩバスを介して外部ＬＳＩチップＣＨＰ３と接続されているだけでなく、外部アドレス（論理アドレス）を取得するための外部接続端子とも接続されているのである。

次に、図２に示すように、パッドＰＤ３とパッドＰＤ１とは配線基板ＬＳに形成されている配線Ｌ４によって接続されている。これにより、不揮発性メモリチップＣＨＰ２と外部接続端子となるリードＲが電気的に接続される。不揮発性メモリチップＣＨＰ２とコントローラチップＣＨＰ１とは、上述したように、配線Ｌ２で接続されているが、その他に、不揮発性メモリチップＣＨＰ２は配線Ｌ４で外部接続端子となるリードＲとも接続されている。配線Ｌ２は、例えば、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２とを接続する配線を示している。これに対し、配線Ｌ４は、不揮発性メモリチップＣＨＰ２がチップセレクト端子ＣＥやパワーオンリセット端子ＰＲＥと接続する配線を示している。つまり、図１に示すように、不揮発性メモリチップＣＨＰ２は、内部インターフェイスＩＦ１を介してコントローラチップＣＨＰ１と接続されているだけでなく、チップセレクト端子ＣＥやパワーオンリセット端子ＰＲＥなどの外部接続端子とも接続されているのである。

図３は、図２のＡ−Ａ線で切断した断面図である。図３に示すように、パッケージＰにおいて、タブＴ上に配線基板ＬＳが搭載されており、この配線基板ＬＳの周囲に外部接続端子となるリードＲが配置されている。配線基板ＬＳ上には、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２が搭載されている。コントローラチップＣＨＰ１と配線基板ＬＳとは、例えば、ワイヤＷ３で接続され、不揮発性メモリチップＣＨＰ２と配線基板ＬＳとは、例えば、ワイヤＷ２で接続されている。そして、タブＴ、配線基板ＬＳ、コントローラチップＣＨＰ１、不揮発性メモリチップＣＨＰ２、ワイヤＷ１，ワイヤＷ２，ワイヤＷ３およびリードＲを覆うように樹脂（封止体）ＭＲが形成されている。

図２および図３に示すように、本実施の形態１における半導体装置では、リードＲを外部接続端子として使用している。これは、本実施の形態１における半導体装置が、例えば、遊技機器用途に使われるものであるからである。つまり、遊技機器用途では、不正行為対策（保安電子通信技術協会）のために、リードタイプのパッケージ（半導体装置）をボードのソケットに挿入して実装するからである。このため、半導体装置のパッケージ形態はリードフレーム品とする必要がある。通常、リードフレーム品では、タブ上に半導体チップを搭載して、半導体チップに形成されるパッドとリードとをワイヤで接続する構成をとっている。しかし、このように構成されているリードフレーム品でＳＩＰを実現する場合、タブ上に複数の半導体チップを搭載することになるが、タブ上に複数の半導体チップを搭載すると、個々の半導体チップに形成されているパッドの配置とリードとの配置が複雑になることから、単にタブ上に複数の半導体チップを搭載するパッケージ形態では対応することが困難になる。

そこで、リードフレーム品において、タブ上に配線基板（インタポーザ）を配置し、この配線基板上に複数の半導体チップを配置することが行なわれている。例えば、図２に示すように、タブＴ上に配線基板ＬＳを搭載し、この配線基板ＬＳ上にＳＩＰを構成するコントローラチップＣＨＰ１および不揮発性メモリチップＣＨＰ２を搭載している。このように、配線基板ＬＳ上にコントローラチップＣＨＰ１および不揮発性メモリチップＣＨＰ２を搭載することにより、例えば、配線Ｌ１〜Ｌ４に示すような引き回し配線を使用することができる。これにより、リードフレーム品であっても、コントローラチップＣＨＰ１と外部との接続、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２との接続、および、不揮発性メモリチップＣＨＰ２と外部との接続を容易に実現できるのである。例えば、リードＲと不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２とを直接接続する場合、図２に示す構成では、リードＲがｘ方向に配列している一方、パッドＰＤ２がｙ方向に配列しており、かつ、リードＲとパッドＰＤ２が離れていることから、リードＲとパッドＰＤ２とを直接ワイヤで接続することは困難である。これに対し、図２に示すように、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２と同じ方向（ｙ方向）に並ぶようにパッドＰＤ３を形成する。そして、パッドＰＤ２とパッドＰＤ３とをワイヤＷ２で接続する。配線基板ＬＳに形成されているパッドＰＤ３は、配線基板ＬＳに形成されている配線（例えば、図２の配線Ｌ４など）によってパッドＰＤ１と接続するように構成する。このパッドＰＤ１は、リードＲに対向する配線基板ＬＳに形成され、パッドＰＤ１は、リードＲと同じ方向（ｘ方向）に配列する。そして、パッドＰＤ１とリードＲとをワイヤＷ１で接続する。これにより、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２は、間接的にリードＲと接続することができるのである。つまり、図２に示す構成では、リードＲと不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２とをそれぞれの配置位置がワイヤで直接できない位置にあっても、配線基板ＬＳに形成される配線によって接続できるのである。不揮発性メモリチップＣＨＰ２とリードＲとの接続関係について説明しているが、コントローラチップＣＨＰ１とリードＲとの接続関係でも同様のことが言える。

さらに、図２に示すように、コントローラチップＣＨＰ１は、不揮発性メモリチップＣＨＰ２に比べてサイズ（外形寸法）が小さくなっている。このため、コントローラチップＣＨＰ１に形成されているパッドＰＤ４とリードＲとを直接接続するには、距離が離れすぎることになる。つまり、ＳＩＰでは、コントローラチップＣＨＰ１と不揮発性メモリチップＣＨＰ２を搭載する必要があるが、通常、コントローラチップＣＨＰ１の大きさは、不揮発性メモリチップＣＨＰ２の大きさよりも充分小さいため、コントローラチップＣＨＰ１とリードＲとを直接接続することは難しくなる。したがって、この場合でも、コントローラチップＣＨＰ１の周辺の配線基板ＬＳ上にパッドＰＤ５を設け、このパッドＰＤ５とパッドＰＤ４とをワイヤＷ３で接続する。そして、パッドＰＤ５は、配線基板ＬＳに形成された配線（例えば、図２の配線Ｌ１、Ｌ３など）によってパッドＰＤ１と接続する。このパッドＰＤ１は、リードＲに対向する配線基板ＬＳに形成され、パッドＰＤ１は、リードＲと同じ方向（ｘ方向）に配列する。そして、パッドＰＤ１とリードＲとをワイヤＷ１で接続する。これにより、コントローラチップＣＨＰ１に形成されているパッドＰＤ４は、間接的にリードＲと接続することができるのである。つまり、図２に示す構成では、リードＲとコントローラチップＣＨＰ１に形成されているパッドＰＤ４とをそれぞれの配置位置がワイヤで直接できない位置にあっても、配線基板ＬＳに形成される配線によって接続できるのである。

以上のことから、本実施の形態１における半導体装置は、リードフレーム品において、タブ上に配線基板（インタポーザ）を配置し、この配線基板上に複数の半導体チップを配置する技術を前提とするものである。

次に、図２を参照しながら、本実施の形態１における半導体装置の特徴の１つについて説明する。図２において、本実施の形態１における特徴の１つは、タブＴの大きさを配線基板ＬＳの大きさよりも大きくしている点である。すなわち、本実施の形態１では、タブＴ上に配線基板ＬＳを搭載するが、このタブＴを配線基板ＬＳよりも大きい大タブを使用している点に特徴の１つがある。言い換えれば、配線基板ＬＳの外形寸法は、タブＴの外形寸法よりも小さい。

この点について説明する。まず、本実施の形態１では、タブＴと配線基板ＬＳとは、絶縁性フィルム（ＤＡＦ：Die Attach Film）を使用して接続している。絶縁性フィルムは、例えば、基材上に接着層が形成されている構造をしている。タブＴと配線基板ＬＳとをペーストで接着することも考えられるが、この場合、ペーストを硬化させるのに約１８０℃程度の熱処理が必要となる。一方、絶縁性フィルムを使用する場合には、約１２０℃程度の熱処理が行なわれる。本実施の形態１では、絶縁性フィルムを使用してタブＴと配線基板ＬＳとを接続しているので、熱処理の温度を低くすることができる。このため、タブＴと配線基板ＬＳとの接着にペーストを使用する場合よりも低温の熱処理で、タブＴと配線基板ＬＳとを接着することができる。

また、ペーストを使用する場合、ペーストをタブＴの表面上に塗布した際にボイドを巻き込む恐れがある。これは、ペーストが液状から成るためである。これにより、封止体となる樹脂ＭＲを形成する工程での熱処理により、このボイドが膨張し、リフロークラックが発生する恐れがある。これに対し、絶縁性フィルムは、テープ状から成り、タブＴの表面上に貼り付けてから配線基板ＬＳを搭載する。または、絶縁性フィルムは、配線基板ＬＳの裏面に予め貼り付けられている。そのため、ペースト材のようにボイドを巻き込む恐れは低く、リフロークラックを抑制できる。

さらに、タブＴとして大タブを使用することにより、以下に示す顕著な効果を得ることができる。すなわち、タブＴを吊っているタブ吊りリードの長さを短くすることができるのである。例えば、タブＴを小タブから形成する場合には、タブ吊りリードの長さが長くなることから、熱負荷をかけた場合や、封止体を形成する工程で樹脂ＭＲの充填圧力がかかる場合、裏面側が支持されていない配線基板ＬＳの端部やタブ吊りリードが変形し、小タブに反りが発生する可能性が高くなる。この結果、封止体を形成する工程の前に接続したワイヤＷ１、Ｗ２，Ｗ３が断線する恐れもあり、半導体装置の信頼性低下を招くことになる。これに対し、本実施の形態１のように、タブＴを配線基板ＬＳよりも大きい大タブを使用することにより、タブＴを吊っているタブ吊りリードの長さを短くすることができる。このため、熱負荷をかけた場合や封止体を形成する工程での樹脂ＭＲの充填圧力がかかる場合であっても、タブ吊りリードの変形を抑制でき、大タブに反りが発生することを抑制できるのである。つまり、タブＴとして大タブを使用することにより、タブＴの反りを低減でき、安定して配線基板ＬＳとの接着を行なうことができ、半導体装置の信頼性を向上できるという顕著な効果を得ることができるのである。

ここで、本実施の形態１のタブＴは、例えば銅から成る。タブＴと樹脂ＭＲとの密着力は、例えばシリコンから成る半導体チップと樹脂ＭＲとの密着力よりも低い。そのため、大タブを使用した場合、タブＴと樹脂ＭＲとの接触領域（面積）は、小タブを使用した場合に比べて大きくなり、高い温度の熱処理をこのような半導体装置に施すと、タブＴと樹脂ＭＲとの界面においてリフロークラックが発生し易い。しかしながら、本実施の形態１では、製造した半導体装置（ＳＩＰ）を、最終的に実装基板に設けられたソケットに挿入して実装するため、一般的な半田実装のような高温処理は施さない。このため、大タブを使用したとしても、リフロークラックが発生することはないのである。

以上のことから、本実施の形態１では、タブＴと配線基板ＬＳとを絶縁性フィルムで接続するので、配線基板ＬＳとタブＴの表面との間にボイドが形成されることを抑制できる。さらに、大タブを使用しても半導体装置（ＳＩＰ）のアウタリード部をソケットに挿入して実装基板に実装するため、リフロークラックの発生がなく、タブＴの反り（タブ吊りリードの変形）も低減できるのである。

なお、本実施の形態１では、例えば、タブＴは、リードと同じ銅を主成分とする導電材料から構成され、配線基板ＬＳは、例えば、多層配線構造のＰＣＢ（printed circuit board）基板やシリコン基板から構成される。

続いて、本実施の形態１における半導体装置の詳細な構成について説明する。図４は、図２の一部を拡大した図である。図４では、不揮発性メモリチップＣＨＰ２を搭載した配線基板ＬＳの一部と複数のリードＲの一部が図示されている。図４において、配線基板ＬＳ上には、不揮発性メモリチップＣＨＰ２が搭載されており、この不揮発性メモリチップＣＨＰ２の一辺に沿ってパッドＰＤ２が配列されている。パッドＰＤ２は、ｙ方向に並んで配置されており、ｙ方向に並んで配線基板ＬＳ上に形成されているパッドＰＤ３とワイヤＷ２で接続されている。一方、配線基板ＬＳの一辺に沿って（ｘ方向）、パッドＰＤ１が配置されており、このパッドＰＤ１と対向する位置にリードＲが形成されている。そして、パッドＰＤ１とリードＲとは、ワイヤＷ１で接続されている。例えば、図４では図示しないが、配線基板ＬＳに形成されているパッドＰＤ３とパッドＰＤ１とは、配線基板ＬＳに形成される配線で接続されている。したがって、例えば、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２は、パッドＰＤ３およびパッドＰＤ１を介してリードＲと電気的に接続されている。

不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２と配線基板ＬＳに形成されているパッドＰＤ３との接続構成の詳細について説明する。図５は、図４のＡ−Ａ線で切断した断面図である。図５に示すように、タブＴ上には、絶縁性フィルムＤＡＦ１を介して配線基板ＬＳが搭載されており、この配線基板ＬＳ上に絶縁性フィルムＤＡＦ２を介して不揮発性メモリチップＣＨＰ２が搭載されている。不揮発性メモリチップＣＨＰ２の表面には、パッドＰＤ２が形成されている。一方、配線基板ＬＳの表面には、パッドＰＤ３が形成されている。そして、パッドＰＤ２とパッドＰＤ３とはワイヤＷ２で接続されている。より詳細には、パッドＰＤ２上にボールＢを形成し、このボールＢと接続するようにワイヤＷ２が形成され、ワイヤＷ２がパッドＰＤ３と接続される構成となっている。このようにパッドＰＤ２とパッドＰＤ３とは、ボールＢとワイヤＷ２で接続されるが、この接続方法は、ワイヤＷ２のボンディング方法によるものである。すなわち、本実施の形態１におけるボンディング方法では、パッドＰＤ２上にキャピラリを圧着することにより、パッドＰＤ２上にボールＢを形成する。その後、ボールＢ上からキャピラリを移動させてワイヤＷ２を形成し、パッドＰＤ３でワイヤＷ２を横方向から押し付けることにより切断する。このようにして図５に示すように、パッドＰＤ２とパッドＰＤ３がボールＢとワイヤＷ２で接続されることになる。

通常、上述したボンディング方法では、パッドＰＤ２上にボールＢを形成するように実施される。すなわち、パッドＰＤ２にファーストボンディングした後、パッドＰＤ３にセカンドボンディングする。この方法では、パッドＰＤ２上にボールＢを形成するが、このとき、パッドＰＤ２上にはボールＢを形成したキャピラリを静かに圧着させる。これにより、ボールＢを構成する金膜とパッドＰＤ２を構成するアルミニウムとの間に共晶を形成して、ボールＢとパッドＰＤ２とを接続する。このとき、キャピラリからボールＢをパッドＰＤ２上に圧着する場合、パッドＰＤ２に与える衝撃を最小限にすることができる。すなわち、パッドＰＤ２は、不揮発性メモリチップＣＨＰ２に形成されているので、パッドＰＤ２に必要以上の衝撃が加わると、パッドＰＤの下層に形成されている集積回路（メモリ回路）にダメージを与えることになる。例えば、パッドＰＤ２をセカンドボンディングする場合には、パッドＰＤ２に与える衝撃は大きくなる。このことから、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２は、衝撃の少ないファーストボンディングで実施しているのである。

このため、配線基板ＬＳに形成されているパッドＰＤ３は、必然的にセカンドボンディングとなる。セカンドボンディングでは、パッドＰＤ３上で金線からなるワイヤＷ２を横方向に滑走させながら切断する。したがって、図４に示すように、パッドＰＤ３の形状は長方形形状をしている。つまり、図４に示すように、パッドＰＤ３は、ワイヤＷ２が延在するｘ方向を長辺とし、ｘ方向と交差するｙ方向を短辺とする長方形から形成される。このようにｘ方向を長辺とすることにより、キャピラリの滑走距離に対応したスペースをパッドＰＤ３上に確保することができ、パッドＰＤ３上でワイヤＷ２を接続することができるのである。一方、不揮発性メモリチップＣＨＰ２上に形成されているパッドＰＤ２には、滑走距離を確保する必要はなく、ボールＢを搭載する領域を確保できればよいので、通常、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２は、正方形の形状をしている。

続いて、配線基板ＬＳに形成されているパッドＰＤ１とリードＲとの接続構成の詳細について説明する。図６は、図４のＢ−Ｂ線で切断した断面図である。図６に示すように、タブＴ上には、絶縁性フィルムＤＡＦ１を介して配線基板ＬＳが搭載されており、この配線基板ＬＳ上に絶縁性フィルムＤＡＦ２を介して不揮発性メモリチップＣＨＰ２が搭載されている。配線基板ＬＳの表面には、パッドＰＤ１が形成されている。一方、配線基板ＬＳの表面に形成されているパッドＰＤ１と一定距離だけ離間してリードＲが形成されている。そして、パッドＰＤ１とリードＲとはワイヤＷ１で接続されている。より詳細には、パッドＰＤ１上にボールＢを形成し、このボールＢと接続するようにワイヤＷ１が形成され、ワイヤＷ１がリードＲと接続される構成となっている。このようにパッドＰＤ１とリードＲとは、ボールＢとワイヤＷ１で接続されるが、この接続方法は、ワイヤＷ１のボンディング方法によるものである。すなわち、本実施の形態１におけるボンディング方法では、パッドＰＤ１上にキャピラリを圧着することにより、パッドＰＤ１上にボールＢを形成する。その後、ボールＢ上からキャピラリを移動させてワイヤＷ１を形成し、リードＲでワイヤＷ１を横方向から押し付けることにより切断する。このようにして図６に示すように、パッドＰＤ１とリードＲがボールＢとワイヤＷ２で接続されることになる。

ここで、パッドＰＤ２とパッドＰＤ３のワイヤＷ２による接続では、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２にボンディングによる衝撃を必要以上に加えない観点から、パッドＰＤ２をファーストボンディングにし、パッドＰＤ３をセカンドボンディングすることにしている。これに対し、パッドＰＤ１とリードＲとのボンディングでは、パッドＰＤ１は配線基板ＬＳに形成されているので、パッドＰＤ１の下層に集積回路が形成されているということはない。このことから、パッドＰＤ１をファーストボンディングにし、リードＲをセカンドボンディングにする必要はない。すなわち、パッドＰＤ１とリードＲとのワイヤボンディングでは、どちらをファーストボンディングにしても支障はないのである。ただし、本実施の形態１では、パッドＰＤ１をファーストボンディングとしている。この理由については後述する。

以上のように構成されている本実施の形態１における半導体装置での特徴の１つについて説明する。図４に示すようにパッドＰＤ１の形状は長方形の形状をしている。そして、長方形をしたパッドＰＤ１の長辺がｘ方向に並行しており、パッドＰＤ１の短辺がｙ方向に並行するように形成している点に本実施の形態１の特徴がある。つまり、本実施の形態１の特徴は、パッドＰＤ１の短辺がｙ方向（ワイヤＷ１の接続方向）と並行に配置されている点にある。これにより、図４に示すように、配線基板ＬＳ上に搭載される不揮発性メモリチップＣＨＰ２のサイズが大きくなっても、不揮発性メモリチップＣＨＰ２とパッドＰＤ１との間のクリアランスを確保できるのである。したがって、配線基板ＬＳのサイズが固定された状態でも、大容量の不揮発性メモリチップＣＨＰ２を搭載できる利点がある。

本実施の形態１における半導体装置では、ソケットに挿入することから、外形サイズが規定されている。このため、大容量の不揮発性メモリチップＣＨＰ２を搭載するために、半導体装置の外形サイズを大きくすることはできない。すなわち、半導体装置の高集積化および大容量化が要求される一方で、パチンコなどの遊技に使用される半導体装置は外形寸法が規定されている。したがって、半導体装置の外形寸法を一定にしつつ、不揮発性メモリの大容量化を図ると、配線基板ＬＳに占める不揮発性メモリチップＣＨＰ２の割合が増加することになる。このことは、配線基板ＬＳの端部領域に形成されるパッドＰＤ１の配置領域のスペースが不揮発性メモリチップＣＨＰ２に侵食されて圧迫されることを意味する。この場合、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間でクリアランスを確保できなくなり、パッドＰＤ１とリードＲとのワイヤＷ１による接続に支障をきたすようになる。すなわち、従来の技術では、パッドＰＤ１の長辺がｙ方向と並行するように形成されていたので、不揮発性メモリチップＣＨＰ２のサイズが大きくなるにつれて、パッドＰＤ１と不揮発性メモリチップＣＨＰ２とのクリアランスを確保することが困難になってきているのである。

そこで、本実施の形態１では、パッドＰＤ１の長辺がｙ方向ではなくｘ方向と並行し、かつ、パッドＰＤ１の短辺がｙ方向と並行するようにパッドＰＤ１の形状を構成している。この構成によれば、配線基板ＬＳのサイズが固定された状態で、不揮発性メモリチップＣＨＰ２のサイズが大きくなっても、従来の技術（長方形の長辺をｙ方向に並行するように配置する場合）に比べて、長方形の短辺をｙ方向に並行するように配置することで、不揮発性メモリチップＣＨＰ２とパッドＰＤ１とのクリアランスを確保できるのである。この結果、配線基板ＬＳのサイズが固定された状態であっても、大容量の不揮発性メモリを搭載することができ、かつ、不揮発性メモリチップＣＨＰ２と配線基板ＬＳに形成されるパッドＰＤ１とのクリアランスも確保できるので、パッドＰＤ１とリードＲとの接続に悪影響を及ぼすことなく、半導体装置の高集積化と大容量化を実現できる。つまり、半導体装置の信頼性を確保しながら、半導体装置の高集積化と大容量化を実現することができるのである。

次に、上述した本実施の形態１における特徴を従来技術と対比しながら、さらに説明する。まず、図７は従来技術のパッド構成を示す図である。図７に示すように、配線基板ＬＳ上には、不揮発性メモリチップＣＨＰ２が搭載されており、この不揮発性メモリチップＣＨＰ２と配線基板ＬＳの外周領域との間には、ｘ方向に並ぶようにパッド（ボンディングリード）ＰＤ６が配置されている。このとき、パッドＰＤ６は長方形の形状をしており、ｙ方向に長辺が形成されるようになっている。このため、不揮発性メモリチップＣＨＰ２のサイズが大きくなると、不揮発性メモリチップＣＨＰ２とパッドＰＤ６の間のスペースが狭くなる。具体的には、パッドＰＤ６の長辺をｙ方向に配置する従来の構成では、図７に示すように、パッドＰＤ６と不揮発性メモリチップＣＨＰ２との間の間隔は０．１７ｍｍになっている。

この状態で、パッドＰＤ６とパッドＰＤ６に対向するように配置されているリードＲとをワイヤで接続する場合を考える。パッドＰＤ６とリードＲとをワイヤで接続する場合、パッドＰＤ６とリードＲとのどちらをファーストボンディングしても問題はないと考えられる。例えば、図４に示すように、不揮発性メモリチップＣＨＰ２上のパッドＰＤ２と配線基板ＬＳ上のパッドＰＤ３とをワイヤＷ２で接続する場合には、不揮発性メモリチップＣＨＰ２に形成されている集積回路にダメージを与えないために、不揮発性メモリチップＣＨＰ２上のパッドＰＤ２をファーストボンディングする必要がある。しかし、図７に示すように、配線基板ＬＳ上に形成されているパッドＰＤ６とリードＲとをワイヤで接続する場合には、どちらの下層にも集積回路が形成されていないことから、パッドＰＤ６をファーストボンディングしてもよいし、リードＲをファーストボンディングしてもよいと考えられる。

そこで、まず、第１に、リードＲをファーストボンディングし、その後、パッドＰＤ６をセカンドボンディングすることを考える。この場合、パッドＰＤ６では、キャピラリがパッドＰＤ６上を滑走することにより、ワイヤを切断することになる。したがって、図７のｙ方向にキャピラリの滑走距離を確保する必要がある。しかし、図７に示す従来の構成では、不揮発性メモリチップＣＨＰ２のサイズが大きくなる結果、パッドＰＤ６と不揮発性メモリチップＣＨＰ２のクリアランスが０．１７ｍｍと狭くなっている。このため、パッドＰＤ６上を滑走したキャピラリが不揮発性メモリチップＣＨＰ２にぶつかってしまい、不揮発性メモリチップＣＨＰ２を破損することになる。したがって、不揮発性メモリチップＣＨＰ２とパッドＰＤ６とのクリアランスが狭くなる場合、リードＲをファーストボンディングし、その後、パッドＰＤ６をセカンドボンディングする方法は採用することができなくなることがわかる。

第２に、パッドＰＤ６をファーストボンディングし、その後、リードＲをセカンドボンディングすることを考える。この場合、パッドＰＤ６に対しては、ファーストボンディングを実施するため、セカンドボンディングの際必然的に生じる滑走距離を確保する必要はなくなる。つまり、ファーストボンディングでは、ボールをパッドＰＤ６上に圧着するだけであるから、パッドＰＤ６と不揮発性メモリチップＣＨＰ２とのクリアランスが少なくなっても支障がないように思われる。

しかし、パッドＰＤ６上にボールを圧着した後（ファーストボンディング）、そのまま、ボールに接続しているワイヤをリードＲに接続するようにキャピラリを移動するのはないのである。実際には、パッドＰＤ６上にボールを圧着した後、リードＲとは反対側（不揮発性メモリチップＣＨＰ２側）にキャピラリを一旦移動させた後、キャピラリをリードＲ側に移動させることが行なわれている。パッドＰＤ６上にボールを圧着した後、リードＲとは反対側（不揮発性メモリチップＣＨＰ２側）にキャピラリを一旦移動させる動作は、リバースモーションと呼ばれる。このリバースモーションは、ボールとリードＲとを接続するワイヤに変曲点をつけることにより、ワイヤのループ形状を制御するために行なわれる動作である。したがって、パッドＰＤ６をファーストボンディングする場合であっても、リバースモーションを実施することから、パッドＰＤ６と不揮発性メモリチップＣＨＰ２との間のクリアランスを一定以上確保する必要がある。例えば、リバースモーションで不揮発性メモリチップＣＨＰ２側に移動する距離は、約０．２ｍｍである。したがって、図７に示す従来の構成では、パッドＰＤ６と不揮発性メモリチップＣＨＰ２との間のクリアランスが０．１７ｍｍであることを考慮すると、リバースモーションを実施すると、キャピラリが不揮発性メモリチップＣＨＰ２にぶつかってしまうことになる。以上のことから、図７に示す従来の構成では、不揮発性メモリチップＣＨＰ２のサイズが大きくなると、不揮発性メモリチップＣＨＰ２とパッドＰＤ６とのクリアランスが一定値以上確保することができず、正常にパッドＰＤ６とリードＲとをワイヤボンディングすることができなくなることがわかる。パッドＰＤ６とリードＲとをワイヤで接続する場合、パッドＰＤ６をファーストボンディングする方法とリードＲをファーストボンディングする方法が考えられるが、どちらの方法であっても、図７に示す従来の構成では、不揮発性メモリチップＣＨＰ２にキャピラリが接触してしまう事態を招くことになるのである。

そこで、次に、本実施の形態１の特徴構成について説明する。図８は、本実施の形態１におけるパッド構成を示す図である。図８において、配線基板ＬＳ上に不揮発性メモリチップＣＨＰ２が搭載されており、この不揮発性メモリチップＣＨＰ２と配線基板ＬＳの外周領域との間には、ｘ方向に並ぶようにパッドＰＤ１が配置されている。このとき、パッドＰＤ１は長方形の形状をしており、ｙ方向に短辺が形成されるようになっている。このため、不揮発性メモリチップＣＨＰ２のサイズが大きくなっても、ｙ方向に長辺が形成される従来のパッド構成よりも、不揮発性メモリチップＣＨＰ２とパッドＰＤ６の間のスペースを確保することができる。具体的に本実施の形態１では、パッドＰＤ１の短辺をｙ方向に配置する構成では、図８に示すように、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間の間隔は０．２２ｍｍになっている。すなわち、本実施の形態１では、長方形をしたパッドＰＤ１の短辺をｙ方向にすることに特徴がある。このように、パッドＰＤ１の短辺をｙ方向にすることにより、パッドＰＤ６の長辺をｙ方向に配置する場合（図７参照）に比べて、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを大きくすることができる。数値をあげて説明すると、パッドＰＤ６の長辺をｙ方向に配置する図７の従来構成では、パッドＰＤ６と不揮発性メモリチップＣＨＰ２との間のクリアランスが０．１７ｍｍである。これに対し、パッドＰＤ１の短辺をｙ方向に配置する図８の特徴構成では、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを０．２２ｍｍまで広げることができるのである。

この状態で、パッドＰＤ１とパッドＰＤ１に対向するように配置されているリードＲとをワイヤで接続する場合を考える。第１に、リードＲをファーストボンディングし、その後、パッドＰＤ１をセカンドボンディングすることを考える。この場合、パッドＰＤ１では、キャピラリがパッドＰＤ１上を滑走することにより、ワイヤを切断することになる。したがって、図８のｙ方向にキャピラリの滑走距離を確保する必要がある。このとき、ｙ方向には、長方形をしたパッドＰＤ１の短辺が形成されている。したがって、パッドＰＤ１上にセカンドボンディングすると、キャピラリの滑走方向がｙ方向であるため、パッドＰＤ１上にワイヤを滑走させる充分な距離を確保することができなくなる。すなわち、パッドＰＤ１の短辺の長さでは、ワイヤを滑走させて切断するのに充分な距離になっていないのである。このことから、パッドＰＤ１をセカンドボンディングする構成では、ワイヤの滑走距離がパッドＰＤ１の短辺の長さより長くなる結果、パッドＰＤ１とワイヤとを充分に接続することができない事態が生じることになる。つまり、本実施の形態１におけるパッド構成でも、リードＲをファーストボンディングし、その後、パッドＰＤ１をセカンドボンディングすることは適切なボンディング方法とは言えないのである。

そこで、本実施の形態１におけるパッド構成を採用するとともに、パッドＰＤ１をファーストボンディングし、その後、リードＲをセカンドボンディングすることを考える。この場合、パッドＰＤ１上にはボールが圧着されるが、その後、リバースモーションが実施される。このリバースモーションによって、パッドＰＤ１から不揮発性メモリチップＣＨＰ２側にキャピラリが所定距離だけ移動することになる。具体的には、リバースモーションによってキャピラリは、パッドＰＤ１から不揮発性メモリチップＣＨＰ２側に約０．２ｍｍ移動することになる。しかし、本実施の形態１では、図８に示すように、パッドＰＤ１の短辺をｙ方向とするように配置されているので、不揮発性メモリチップＣＨＰ２とパッドＰＤ１との間のクリアランスは約０．２２ｍｍである。したがって、不揮発性メモリチップＣＨＰ２とパッドＰＤ１との間のクリアランスのほうが、リバースモーションによるキャピラリの移動距離よりも大きくなる。この結果、リバースモーションが行なわれたとしても、キャピラリが不揮発性メモリチップＣＨＰ２にぶつかることを防止することができるのである。以上のことから、配線基板ＬＳのサイズを一定にした状態で、不揮発性メモリの大容量化のために不揮発性メモリチップＣＨＰ２のサイズを大きくしても、図８に示すように、パッドＰＤ１の短辺をｙ方向に配置することにより、パッドＰＤ１と不揮発性メモリチップＣＨＰ２とのクリアランスを充分に確保することができる。そして、このように配置された長方形状のパッドＰＤ１をファーストボンディングし、リバースモーションを実施した後、リードＲをセカンドボンディングすることにより、パッドＰＤ１とリードＲとのワイヤによる接続を不揮発性メモリチップにキャピラリがぶつかることなく実施することができる。

本実施の形態１の特徴は、図８に示すように、長方形の形状をしたパッドＰＤ１の短辺をｙ方向とすることにある。これにより、図７に示す従来のパッド構成に比べて、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを大きくとることができる。そして、本実施の形態１において、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを大きくとる特徴構成は、パッドＰＤ１とリードＲとをワイヤで接続する際、パッドＰＤ１をファーストボンディングし、リードＲをセカンドボンディングするボンディング方法を採用することで顕著な効果を奏する。つまり、パッドＰＤ１をファーストボンディングし、リードＲをセカンドボンディングするボンディング方法では、必然的にリバースモーションが実施されるが、本実施の形態１では、リバースモーションでのキャピラリの移動距離よりも、パッドＰＤ１と不揮発性メモリチップＣＨＰとの間のクリアランスのほうが大きくなるため、キャピラリを不揮発性メモリチップＣＨＰ２に接触させることなく、パッドＰＤ１とリードＲとをワイヤで接続できるのである。このことから、本実施の形態１によれば、図８に示すように、一定サイズの配線基板ＬＳ上に搭載する不揮発性メモリチップＣＨＰ２のサイズを大きくしても、不揮発性メモリチップＣＨＰ２とパッドＰＤ１との間のクリアランスを大きくできる。この結果、本実施の形態１における特徴構成によれば、パッケージの外形寸法が一定サイズに規定されている場合であっても、半導体装置の信頼性低下を招くことなく、半導体装置の高集積化と大容量化を実現できる顕著な効果を奏する。

以下では、リバースモーションについて図面を参照しながら説明する。まず、図９に示すように、タブＴ上に絶縁性フィルムＤＡＦ１を介して配線基板ＬＳが配置されており、この配線基板ＬＳ上に絶縁性フィルムＤＡＦ２を介して不揮発性メモリチップＣＨＰ２が搭載されている。さらに、配線基板ＬＳ上には、パッドＰＤ１が形成されており、このパッドＰＤ１とリード（図示せず）とをワイヤで接続する動作を例にあげてリバースモーションを説明する。

図９に示すように、パッドＰＤ１上にはキャピラリＣが配置される。キャピラリＣの先端にはボールＢが形成される。続いて、図１０に示すように、キャピラリＣをパッドＰＤ１に押し付けることにより、キャピラリＣの先端部に形成されているボールＢをパッドＰＤ１上に押し付ける。これにより、パッドＰＤ１上にボールＢが圧着される。次に、図１１に示すように、キャピラリＣを引き上げると、ボールＢに接続しているワイヤＷがキャピラリＣの移動に伴ってボールＢの上方に形成される。そして、図１２に示すように、キャピラリＣを横方向に移動させる。具体的には、パッドＰＤ１から不揮発性メモリチップＣＨＰ２側にキャピラリＣを移動させる。この動作がリバースモーションであり、このリバースモーションにより、ワイヤＷに変曲点が形成される。リバースモーションでキャピラリＣが移動する距離は約０．２ｍｍである。したがって、図８に示すように、パッドＰＤ１の短辺をｙ方向にすることにより、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間の距離は０．２２ｍｍとなるので、リバースモーションでキャピラリＣが不揮発性メモリチップＣＨＰ２側に移動しても、キャピラリＣと不揮発性メモリチップＣＨＰ２とは接触しないことになる。さらに、図１３に示すように、キャピラリＣを上方に移動させる。このキャピラリＣの移動により、ワイヤも長く形成される。そして、図１４に示すように、キャピラリＣをリードＲの方向へ移動させる。このとき、リバースモーションによりワイヤＷには変曲点が形成されているので、ワイヤＷがループ形状になりやすくなる。その後、キャピラリＣをリードＲに接触させて所定距離だけ滑走させることにより、ワイヤＷを切断する。これにより、パッドＰＤ１とリードＲとをワイヤＷ１で接続することができる。以上がリバースモーションを含めたボンディング動作である。

本実施の形態１は、図８に示すように、リードＲと接続するパッドＰＤ１の形状を長方形とし、長方形の短辺をｙ方向に配置することにより、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを確保する点に特徴がある。この特徴構成で、パッドＰＤ１の形状を長方形にする理由について説明する。

例えば、図８に示すパッドＰＤ１は長方形の形状をしているが、パッドＰＤ１の形状を長方形の短辺と同じ長さを一辺とする正方形にすることが考えられる。この場合であっても、正方形の形状をしたパッドＰＤ１のｙ方向の長さは、パッドＰＤ１を長方形にした場合の短辺の長さと同一となる。したがって、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを、パッドＰＤ１を長方形にして短辺をｙ方向に配置する場合と同等で確保できると考えられる。すなわち、パッドＰＤ１と不揮発性メモリチップＣＨＰ２とのクリアランスを確保する観点からは、パッドＰＤ１の形状を長方形にし、かつ、短辺をｙ方向に配置する構成と、パッドＰＤ１の形状を正方形にし、かつ、正方形の一辺を上述した長方形の短辺と同じにする構成は、同等であるといえる。しかし、本実施の形態１では、以下に示す理由により、パッドＰＤ１の形状を長方形にし、かつ、短辺をｙ方向に配置する構成をとっている。この理由について説明する。

第１の理由は、パッドＰＤ１に形成されるめっき膜の膜厚を均一にするためである。例えば、図２に示すように、配線基板ＬＳ上には、パッドＰＤ１の他にパッドＰＤ３も形成されている。パッドＰＤ３は、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２とワイヤＷ２で電気的に接続されるものであり、このときのボンディングでパッドＰＤ３はセカンドボンディングされる。したがって、パッドＰＤ３は、ワイヤＷ２の滑走距離をかせぐため、例えば、ｘ方向を長辺とする長方形にする必要がある。

一方、パッドＰＤ１は、リードＲとワイヤＷ１で接続されるが、このときのボンディングでパッドＰＤ１はファーストボンディングされる。このため、パッドＰＤ１は、パッドＰＤ３のように滑走距離をかせぐ必要はなく、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを確保する観点から、パッドＰＤ１の形状を長方形にし、かつ、短辺をｙ方向に配置する構成と、パッドＰＤ１の形状を正方形にし、かつ、正方形の一辺を上述した長方形の短辺と同じにする構成のどちらをとってもよいことになる。

例えば、配線基板ＬＳ上に形成されるパッドＰＤ３を長方形にし、かつ、パッドＰＤ１を正方形にすると、パッドＰＤ１とパッドＰＤ３の形状が異なることになる。すなわち、パッドＰＤ１の露出面積と、パッドＰＤ３の露出面積が異なることになる。

ここで、パッドＰＤ１およびパッドＰＤ３の表面には、金膜によるめっき膜を形成することが行なわれる。このめっき工程では、パッドＰＤ１およびパッドＰＤ３の露出面積が等しいことが望ましい。つまり、パッドＰＤ１の露出面積とパッドＰＤ３の露出面積が異なると、パッドＰＤ１およびパッドＰＤ３に形成される金膜の膜厚に差が生じるのである。例えば、パッドＰＤ３を長方形にし、かつ、パッドＰＤ１を正方形にする場合、パッドＰＤ３の露出面積のほうがパッドＰＤ１の露出面積よりも大きくなる。このため、パッドＰＤ３に形成される金膜の膜厚がパッドＰＤ１に形成される金膜の膜厚よりも厚くなる現象が生じる。すると、パッドＰＤ１とパッドＰＤ３で金膜の膜厚が異なることから、パッドＰＤ１のインピーダンス（特に、抵抗値）とパッドＰＤ３のインピーダンス（特に、抵抗値）に差が生じる。このようなインピーダンスに差が生じると、半導体装置の信号配線を伝達する信号にインピーダンスのばらつきに起因する特性変動が生じることになる。特に高周波回路のように高周波信号を取り扱う回路では、インピーダンスのばらつきによって高周波信号の遅延（寄生抵抗および寄生容量による遅延）にばらつきが生じ、例えば、同調性が必要とされる信号間で問題となることが懸念される。したがって、配線基板ＬＳ上に形成されるパッドＰＤ１およびパッドＰＤ３は、同じ形状であることが望ましいのである。パッドＰＤ１とパッドＰＤ３とを同じ長方形にすることにより、パッドＰＤ１に形成される金膜の膜厚とパッドＰＤ３に形成される金膜の膜厚を等しくすることができ、半導体装置の特性変動を抑制できるのである。

なお、めっき膜の膜厚を均一にして半導体装置の特性変動を抑制する観点からは、パッドＰＤ１の形状とパッドＰＤ３の形状とを同じ長方形にすることが望ましいが、パッドＰＤ１の長方形とパッドＰＤ３の長方形が完全に同じ形状でなくてもよい。例えば、図２に示すように、パッドＰＤ３は、比較的スペースに余裕がある場所に配置されるのに対し、パッドＰＤ１は、パッドＰＤ１が接続するリードＲの間隔に対応して密に配置する必要があるからである。つまり、パッドＰＤ１では、間隔の狭い領域に密に配置することになるので、長方形の長辺（ｘ方向）の長さを大きくとると、隣接するパッドＰＤ１間がぶつかってしまうからである。このことから、パッドＰＤ１の長方形をパッドＰＤ３の長方形よりも小さく形成してもよい。この場合、パッドＰＤ１の形状とパッドＰＤ３の形状が異なることになるが、パッドＰＤ１の形状とパッドＰＤ３の形状がともに短辺を同一とする長方形であることから、パッドＰＤ１の形状を正方形にする場合よりは、パッドＰＤ１の露出面積とパッドＰＤ３の露出面積の差を少なくすることができる。このため、パッドＰＤ１に形成される金膜の膜厚と、パッドＰＤ３に形成される金膜の膜厚とのばらつきを最小限に抑えることができ、半導体装置の特性変動に悪影響を及ぼすことを抑制できる。

次に、第２の理由について、図面を参照しながら説明する。第２の理由は、パッドＰＤ１の実質的な有効面積を確保する必要があるからである。図１５（ａ）は、パッドＰＤ１の形状を長方形とする場合の設計形状の一例を示す図であり、図１５（ｂ）は、実際に製造されるパッドＰＤ１の形状を示す図である。さらに、図１５（ｃ）は、ボールを搭載できる有効領域を示す図である。図１５（ａ）においては、例えば、長方形の形状をしたパッドＰＤ１の設計形状の一例が示されている。図１５（ａ）に示すように、例えば、パッドＰＤ１は、短辺が０．１５μｍで長辺が０．２０μｍである長方形の形状になるように設計されている。実際の製造工程で、設計どおりにパッドＰＤ１が形成されることが望ましいが、パッドＰＤ１が設計どおりに製造されることはほとんど考えられない。図１５（ｂ）は、実際に製造したパッドＰＤ１の形状を示している。図１５（ｂ）に示すように、長方形の角部が丸くっており、長方形の形状がくずれていることがわかる。これは、パッドＰＤ１上に形成される金膜が、例えば、長方形のコーナ部（角部）では、形成されにくくなることと、パッドＰＤ１の周囲にソルダレジストが形成されるが、このソルダレジストの一部がパッドＰＤ１の周辺領域にまでだれる（覆う）ように形成されるためと考えられる。したがって、パッドＰＤ１の設計形状では、長方形の全体がボールを搭載する有効領域として機能する予定であるが、実際に製造されるパッドＰＤ１では、長方形のコーナ部がパッドＰＤ１として使用できない領域となることから、有効領域が狭くなるのである。例えば、図１５（ｃ）に示すように、パッドＰＤ１の有効領域ＥＲ１は、図１５（ａ）に示す設計形状に比べて狭くなることがわかる。

一方、図１６（ａ）は、パッドＰＤ１の形状を正方形とする場合の設計形状の一例を示す図であり、図１６（ｂ）は、実際に製造されるパッドＰＤ１の形状を示す図である。さらに、図１６（ｃ）は、ボールを搭載できる有効領域を示す図である。図１６（ａ）においては、例えば、正方形の形状をしたパッドＰＤ１の設計形状の一例が示されている。図１６（ａ）に示すように、例えば、パッドＰＤ１は、一辺が０．１５μｍである正方形の形状になるように設計されている。これに対し、図１６（ｂ）は、実際に製造したパッドＰＤ１の形状を示している。図１６（ｂ）に示すように、正方形の角部が丸くっており、正方形の形状がくずれていることがわかる。パッドＰＤ１上に形成される金膜が、例えば、長方形のコーナ部（角部）では、形成されにくくなることと、パッドＰＤ１の周囲にソルダレジストが形成されるが、このソルダレジストの一部がパッドＰＤ１の周辺領域にまでだれる（覆う）ように形成されるためと考えられる点は、長方形の場合と同様である。したがって、パッドＰＤ１の設計形状では、正方形の全体がボールを搭載する有効領域として機能する予定であるが、実際に製造されるパッドＰＤ１では、正方形のコーナ部がパッドＰＤ１として使用できない領域となることから、有効領域が狭くなるのである。例えば、図１６（ｃ）に示すように、パッドＰＤ１の有効領域ＥＲ２は、図１６（ａ）に示す設計形状に比べて狭くなることがわかる。

このようにパッドＰＤ１の形状が長方形や正方形であっても、実際に製造されるパッドＰＤ１の形状は設計形状に比べて小さくなることがわかる。しかし、パッドＰＤ１の形状が長方形の場合、もとの面積（設計面積）が大きいことから、図１５（ｃ）に示す有効領域ＥＲ１の大きさは、ボールを充分に搭載できる大きさとなっている。これに対し、パッドＰＤ１の形状が正方形の場合、もとの面積（設計面積）が長方形の場合に比べて小さいことから、図１６（ｃ）に示す有効領域ＥＲ２も小さくなり、ボールを搭載するのに不十分となる。このことから、パッドＰＤ１の形状を長方形にする場合には、ボールを搭載するのに充分な領域を確保できるのに対し、長方形の短辺と同じ長さを一辺とする正方形からパッドＰＤ１を形成する場合は、ボールを搭載するのに充分な領域を確保することができなくなることがわかる。

以上述べた第１の理由および第２の理由により、パッドＰＤ１の形状を長方形にし、かつ、短辺をｙ方向に配置する構成をとっているのである。

本実施の形態１における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。図１７は、本実施の形態１における半導体装置の製造フローを示すフローチャートである。まず、タブとタブの周囲に配置した複数リードからなるパターン単位を複数備えるリードフレームを準備する（図１７のＳ１０１）。続いて、タブ上に絶縁性フィルムを介して配線基板を搭載する（図１７のＳ１０２）。この様子を図１８および図１９に示す。図１８は、タブＴ上に配線基板ＬＳを搭載した平面図を示しており、図１９は、図１８のＡ−Ａ線で切断した断面図を示している。図１８に示すように、タブＴ上には、配線基板ＬＳが搭載されている。配線基板ＬＳには、リードＲと対向する一辺にパッドＰＤ１がｘ方向に配列されている。このパッドＰＤ１は、長方形の形状をしており、長方形の短辺をｙ方向に配置し、長方形の長辺をｘ方向に配置している。また、配線基板ＬＳの内部には、パッドＰＤ３、パッドＰＤ５、パッド（ボンディングリード）ＰＤ７およびパッド（ボンディングリード）ＰＤ８が形成されている。パッドＰＤ５は後述するコントローラチップと接続されるパッドであり、パッドＰＤ３は後述する不揮発性メモリチップと接続されるパッドである。本実施の形態１では、４Ｇタイプの不揮発性メモリチップを１つ搭載することを前提として、この４Ｇタイプの不揮発性メモリチップと接続される位置にパッドＰＤ３を配置している。一方、実施の形態１では使用しないが、配線基板ＬＳには、２Ｇタイプの不揮発性メモリチップを２つ搭載することも可能なように構成されている。これら２Ｇタイプの不揮発性メモリチップのそれぞれと接続するように、配線基板ＬＳには、パッドＰＤ７およびパッドＰＤ８が形成されている。図１９に示すように、タブＴ上に配線基板ＬＳが搭載されるが、タブＴと配線基板ＬＳは、絶縁性フィルムＤＡＦ１を介して接着される。

次に、配線基板ＬＳを搭載したリードフレームに対して加熱処理を実施する。この加熱処理により、図１９に示す絶縁性フィルムＤＡＦ１を硬化させてタブＴと配線基板ＬＳとを接着させる（図１７のＳ１０３）。絶縁性フィルムＤＡＦ１を使用する場合、この熱処理における温度は約１２０℃程度である。つまり、配線基板ＬＳとタブＴとの接着にペーストを使用する場合には、約１８０℃程度の熱処理を施す必要があることを考慮すると、絶縁性フィルムＤＡＦ１を使用してタブＴと配線基板ＬＳとを接続することにより、熱処理の温度を低くすることができる。

このように本実施の形態１では、タブＴと配線基板ＬＳとを接着する際に、高温の熱処理がかからないことから、リフロークラックの発生を抑制できる。リフロークラックの発生を抑制する観点からは、タブＴの大きさを配線基板ＬＳの大きさよりも小さい、いわゆる小タブを使用することが望ましい。しかし、本実施の形態１では、タブＴと配線基板ＬＳとの接着に絶縁性フィルムＤＡＦ１を使用しているので、高温の熱処理を必要としない。このため、タブＴの大きさが配線基板ＬＳの大きさよりも大きな大タブを使用することができる。

このようにタブＴを配線基板ＬＳよりも大きい大タブを使用することにより、タブＴを吊っているタブ吊りリードの長さを短くすることができる（図１８参照）。このため、熱負荷をかけた場合であっても、大タブの変形を防止でき、大タブに反りが発生することを抑制できるのである。つまり、タブＴとして大タブを使用することにより、タブＴの反りを低減でき、安定して配線基板ＬＳとの接着を行なうことができ、半導体装置の信頼性を向上できるという顕著な効果を得ることができる。

続いて、配線基板上に不揮発性メモリチップを搭載する（図１７のＳ１０４）。この様子を図２０および図２１に示す。図２０は、配線基板ＬＳ上に不揮発性メモリチップＣＨＰ２を搭載した平面図であり、図２１は、図２０のＡ−Ａ線で切断した断面図である。図２０に示すように、配線基板ＬＳの右側に不揮発性メモリチップＣＨＰ２が搭載される。この不揮発性メモリチップＣＨＰ２は、配線基板ＬＳに形成されているパッドＰＤ３と不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２が対向するように配置される。ここで、本実施の形態１では、４Ｇタイプの不揮発性メモリチップＣＨＰ２を１つ搭載しているが、配線基板ＬＳには、２Ｇタイプの不揮発性メモリチップを２つ搭載できるようにも構成されており、それぞれの不揮発性メモリチップに対応して、配線基板ＬＳにパッドＰＤ７およびパッドＰＤ８が形成されている。しかし、本実施の形態１では、パッドＰＤ７およびパッドＰＤ８は使用しない。特に、パッドＰＤ７は、図２０では４Ｇタイプの不揮発性メモリチップＣＨＰ２に覆われて図示されていない。図２１に示すように、不揮発性メモリチップＣＨＰ２は、配線基板ＬＳと絶縁性フィルムＤＡＦ２を介して接着される。本実施の形態１では、不揮発性メモリチップＣＨＰ２の下の配線基板ＬＳ上にパッドＰＤ７（図示せず）が形成されているため、導電性のペーストで不揮発性メモリチップＣＨＰ２と配線基板ＬＳを接続すると、複数のパッドＰＤ７がショートしてしまう。この不都合を回避するため、本実施の形態１では、不揮発性メモリチップＣＨＰ２と配線基板ＬＳとを絶縁性フィルムＤＡＦ２で接着しているのである。絶縁性フィルムＤＡＦ２によれば、絶縁性を有しているため、不揮発性メモリチップＣＨＰ２の下に複数のパッドＰＤ７（図示せず）が配置されていても、互いのパッドＰＤ７（図示せず）がショートする不良を回避できる。

その後、リードフレームに対して熱処理を施す（図１７のＳ１０５）。これにより、図２１に示すように、絶縁性フィルムＤＡＦ２が硬化し、不揮発性メモリチップＣＨＰ２と配線基板ＬＳとの接着を強固にすることができる。不揮発性メモリチップＣＨＰ２と配線基板ＬＳとの接続にも絶縁性フィルムＤＡＦ２を使用することで、ペーストを使用する場合よりも熱処理の温度を低くすることができる。

次に、配線基板上にコントローラチップを搭載する（図１７のＳ１０６）。この様子を図２２および図２３に示す。図２２は、配線基板ＬＳ上にコントローラチップＣＨＰ１を搭載した平面図であり、図２３は、図２２のＡ−Ａ線で切断した断面図である。図２２に示すように、配線基板ＬＳの左側にコントローラチップＣＨＰ１が搭載される。このコントローラチップＣＨＰ１は、配線基板ＬＳに形成されているパッドＰＤ５とコントローラチップＣＨＰ１に形成されているパッドＰＤ４が対向するように配置される。図２３に示すように、コントローラチップＣＨＰ１は、配線基板ＬＳと絶縁性フィルムＤＡＦ３を介して接着される。

その後、リードフレームに対して熱処理を施す（図１７のＳ１０７）。これにより、図２３に示すように、絶縁性フィルムＤＡＦ２が硬化し、コントローラチップＣＨＰ１と配線基板ＬＳとの接着を強固にすることができる。コントローラチップＣＨＰ１と配線基板ＬＳとの接続にも絶縁性フィルムＤＡＦ３を使用することで、ペーストを使用する場合よりも熱処理の温度を低くすることができる。

なお、本実施の形態１では、まず、配線基板ＬＳ上に不揮発性メモリチップＣＨＰ２を搭載した後、コントローラチップＣＨＰ１を搭載するように構成しているが、例えば、配線基板ＬＳ上にコントローラチップＣＨＰ１を搭載した後、不揮発性メモリチップＣＨＰ２を搭載するように構成してもよい。

続いて、ワイヤボンディングを実施する（図１７のＳ１０８）。この様子を図２４および図２５に示す。図２４は、ワイヤボンディングを実施した後の様子を示す平面図であり、図２５は、図２４のＡ−Ａ線で切断した断面図である。図２４に示すように、コントローラチップＣＨＰ１に形成されているパッドＰＤ４と、配線基板ＬＳに形成されているパッドＰＤ５とをワイヤＷ３で接続する。同様に、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２と、配線基板ＬＳに形成されているパッドＰＤ３とをワイヤＷ２で接続する。さらに、配線基板ＬＳに形成されているパッドＰＤ１とリードＲとをワイヤＷ１で接続する。まず、ワイヤボンディング工程では、半導体チップに形成されているパッドと配線基板ＬＳに形成されているパッドが接続される。具体的には、コントローラチップＣＨＰ１に形成されているパッドＰＤ４と、配線基板ＬＳに形成されているパッドＰＤ５がワイヤＷ３で接続される。このとき、コントローラチップＣＨＰ１に形成されているパッドＰＤ４をファーストボンディングし、その後、配線基板ＬＳに形成されているパッドＰＤ５をセカンドボンディングする。同様に、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２と、配線基板ＬＳに形成されているパッドＰＤ３がワイヤＷ２で接続される。このときも、不揮発性メモリチップＣＨＰ２に形成されているパッドＰＤ２をファーストボンディングし、その後、配線基板ＬＳに形成されているパッドＰＤ３をセカンドボンディングする。

その後、配線基板ＬＳに形成されているパッドＰＤ１とリードＲとをワイヤＷ１で接続する。このとき、パッドＰＤ１をファーストボンディングし、その後、リードＲをセカンドボンディングする。パッドＰＤ１をファーストボンディングする際、リバースモーションが実施されるが、図２４に示すように、本実施の形態１では、パッドＰＤ１の形状を長方形にし、かつ、長方形の短辺がｙ方向に配置されるように構成されている。このため、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを充分にとることができるので、リバースモーションが実施されても、キャピラリと不揮発性メモリチップＣＨＰ２が接触することはない。したがって、不揮発性メモリチップＣＨＰ２に損傷を与えることなく、パッドＰＤ１とリードＲとのワイヤボンディングを確実に行なうことができる。

以上のようにして、ワイヤボンディングを実施することができる。図２５に示すように、配線基板ＬＳ上に搭載されているコントローラチップＣＨＰ１は、ワイヤＷ３によって配線基板ＬＳと接続されており、配線基板ＬＳ上に搭載されている不揮発性メモリチップＣＨＰ２は、ワイヤＷ２によって配線基板ＬＳと接続されていることがわかる。

続いて、コントローラチップおよび不揮発性メモリチップを搭載した配線基板の表面に対して、プラズマ処理を実施する（図１７のＳ１０９）。これは、配線基板の表面と後述する樹脂との密着性を向上するために実施される。配線基板の表面には、ソルダレジストが形成されているが、このソルダレジストと、封止に使用される樹脂とは密着性が良好とはいえない。つまり、配線基板の表面にプラズマ処理を実施しない場合には、ソルダレジストと樹脂との密着性が悪いことから、配線基板と樹脂が剥離するおそれがある。そこで、本実施の形態１では、配線基板の表面にプラズマ処理を施すことにより、配線基板の表面を活性化する。これにより、配線基板と後述する樹脂との密着性を向上することができる。

そして、コントローラチップおよび不揮発性メモリチップを搭載した配線基板（タブも含む）を樹脂封止（モールド）する（図１７のＳ１１０）。この様子を図２６および図２７に示す。図２６は、配線基板を樹脂ＭＲで封止した様子を示す平面図であり、図２７は、図２６のＡ−Ａ線で切断した断面図である。図２６に示すように、配線基板は樹脂ＭＲで封止されていることがわかる。このとき、図２６では図示を省略しているが、樹脂ＭＲからはリードの一部（アウタリード）が露出している。さらに、図２７に示すように、樹脂ＭＲによって、タブＴと、タブＴ上に搭載された配線基板ＬＳと、配線基板ＬＳ上に搭載されたコントローラチップＣＨＰ１および不揮発性メモリチップＣＨＰ２が封止されている。

次に、樹脂から露出しているリードの一部（アウタリード）にめっき処理を施す（外装めっき工程）（図１７のＳ１１１）。リードは銅を主成分とする材料から形成されているので、空気中にさらしておくとすぐに酸化してしまい導電性や強度の低下を招く。このため、樹脂から露出するアウタリードの表面にめっき膜を形成するのである。めっき膜は、環境を考慮して鉛を含有しない鉛フリー材料から形成することが望ましい。例えば、鉛フリー材料としては、スズ−ビスマス系材料などが考えられる。ただし、めっき膜を構成する材料は、鉛フリー材料に限らず、鉛を含む材料からめっき膜を形成してもよい。

その後、リードフレームからアウタリードを切断および成形して個片化する（図１７のＳ１１２）。これにより、本実施の形態１における半導体装置を製造することができる。

続いて、このようにして製造された半導体装置（パッケージ）をソケットに挿入して実装する（図１７のＳ１１３）。図２８は、本実施の形態１におけるパッケージＰをソケットに挿入している様子を示す断面図である。図２８に示すように、パッケージＰは、樹脂から露出しているアウタリードＯＲを有しており、このアウタリードＯＲをソケットＳＯＣに挿入することにより、パッケージＰがソケットＳＯＣに実装されている。

以上のように、本実施の形態１によれば、パッケージの外形寸法が一定サイズに規定されている場合であっても、半導体装置の信頼性低下を招くことなく、半導体装置の高集積化と大容量化を実現できる。

（実施の形態２）
前記実施の形態１では、４Ｇタイプの不揮発性メモリチップを１つ配線基板に搭載する例について説明したが、本実施の形態２では、２Ｇタイプの不揮発性メモリチップを２つ配線基板に搭載する例について説明する。

図２９は、本実施の形態２における半導体装置の構成を示す平面図である。図２９において、封止に使用している樹脂の図示は省略している。図２９において、本実施の形態２における半導体装置が前記実施の形態１における半導体装置と異なる点は、不揮発性メモリチップＣＨＰ４および不揮発性メモリチップＣＨＰ５の２つの不揮発性メモリチップが配線基板ＬＳ上に搭載されている点である。その他の構成は、前記実施の形態１とほぼ同様である。

前記実施の形態１では、配線基板ＬＳ上に形成されているパッドＰＤ７およびパッドＰＤ８は使用されていなかったが、本実施の形態２では、パッドＰＤ７およびパッドＰＤ８を使用している。すなわち、不揮発性メモリチップＣＨＰ４上には複数のパッド（電極）ＰＤ９がｙ方向に配列されている。そして、このパッドＰＤ９と配線基板ＬＳに形成されているパッドＰＤ７がワイヤＷ４で接続されている。このパッドＰＤ７は、配線基板ＬＳに形成された多層配線（図示せず）により、例えば、パッドＰＤ１と電気的に接続されている。同様に、不揮発性メモリチップＣＨＰ５上には複数のパッド（電極）ＰＤ１０がｙ方向に配列されている。そして、このパッドＰＤ１０と配線基板ＬＳに形成されているパッドＰＤ８がワイヤＷ５で接続されている。このパッドＰＤ８は、配線基板ＬＳに形成された多層配線（図示せず）により、例えば、パッドＰＤ１と電気的に接続されている。

図３０は、図２９のＡ−Ａ線で切断した断面図である。図３０に示すように、パッケージＰにおいて，タブＴ上に配線基板ＬＳが搭載されており、配線基板ＬＳ上に、コントローラチップＣＨＰ１、不揮発性メモリチップＣＨＰ４および不揮発性メモリチップＣＨＰ５が搭載されている。不揮発性メモリチップＣＨＰ４は配線基板ＬＳとワイヤＷ４で接続されており、不揮発性メモリチップＣＨＰ５は配線基板ＬＳとワイヤＷ５で接続されている。そして、以上説明した構造が樹脂ＭＲで封止されている。

ここで、不揮発性メモリチップＣＨＰ４および不揮発性メモリチップＣＨＰ５の大容量化に伴い、不揮発性メモリチップＣＨＰ４のサイズおよび不揮発性メモリチップＣＨＰ５のサイズが大きくなることは前記実施の形態１と同様である。したがって、図２９に示すように、配線基板ＬＳのｙ方向の幅と不揮発性メモリチップＣＨＰ４、ＣＨＰ５のｙ方向の幅が同じ程度になっている。このため、パッドＰＤ１と不揮発性メモリチップＣＨＰ４、ＣＨＰ５との間の領域が圧迫され、パッドＰＤ１と不揮発性メモリチップＣＨＰ４、ＣＨＰ５との間のクリアランスを確保することが困難になる。しかし、図２９に示すように、本実施の形態２でも、リードＲと接続するパッドＰＤ１の形状を長方形とし、長方形の短辺をｙ方向に配置することにより、パッドＰＤ１と不揮発性メモリチップＣＨＰ４、ＣＨＰ５との間のクリアランスを確保することができるのである。つまり、本実施の形態２においても、パッドＰＤ１と不揮発性メモリチップＣＨＰ４、ＣＨＰ５との間のクリアランスを充分にとることができるので、リバースモーションが実施されても、キャピラリと不揮発性メモリチップＣＨＰ４、ＣＨＰ５が接触することはない。したがって、不揮発性メモリチップＣＨＰ４、ＣＨＰ５に損傷を与えることなく、パッドＰＤ１とリードＲとのワイヤボンディングを確実に行なうことができる。このことから、本実施の形態２でも前記実施の形態１と同様の効果が得られる。具体的にいえば、パッケージの外形寸法が一定サイズに規定されている場合であっても、半導体装置の信頼性低下を招くことなく、半導体装置の高集積化と大容量化を実現できるのである。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、半導体装置を製造する製造業に幅広く利用することができる。

ＳＩＰを構成する半導体装置の構成を示すブロック図である。 本発明の実施の形態１における半導体装置を示す平面図である。 図２のＡ−Ａ線で切断した断面図である。 図２の一部を拡大した拡大図である。 図４のＡ−Ａ線で切断した断面図である。 図４のＢ−Ｂ線で切断した断面図である。 配線基板に形成されているパッド形成領域近傍を従来技術で構成した例を示す平面図である。 配線基板に形成されているパッド形成領域近傍を本実施の形態１における技術で構成した例を示す平面図である。 配線基板に形成されたパッドとリードとをワイヤで接続するワイヤボンディングの動作を説明する断面図である。 図９に続くワイヤボンディングの動作を説明する断面図である。 図１０に続くワイヤボンディングの動作を説明する断面図である。 図１１に続くワイヤボンディングの動作を説明する断面図である。 図１２に続くワイヤボンディングの動作を説明する断面図である。 図１３に続くワイヤボンディングの動作を説明する断面図である。 （ａ）はパッドの形状を長方形とする場合の設計形状の一例を示す図であり、（ｂ）は、実際に製造されるパッドの形状を示す図である。さらに、（ｃ）は、ボールを搭載できる有効領域を示す図である。 （ａ）はパッドの形状を正方形とする場合の設計形状の一例を示す図であり、（ｂ）は、実際に製造されるパッドの形状を示す図である。さらに、（ｃ）は、ボールを搭載できる有効領域を示す図である。 実施の形態１における半導体装置の製造フローを示すフローチャートである。 実施の形態１における半導体装置の製造工程を示す平面図である。 図１８のＡ−Ａ線で切断した断面図である。 図１８に続く半導体装置の製造工程を示す平面図である。 図２０のＡ−Ａ線で切断した断面図である。 図２０に続く半導体装置の製造工程を示す平面図である。 図２２のＡ−Ａ線で切断した断面図である。 図２２に続く半導体装置の製造工程を示す平面図である。 図２４のＡ−Ａ線で切断した断面図である。 図２４に続く半導体装置の製造工程を示す平面図である。 図２６のＡ−Ａ線で切断した断面図である。 実施の形態１における半導体装置（パッケージ）をソケットに挿入した状態を示す断面図である。 実施の形態２における半導体装置を示す平面図である。 図２９のＡ−Ａ線で切断した断面図である。

符号の説明

Ｂ ボール
Ｃ キャピラリ
ＣＥ チップセレクト端子
ＣＨＰ１ コントローラチップ（第２半導体チップ）
ＣＨＰ２ 不揮発性メモリチップ（第１半導体チップ）
ＣＨＰ３ 外部ＬＳＩチップ
ＣＨＰ４ 不揮発性メモリチップ
ＣＨＰ５ 不揮発性メモリチップ
ＤＡＦ１ 絶縁性フィルム
ＤＡＦ２ 絶縁性フィルム
ＤＡＦ３ 絶縁性フィルム
ＥＲ１ 有効領域
ＥＲ２ 有効領域
ＩＦ１ 外部インターフェイス
ＩＦ２ 内部インターフェイス
Ｌ１ 配線
Ｌ２ 配線
Ｌ３ 配線
Ｌ４ 配線
ＬＳ 配線基板
ＭＲ 樹脂
ＯＲ アウタリード（アウタリード部）
Ｐ パッケージ
ＰＤ１ パッド（第１ボンディングリード）
ＰＤ２ パッド（第１電極）
ＰＤ３ パッド（第２ボンディングリード）
ＰＤ４ パッド（第２電極）
ＰＤ５ パッド（ボンディングリード）
ＰＤ６ パッド（ボンディングリード）
ＰＤ７ パッド（ボンディングリード）
ＰＤ８ パッド（ボンディングリード）
ＰＤ９ パッド（電極）
ＰＤ１０ パッド（電極）
ＰＲＥ パワーオンリセット端子
Ｒ リード（インナリード部）
ＳＯＣ ソケット
Ｔ タブ（ダイパッド）
Ｗ ワイヤ
Ｗ１ ワイヤ
Ｗ２ ワイヤ
Ｗ３ ワイヤ
Ｗ４ ワイヤ
Ｗ５ ワイヤ

Claims (24)

1. 平面形状が矩形形状から成り、複数のボンディングリードが形成された表面を有する配線基板と、
   平面形状が矩形形状から成り、複数の電極が形成された主面を有し、前記配線基板の前記表面上に配置された半導体チップと、
   を含み、
   前記複数のボンディングリードのそれぞれは、平面形状が長方形から成り、
   前記複数のボンディングリードは、前記複数のボンディングリードのそれぞれの長辺が前記半導体チップの一辺と並ぶように配置されていることを特徴とする半導体装置。
2. （ａ）導電材料からなる矩形形状のタブと、
   （ｂ）前記タブの周囲に配置されたリードと、
   （ｃ）前記タブ上に配置された矩形形状の配線基板と、
   （ｄ）前記配線基板上に配置された第１半導体チップとを備え、
   前記配線基板の一辺に並行するように、前記配線基板の表面には平面形状が長方形からなる第１ボンディングリードが形成されており、前記第１ボンディングリードは、前記リードとワイヤで電気的に接続されている半導体装置であって、
   前記第１ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第１ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向と並行するように配置されていることを特徴とする半導体装置。
3. 請求項２記載の半導体装置であって、
   前記第１半導体チップは、平面形状が長方形をしており、
   前記第１半導体チップの長辺は、前記配線基板の前記一辺と並行するように配置され、
   前記第１半導体チップの長辺と前記配線基板の前記一辺の間の領域に前記第１ボンディングリードが形成されていることを特徴とする半導体装置。
4. 請求項３記載の半導体装置であって、
   前記第１半導体チップの短辺と並行するように、前記第１半導体チップの表面に第１電極が形成され、かつ、前記配線基板の辺であって前記一辺と交差する他辺と並行するように、前記配線基板の表面に第２ボンディングリードが形成されており、
   前記第１電極と前記第２ボンディングリードとはワイヤで電気的に接続されていることを特徴とする半導体装置。
5. 請求項４記載の半導体装置であって、
   前記配線基板に形成されている前記第１ボンディングリードと、前記配線基板に形成されている前記第２ボンディングリードとは、前記配線基板に形成されている配線で電気的に接続されていることを特徴とする半導体装置。
6. 請求項５記載の半導体装置であって、
   前記配線基板は多層配線基板であることを特徴とする半導体装置。
7. 請求項４記載の半導体装置であって、
   前記第２ボンディングリードは、平面形状が長方形をしていることを特徴とする半導体装置。
8. 請求項７記載の半導体装置であって、
   前記第２ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第２ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向と並行するように配置されていることを特徴とする半導体装置。
9. 請求項８記載の半導体装置であって、
   前記第１ボンディングリードの大きさと前記第２ボンディングリードの大きさとは等しいことを特徴とする半導体装置。
10. 請求項８記載の半導体装置であって、
    前記第１ボンディングリードの大きさは、前記第２ボンディングリードの大きさよりも小さいことを特徴とする半導体装置。
11. 請求項２記載の半導体装置であって、
    前記配線基板と前記第１半導体チップとは絶縁性フィルムで接着されていることを特徴とする半導体装置。
12. 請求項２記載の半導体装置であって、
    前記配線基板上には、前記第１半導体チップの他に、第２半導体チップが配置されていることを特徴とする半導体装置。
13. 請求項１２記載の半導体装置であって、
    前記第１半導体チップは、不揮発性メモリを形成した不揮発性メモリチップであり、
    前記第２半導体チップは、前記不揮発性メモリを制御する集積回路を形成したコントローラチップであることを特徴とする半導体装置。
14. 実装基板に設けられたソケットに挿入して実装される半導体装置であって、
    タブと、
    前記タブの周囲に配置された複数のリードと、
    平面形状が前記タブの外形寸法よりも小さい矩形形状から成り、複数の第1ボンディングリード及び複数の第２ボンディングリードが形成された表面を有し、前記タブ上に第１絶縁性フィルムを介して配置された配線基板と、
    平面形状が矩形形状から成り、複数の第1電極が形成された第1主面を有し、前記配線基板の前記表面上に第２絶縁性フィルムを介して配置された第１半導体チップと、
    前記配線基板の前記複数の第１ボンディングリードと前記複数のリードとをそれぞれ電気的に接続する複数の第１ワイヤと、
    前記第1半導体チップの前記複数の第1電極と前記配線基板の前記複数の第２ボンディングリードとをそれぞれ電気的に接続する複数の第２ワイヤと、
    前記タブ、前記複数のリードのそれぞれの一部、前記配線基板、前記第1半導体チップ、前記複数の第１ワイヤ及び前記複数の第２ワイヤを封止する封止体とを含むことを特徴とする半導体装置。
15. 請求項１４記載の半導体装置であって、
    前記第１ボンディングリードは、配線を介して前記第２ボンディングリードと電気的に接続されていることを特徴とする半導体装置。
16. 請求項１４記載の半導体装置であって、
    前記配線基板の前記表面上には、平面形状が短形形状から成り、複数の第２電極が形成された第２主面を有する第２半導体チップが、第３絶縁性フィルムを介して配置されていることを特徴とする半導体装置。
17. （ａ）矩形形状のタブと前記タブの周囲に形成されているリードを含むリードフレームを用意する工程と、
    （ｂ）前記タブ上に配線基板を搭載する工程と、
    （ｃ）前記配線基板上に第１半導体チップを搭載する工程とを備え、
    前記配線基板の一辺に並行するように、前記配線基板の表面には平面形状が長方形からなる第１ボンディングリードが形成されており、前記第１ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第１ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向に並行するように配置されている半導体装置の製造方法であって、
    （ｄ）前記第１ボンディングリードと前記リードとを第１ワイヤで電気的に接続する工程を有し、
    前記（ｄ）工程は、前記第１ワイヤの一端部を前記第１ボンディングリードに接続した後、前記第１ワイヤの前記一端部とは反対側の他端部を前記リードと接続することを特徴とする半導体装置の製造方法。
18. 請求項１７記載の半導体装置の製造方法であって、
    前記（ｂ）工程は、前記タブと前記配線基板とを第１絶縁性フィルムで接続し、
    前記（ｃ）工程も、前記配線基板と前記第１半導体チップとを第２絶縁性フィルムで接続することを特徴とする半導体装置の製造方法。
19. 請求項１７記載の半導体装置の製造方法であって、
    前記第１半導体チップは平面形状が長方形をしており、
    前記第１半導体チップの長辺は、前記配線基板の前記一辺と並行するように配置され、
    前記第１半導体チップの長辺と前記配線基板の前記一辺の間の領域に前記第１ボンディングリードが形成されていることを特徴とする半導体装置の製造方法。
20. 請求項１９記載の半導体装置の製造方法であって、
    前記第１半導体チップの短辺と並行するように、前記第１半導体チップの表面に第１電極が形成され、かつ、前記配線基板の辺であって前記一辺と交差する他辺と並行するように、前記配線基板の表面に第２ボンディングリードが形成されており、
    （ｅ）さらに、前記第１電極と前記第２ボンディングリードとを第２ワイヤで接続する工程を有することを特徴とする半導体装置の製造方法。
21. 請求項２０記載の半導体装置の製造方法であって、
    前記（ｅ）工程は、前記第２ワイヤの一端部を前記第１電極に接続した後、前記第２ワイヤの前記一端部とは反対側の他端部を前記第２ボンディングリードと接続することを特徴とする半導体装置の製造方法。
22. 請求項２１記載の半導体装置の製造方法であって、
    前記第２ボンディングリードは、平面形状が長方形をしており、
    前記第２ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第２ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向と並行するように配置されていることを特徴とする半導体装置の製造方法。
23. 請求項２０記載の半導体装置の製造方法であって、
    前記（ｃ）工程後、前記（ｅ）工程を実施し、
    前記（ｅ）工程後、前記（ｄ）工程を実施することを特徴とする半導体装置の製造方法。
24. 半導体チップを封止することにより形成されたパッケージを実装基板のソケットに挿入する工程を含み、
    前記パッケージは、
    （ａ）導電材料からなる矩形形状のタブと、
    （ｂ）前記タブの周囲に配置されたリードと、
    （ｃ）前記タブ上に配置された矩形形状の配線基板と、
    （ｄ）前記配線基板上に配置された前記半導体チップと、
    （ｅ）前記半導体チップを封止する封止材とを備え、
    前記配線基板の一辺に並行するように、前記配線基板の表面には平面形状が長方形からなる第１ボンディングリードが形成されており、前記第１ボンディングリードは、前記リードとワイヤで電気的に接続されているものであり、
    前記第１ボンディングリードの長辺は、前記配線基板の前記一辺と並行するように配置され、前記第１ボンディングリードの短辺は、前記配線基板の前記一辺と交差する方向と並行するように配置されている半導体装置の実装方法であって、
    前記封止材から露出している前記リードの一部を示すアウタリードを前記実装基板の前記ソケットに挿入することにより、前記パッケージを前記実装基板に実装することを特徴とする半導体装置の実装方法。

Images