JP2003031610A - 半導体装置及びそのワイヤーボンディング方法 - Google Patents

半導体装置及びそのワイヤーボンディング方法

Info

Publication number
JP2003031610A
JP2003031610A JP2001214954A JP2001214954A JP2003031610A JP 2003031610 A JP2003031610 A JP 2003031610A JP 2001214954 A JP2001214954 A JP 2001214954A JP 2001214954 A JP2001214954 A JP 2001214954A JP 2003031610 A JP2003031610 A JP 2003031610A
Authority
JP
Japan
Prior art keywords
wire
bonding
bonding pad
point
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001214954A
Other languages
English (en)
Inventor
Takeshi Kida
剛 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001214954A priority Critical patent/JP2003031610A/ja
Priority to TW91114849A priority patent/TWI287843B/zh
Priority to US10/194,142 priority patent/US7514800B2/en
Priority to KR10-2002-0041679A priority patent/KR100479190B1/ko
Publication of JP2003031610A publication Critical patent/JP2003031610A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 キャピラリーとワイヤーとの干渉・接触を避
けながらボンディングパッドとフィンガーが接合される
半導体素子及びそのワイヤーボンディング方法を提供す
ること。 【解決手段】 半導体素子１０は、ボンディングパッド
１２を備えた矩形の半導体チップ１４とフィンガー１６
を備えた矩形のリードフレーム１８よりなる。ワイヤー
２０により、それぞれのボンディングパッド１２とそれ
ぞれのフィンガー１６は接合される。ワイヤーは、比較
的短い第１のワイヤー群２０と、比較的長い第２のワイ
ヤー群（図示せず）に振り分けられる。第１のワイヤー
群２０のボンディングパッド側接合点は、半導体チップ
１４の外縁に近い位置に、第２のワイヤー群のボンディ
ングパッド側接合点は、半導体チップ１４の外縁から離
れた位置にずれている。これにより、先行形成されたワ
イヤーとキャピラリーの干渉を避けることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップのボ
ンディングパッドと基板のフィンガーとをキャピラリー
を用いてワイヤー接合するための、半導体装置のワイヤ
ーボンディング方法に関する。
【０００２】
【従来の技術】図７は従来の半導体装置の要部平面図、
図８は図７の正面図を示している。半導体装置６０は、
ボンディングパッド６２を備えた半導体チップ６４とフ
ィンガー６６を備えた基板６８よりなる。それぞれのボ
ンディングパッド６２とそれぞれのフィンガー６６は、
ワイヤー７０により接合される。この種の半導体装置６
０の製造方法は、専ら、プロービング工程とボンディン
グ工程よりなる。プロービング工程では、探針（図示せ
ず）がボンディングパッド６２の表面中心に接触し、内
部回路の正常動作の確認及び検査を行う。このとき、一
般的に、プローブ痕がボンディングパッド６２の表面に
生じる。ボンディング工程では、一般的に、キャピラリ
ー７２を利用して、ボンディングパッド６２の中心とフ
ィンガー６６とがワイヤー７０により接合される。
【０００３】図７及び図８を参照して、ボンディング工
程を詳細に説明する。ボンディングパッド６２は半導体
チップ６４の外縁に沿って整列するように設けられてい
る。フィンガー６６は基板６８の外縁に沿って整列する
ように設けられている。ボンディングパッド６２は千鳥
状で複列に配置されることがあり、フィンガー６６も千
鳥状で複列に配置される場合もある。ここでは、ボンデ
ィングパッド６２は単列とし、フィンガー６６は千鳥状
で複列であるとする。
【０００４】フィンガー６６が千鳥状で複列であるの
で、短いワイヤーと長いワイヤーが存在する。通常、短
いワイヤーが先行してボンディングパッド６４及びフィ
ンガー６６に接合される。長いワイヤーが先行すると、
短いワイヤーが基板６８に接合されるとき、キャピラリ
ーが先行して接合された長いワイヤーに接触するためで
ある。より具体的には、キャピラリーは、ボンディング
パッドの幅（ピッチ）より最大直径が大きく、ボンディ
ングパッドへのボンディング時には接触せずとも、フィ
ンガーへのステッチボンディング時に干渉や接触をする
からである。そのため、まず、短いワイヤーによりボン
ディングパッドとフィンガーが接合される。その後、長
いワイヤーによりボンディングパッドとフィンガーが接
合される。
【０００５】
【発明が解決しようとする課題】従来のボンディング方
法では、２つの問題がある。 （１）第１に、プローブ痕とボンディング位置が同じで
あることに問題がある。探針によりプロービング工程を
行うと、ボンディングパッドの表面が荒れる。プローブ
痕の上でワイヤーボンディングを行うと、接合が不安定
になる。上記従来例では、ボンディングパッドが単列で
ある場合を例示したが、ボンディングパッドが千鳥状で
複列であっても同じ問題がある。
【０００６】（２）第２に、先に、短いワイヤーにより
ボンディングパッドとフィンガーが接合されても、後続
する長いワイヤーによりボンディングパッドとフィンガ
ーが接合される場合、先行形成した短いワイヤーにキャ
ピラリーが干渉・接触する問題がある。詳細には、キャ
ピラリーは、金線をトーチで溶かしながら圧着ボールを
形成する。その後、キャピラリーは、ボンディングパッ
ドに圧着ボールを押し付ける。その際、短いワイヤーが
先に形成されていても、キャピラリーがワイヤーと接触
する。フィンガー側は、通常、スペースに余裕があるの
で、キャピラリーが干渉・接触することは少ない。しか
し、ボンディングパッドは、半導体チップの外縁で密に
設けられているので、キャピラリーが短いワイヤーに干
渉・接触する危険が高くなる。特に、ワイヤーは半導体
チップを中心に放射状に形成されることが多い。これ
は、フィンガーのピッチの方がボンディングパッドのピ
ッチより広くなるためである。そのため、傾斜角度が大
きくなると、図７に示されるように、ワイヤーがキャピ
ラリーの移動軌跡と干渉することにもなる。ワイヤーに
長短がない場合においても、ワイヤーが放射状である
と、その傾斜角度によっては、先行するワイヤーにキャ
ピラリーが干渉・接触する問題がある。
【０００７】なお、上記半導体装置は、ボンディングパ
ッドが単列である場合を例示したが、特許第３０４６６
３０号公報の図１に示されるように、外側列及び内側列
のボンディングパッドが千鳥状で複列に配置された半導
体装置も提案されている。このような半導体装置は、ボ
ンディングパッドの高密度化という観点では優れてい
る。しかし、上記第１の問題が解決に至っていない。な
お、上記第２の問題は、外側列のボンディングパッドか
らワイヤーにより接合されると、上記第２の問題は一応
解決される。しかし、その一方で、外側列及び内側列の
ボンディングパッドが千鳥状に複列に配置されると、ボ
ンディングパッド毎にワイヤーの属性が固定されてしま
うため、半導体装置の汎用性が低くなるという問題が生
じる。また、ボンディングパッドが千鳥状に複列で配置
されていても、ボンディングパッドの高密度化が進む
と、外側列及び内側列の個々の列において、先行形成し
たワイヤーにキャピラリーが干渉・接触する問題が生じ
る。
【０００８】本発明の目的は、キャピラリーから送出さ
れるワイヤーによりボンディングパッドとワイヤーが次
々と接合される場合において、キャピラリーとワイヤー
との干渉・接触を避けながらボンディングパッドとフィ
ンガーが接合された半導体装置及びそのワイヤーボンデ
ィング方法を提供することにある。本発明の他の目的
は、ワイヤー属性、例えば、長さや傾斜角度を参照し
て、干渉・接触を生じることがないように、ワイヤーボ
ンディングの順番を自動的に演算することができる、ワ
イヤーボンディング方法を提供することにある。本発明
のさらに他の目的は、ボンディングパッド上でプローブ
痕とワイヤー接合部の中心をずらすことにより、ボンデ
ィングパッドのプローブ痕を極力避けてボンディング工
程を行うことができる、ワイヤーボンディング方法を提
供することにある。
【０００９】
【課題を解決するための手段】そこで、本発明は、半導
体チップの複数のボンディングパッドと基板の複数のフ
ィンガーとがワイヤーで接合された半導体装置におい
て、前記ボンディングパッドが、前記半導体チップの外
縁に沿って少なくとも一部分が整列して配置され、少な
くとも１つのワイヤーにおけるボンディングパッド側接
合点が、当該ワイヤーに隣合うワイヤーのボンディング
パッド側接合点と前記外縁に向う方向にずれていること
を特徴とする半導体装置を提供する。
【００１０】ボンディングパッドが千鳥状であれば、ワ
イヤーによりボンディングパッドとフィンガーが接合さ
れる場合に、先行形成されたワイヤーとキャピラリーが
干渉・接触することは少ない。しかし、整列して配置さ
れたボンディングパッド上でワイヤーを接合する場合、
特に、半導体チップ上でボンディングパッドが高密度で
配置されている場合は、整列するボンディングパッド同
士において先行形成されたワイヤーとキャピラリーが干
渉・接触する。本発明では、少なくとも１つのワイヤー
において、そのボンディングパッド側接合点が隣合う同
列のワイヤーのボンディングパッド側接合点と外縁に向
う方向にずれている。例えば、隣合うワイヤーのボンデ
ィングパッド側接合点が、ボンディングパッドの中心に
ある場合は、当該ワイヤーのボンディングパッド側接合
点は、半導体チップの外縁に向って、又は、半導体チッ
プの外縁と反対側に向ってずれている。また、例えば、
隣合うワイヤーのボンディングパッド側接合点が、ボン
ディングパッドの外縁に偏寄している場合は、当該ワイ
ヤーのボンディングパッド側接合点は、半導体チップの
外縁と反対側に向ってずれている。ボンディングパッド
が半導体チップの外縁に沿って単列で配置されていよう
と、ボンディングパッドが半導体チップの外縁に沿って
複列で配置されていようと、同列内でキャピラリーによ
りワイヤーを接合する場合は同じである。このように構
成された半導体装置では、比較的外縁に近いボンディン
グパッド側接合点のワイヤーが先行して形成され、その
後、比較的外縁から遠いボンディングパッド側接合点の
ワイヤーが形成される。キャピラリーの周辺には、先行
形成されたワイヤーが存在することがなくなり、ワイヤ
ーとキャピラリーとの干渉・接触を避けることができ
る。
【００１１】以上は、ボンディングパッド側接合点に着
目したが、フィンガー側接合点においても同様の問題を
回避することが好ましい。もっとも、公知の基板は、フ
ィンガーが基板の外縁に沿って整列しているものに加え
て、フィンガーが基板の外縁に向う方向にずれているも
のがある。これらの半導体装置において、フィンガーの
位置を無視してボンディングパッド側接合点をずらせる
のではなく、フィンガー側接合点の位置に着目して、前
記ワイヤーが互いに近接するボンディングパッド側接合
点とフィンガー側接合点を備えた第１のワイヤー群と、
互いに離間するボンディングパッド側接合点とフィンガ
ー側接合点を備えた第２のワイヤー群に振り分けてい
る。すなわち、フィンガーが基板の外縁に沿って整列し
ているものでは、フィンガー側接合点をずらせて第１の
ワイヤー群及び第２のワイヤー群が形成される。また、
フィンガーが基板の外縁に向う方向にずれているもので
は、それぞれのフィンガーを基準に第１のワイヤー群及
び第２のワイヤー群が形成される。こうすることによ
り、ボンディングパッド側接合点だけでなく、フィンガ
ー側接合点においても、ワイヤーとキャピラリーとの干
渉・接触を避けることができる。なお、第１のワイヤー
群と第２のワイヤー群と配置は、先行形成したワイヤー
とキャピラリーとの干渉・接触がない限り、１つのボン
ディングパッド列において、ランダムに配列されていて
も、交互に配列されていてもよい。
【００１２】本発明は、特に、半導体チップの複数のボ
ンディングパッドと前記半導体チップを囲繞する基板の
複数のフィンガーとがワイヤーで接合され、隣合うワイ
ヤー間の間隔が前記基板の外縁に向って広がるように構
成された半導体装置に対して有用である。一般的な半導
体装置は、半導体チップの数倍ある基板を備えている。
ワイヤーは、実質的に放射状に形成され、隣合うワイヤ
ーは間隔を漸増させている。その結果、半導体チップの
四隅のワイヤーは半導体チップの外縁に対して傾斜す
る。傾斜角度は、四隅ほど大きくなる。このような半導
体装置では、ワイヤーがボンディングパッドに接合され
るとき、先行形成された四隅のワイヤーとキャピラリー
が干渉・接触しやすい。ただし、各辺の中央付近のワイ
ヤーは干渉・接触することは少ない。したがって、各辺
の両端近傍のワイヤーにおけるボンディングパッド側接
合点が、当該ワイヤーに隣合うワイヤーのボンディング
パッド側接合点と前記外縁に向う方向にずれていれば十
分に干渉・接触を避けることができる。各辺の中央近傍
のワイヤーについては、干渉が生じないのであれば、あ
えて隣合うワイヤー同士でボンディングパッド側接合点
をずらす必要がないが、ずらすことによりワイヤー属性
のグループ化を単純化することができる場合はずらすこ
とが可能である。
【００１３】なお、ボンディングパッドが、前記外縁に
向う方向に縦長であり、前記ワイヤーのボンディングパ
ッド側接合点がボンディングパッドの中心から前記外縁
に向う方向にずれていることが好ましい。ボンディング
パッド側接合点を中心からずらせることにより、ボンデ
ィングパッド上には、ボンディングパッド側接合点以外
に比較的広いスペースを確保することができる。こうす
ることにより、プロービング工程を行う際、ボンディン
グパッド上のボンディングパッド側接合点以外でプロー
ブ探針を押し当てることができる。ボンディングパッド
表面が荒れた状態のプローブ痕にボンディングパッド側
接合点を求めると、ワイヤーとの接合が不十分になるこ
とが予想されるが。本発明では、ボンディングパッド側
接合点以外でプロービング工程を行うことができるの
で、ワイヤー接合時の不良発生を抑えることができる。
【００１４】また、本発明は、半導体チップの複数のボ
ンディングパッドと基板の複数のフィンガーとがキャピ
ラリーから送出されるワイヤーで接合された半導体装置
におけるワイヤーボンディグ方法において、フィンガー
側接合点によって、比較的短い第１のワイヤー群と比較
的長い第２のワイヤー群に振り分け、ボンディングパッ
ド側接合点とフィンガー側接合点を結ぶそれぞれのワイ
ヤー軌道と前記ワイヤーを形成するキャピラリーの軌跡
とが干渉するワイヤーについてボンディングパッド側接
合点を前記半導体チップの外縁に向う方向にずらす工
程；前記第１のワイヤー群のボンディングパッド側接合
点とフィンガー側接合点とが当該ワイヤーで接合される
工程；及び前記第２のワイヤー群のボンディングパッド
側接合点とフィンガー側接合点とが当該ワイヤーで接合
される工程；を含むワイヤーボンディング方法を提供す
る。
【００１５】半導体チップ及び基板が与えられると、ボ
ンディングパッドの定点を基準にボンディングパッド側
接合点が仮決めされる。仮決めされたボンディングパッ
ド側接合点は、ボンディングパッドの中心又は外縁に向
う方向に偏寄した位置とする。また、ここでは、フィン
ガー側接合点は常に中心を定点として説明する。仮決め
されたボンディングパッド側接合点とフィンガー側接合
点とが決定されると、それぞれのワイヤーについてワイ
ヤー軌道が決定される。次いで、ワイヤー軌道に基づい
てキャピラリーの軌跡が決定される。キャピラリーは、
ワイヤーと異なり一定の幅がある。したがって、ワイヤ
ー軌道とキャピラリー軌跡が干渉する恐れがある。そこ
で、ワイヤー軌道とキャピラリー軌跡が干渉する場合に
は、そのワイヤーのボンディングパッド側接合点を外縁
に向う方向にずらせる。例えば、仮決めしたボンディン
グパッド側接合点がボンディングパッドの中心である場
合には、干渉しているワイヤーのボンディングパッド側
接合点を外縁に近付く方向にずらすことにより、ワイヤ
ー軌道とキャピラリー軌跡は非干渉となる。また、例え
ば、仮決めしたボンディングパッド側接合点がボンディ
ングパッドの外縁に近付く方向に偏寄している場合に
は、干渉しているキャピラリー軌跡のワイヤーのボンデ
ィングパッド側接合点を外縁に近付く方向と反対方向に
ずらすことにより、ワイヤー軌道とキャピラリー軌跡は
非干渉となる。さらに、例えば、仮決めしたボンディン
グパッド側接合点がボンディングパッドの外縁から離れ
る方向に偏寄している場合には、干渉しているワイヤー
のボンディングパッド側接合点を外縁に近付く方向ずら
すことにより、ワイヤー軌道とキャピラリー軌跡は非干
渉となる。
【００１６】その後、第１のワイヤー群を先行させて、
ボンディングパッド側接合点とフィンガー側接合点とが
そのワイヤー群で接合される。次いで、第２のワイヤー
により、ボンディングパッド側接合点とフィンガー側接
合点とがそのワイヤー群で接合される。こうすることに
より、キャピラリーを利用してワイヤーがボンディング
パッドに接合される際、先行する第１のワイヤーが存在
していても、後続の第２のワイヤー群は、それを形成す
るキャピラリーが先行する第１のワイヤー群と干渉する
ことがなくなる。
【００１７】なお、前記振り分ける工程が、比較的短い
第１のワイヤー群のボンディングパッド側接合点をボン
ディングパッドの中心から半導体チップの外縁に向って
ずらす工程と、比較的長い第２のワイヤー群のボンディ
ングパッド側接合点をボンディングパッドの中心から半
導体チップの外縁と反対に向ってずらす工程を含むこと
が好ましい。それぞれのボンディングパッドにおいて、
比較的短い第１のワイヤー群と比較的長い第２のワイヤ
ー群をボンディングパッドの中心から互いにずらせるこ
とにより、第１のワイヤー群のボンディングパッド側接
合点と第２のワイヤー群のボンディングパッド側接合点
との間隔が広がる。これにより、第２のワイヤー群がボ
ンディングパッドに接合される際、第１のワイヤー群と
キャピラリーとが確実に干渉・接触しなくなる。
【００１８】また、前記振り分ける工程において、前記
ワイヤーを比較的短い第１のワイヤー群と比較的長い第
２のワイヤー群を交互に振り分けることが好ましい。第
１のワイヤー群と第２のワイヤー群を交互に振り分ける
ことにより、第１のワイヤー群と第２のワイヤー群のそ
れぞれのボンディングパッド側接合点の間隔は、同じワ
イヤー群が隣合う場合のボンディングパッド側接合点の
間隔に比べて広くなる。こうすることより、先行形成さ
れたワイヤー群とキャピラリーとが確実に干渉・接触し
なくなる。
【００１９】上記形態では、ボンディングパッド側接合
点にのみ着目して、隣合うワイヤーのボンディングパッ
ド側接合点をずらせることを意図しているが、フィンガ
ー側接合点においても同様にその接合点をずらせること
が好ましい。そこで、基板が半導体チップに近いフィン
ガーと半導体チップに遠いフィンガーを備えている半導
体装置では、前記ワイヤーを、半導体チップに近いフィ
ンガーに対応させて比較的短い第１のワイヤー群を割り
当て、半導体チップに遠いフィンガーに対応させて比較
的長い第２のワイヤー群を割り当てることが好ましい。
こうすることにより、フィンガー側接合点においても、
先行形成された第１のワイヤー群と第２のワイヤー群を
送出するキャピラリーとが干渉・接触しなくなる。
【００２０】さらに、本発明では、半導体チップの複数
のボンディングパッドと基板の複数のフィンガーとがキ
ャピラリーから送出されるワイヤーで接合された半導体
装置におけるワイヤーボンディグ方法において、フィン
ガー側接合点によって、比較的短い第１のワイヤー群、
比較的長い第２のワイヤー群、第１のワイヤー群と第２
のワイヤー群との中間的な長さの初期設定ワイヤー群に
振り分け、ボンディングパッド側接合点とフィンガー側
接合点を結ぶそれぞれのワイヤー軌道と前記ワイヤーを
形成するキャピラリーの軌跡とが干渉する第１のワイヤ
ー群と第２のワイヤー群に含まれるワイヤーについてボ
ンディングパッド側接合点を前記半導体チップの外縁に
向う方向にずらす工程；前記第１のワイヤー群のボンデ
ィングパッド側接合点とフィンガー側接合点とが当該ワ
イヤーで接合される工程；前記長さ不変の初期設定ワイ
ヤー群のボンディングパッド側接合点とフィンガー側接
合点とが当該ワイヤーで接合される工程；及び前記第２
のワイヤー群のボンディングパッド側接合点とフィンガ
ー側接合点とが当該ワイヤーで接合される工程；を含む
ワイヤーボンディング方法を提供する。
【００２１】半導体チップ及び基板が与えられると、ボ
ンディングパッドの定点を基準にボンディングパッド側
接合点が仮決めされる。仮決めされたボンディングパッ
ド側接合点は、ボンディングパッドの中心とする。ま
た、フィンガー側接合点は常に中心として説明する。仮
決めされたボンディングパッド側接合点とフィンガー側
接合点とが決定されると、それぞれのワイヤーについて
ワイヤー軌道が決定される。次いで、ワイヤー軌道に基
づいてキャピラリーの軌跡が決定される。キャピラリー
は、ワイヤーと異なり一定の幅がある。したがって、ワ
イヤー軌道とキャピラリー軌跡が干渉する恐れがある。
そこで、ワイヤー軌道とキャピラリー軌跡が干渉する可
能性が極めて高い場合には、一部のワイヤーにおいてボ
ンディングパッド側接合点を外縁に近付く方向にずら
し、一部のワイヤーにおいてボンディングパッド側接合
点を外縁から離れる方向にずらせる。例えば、仮決めし
たボンディングパッド側接合点がボンディングパッドの
中心である場合には、干渉しているワイヤーのボンディ
ングパッド側接合点を外縁に近付く方向にずらすことに
より、ワイヤー軌道とキャピラリー軌跡は非干渉とな
る。また、干渉してないワイヤーのボンディングパッド
側接合点を外縁から離れる方向にずらすことにより、ワ
イヤー軌道とキャピラリー軌跡は確実に非干渉となる。
【００２２】その後、第１のワイヤー群、長さ不変の初
期設定ワイヤー群、第２のワイヤー群の順番で、ボンデ
ィングパッド側接合点とフィンガー側接合点とがそれぞ
れのワイヤー群で接合される。こうすることにより、キ
ャピラリーを利用してワイヤーがボンディングパッドに
接合される際、先行するワイヤーが存在していても、後
続のワイヤー群は、それを形成するキャピラリーが先行
するワイヤー群と干渉することがなくなる。
【００２３】また、ボンディングパッド側接合点を外縁
に向う方向にずらせることにより、ボンディングパッド
表面にはスペースが形成される。半導体装置は、プロー
ビングによってボンディングより前の工程で検査され
る。このとき、プローブ探針によってプローブ痕が形成
される。本発明では、ボンディングパッド上のボンディ
ングパッド側接合点を避けて、プロービング工程を行う
こと提案する。こうすることにより、ボンディングパッ
ド側接合点をプローブ痕がない部分に設定できる。した
がって、ワイヤーの接合が安定する。
【００２４】
【発明の実施の形態】以下、図面を参照して本発明によ
る半導体装置及びそのワイヤーボンデンィグ方法の一実
施形態を説明する。
【００２５】図１は、本発明による半導体装置１０の第
１実施形態を示している。半導体装置１０は、ボンディ
ングパッド１２を備えた矩形の半導体チップ１４とフィ
ンガー１６を備えた矩形の基板１８よりなる。ワイヤー
２０により、それぞれのボンディングパッド１２とそれ
ぞれのフィンガー１６は接合される。ボンディングパッ
ド１２は、半導体チップ１４の４辺の外縁に沿って同列
且つ単列で配置されている。それぞれのボンディングパ
ッド１２は、例えば、外縁に向う方向に縦長で形成され
た長方形のような矩形である。もっとも、ボンディング
パッド１２は、他の形状であってもよい。フィンガー１
６は、公知の形態をしており、例えば、ボンディングパ
ッド１２と同数で基板１８の外縁に沿って複列で配置さ
れている。ただし、基板１８は、半導体チップ１４を囲
繞しているので、各辺の長さは半導体チップ１４より長
くなっている。ワイヤー２０は、対応するボンディング
パッド１２とフィンガー１６とを電気的に接続する。ボ
ンディングパッド１２とフィンガー１６とは、このワイ
ヤー２０によって接合される。基板１８は半導体チップ
１４より大きいので、それぞれのワイヤー２０は、実質
的に放射状に形成される。したがって、ワイヤー２０
は、半導体チップ１４及び基板１８の四隅ほど傾斜角度
が大きくなる。また、四隅ほど傾斜角度が大きくなるの
で、隣合うワイヤー同士の間隔は基板１８に向って漸増
する。
【００２６】図１に示されるように、複列のフィンガー
１６のうち、半導体チップ１４に近いフィンガー１６ａ
と半導体チップ１４から離れたフィンガー１６ｂを基準
に、ワイヤーは、比較的短い第１のワイヤー群２０と、
比較的長い第２のワイヤー群（図示せず）に振り分けら
れる。第１のワイヤー群２０のボンディングパッド側接
合点は、半導体チップ１４の外縁に近い位置、すなわ
ち、フィンガー１６に近い位置に設定されている。一
方、第２のワイヤー群のボンディングパッド側接合点
は、半導体チップ１４の外縁から離れた位置、すなわ
ち、フィンガー１６から遠い位置に設定されている。も
っとも、第１のワイヤー群２０のボンディングパッド側
接合点と第２のワイヤー群のボンディングパッド側接合
点との一方が、ボンディングパッド１２の中心にあって
もよい。
【００２７】図４は、本発明による半導体装置３０の第
２実施形態を示している。半導体装置３０は、同形状の
細長い長方形のボンディングパッド３２を備えた半導体
チップと、同形状の細長い長方形のフィンガー３４を備
えた基板よりなる。ワイヤー３６により、それぞれのボ
ンディングパッド３２とそれぞれのフィンガー３４が接
合される。ボンディングパッド３２は、第１実施形態と
同様に、半導体チップの４辺の外縁に沿って同列且つ単
列で配置されている。フィンガー３４は、基板の外縁に
沿って同列で且つ単列で配置されている。本実施形態の
フィンガー３４は、放射状に配置されている。ワイヤー
３６は、対応するボンディングパッド３２とフィンガー
３４とを電気的に接続する。基板は半導体チップより大
きいので、それぞれのワイヤー３６は、実質的に放射状
に形成される。
【００２８】本実施形態では、同形状の細長い長方形の
ボンディングパッド及び同形状の細長い長方形のフィン
ガーを利用して、これらを接合するワイヤーの属性を変
更する。ワイヤーは、長さ及び高さによって、異なる属
性を持つ。図４に明示されるように、第１のワイヤー群
３６ａは、ボンディングパッド及びフィンガーのそれぞ
れの中心から互いに近付く位置に接合点を持つ。第２の
ワイヤー群３６ｂは、ボンディングパッド及びフィンガ
ーのそれぞれの中心から互いに離れる位置に接合点を持
つ。もっとも、初期設定ワイヤー群として、ボンディン
グパッド及びフィンガーの中心の接合点を持つワイヤー
を混在させてもよい。また、第１のワイヤー群３６ａ
は、第２のワイヤー群３６ｂに比べて低い軌道を備えて
いる。このように、それぞれのワイヤー群が、高さにお
いて異なる属性を備えているので、実質的なワイヤー間
隔が広くなり、ショート防止に有利である。
【００２９】図５は、本発明による半導体装置４０の第
３実施形態を示している。半導体装置４０は、同形状の
細長い長方形のボンディングパッド４２を備えた半導体
チップと、リング状の第１のフィンガー４４ａ及び矩形
のフィンガー４４ｂを備えた基板よりなる。本実施形態
では、リング状の第１のフィンガー４４ａが内側に配置
され、矩形のフィンガー４４ｂが外側に配置されている
が、この関係が逆でもよい。ワイヤー４６により、それ
ぞれのボンディングパッド４２とそれぞれのフィンガー
４４ａ，４４ｂが接合される。ボンディングパッド４２
は、第１実施形態と同様に、半導体チップの４辺の外縁
に沿って同列且つ単列で配置されている。ワイヤー４６
は、対応するボンディングパッド４２とフィンガー４４
ａ、４４ｂとを電気的に接続する。
【００３０】本実施形態では、同形状の細長い長方形の
ボンディングパッド並びにリング状のフィンガー４４ａ
及び矩形のフィンガー４４ｂを利用して、これらを接合
するワイヤーの属性を変更する。ワイヤーは、長さ及び
高さによって、異なる属性を持つ。図５に明示されるよ
うに、第１のワイヤー群４６ａは、ボンディングパッド
の外縁に近い位置とリング状のフィンガー４４ａに接合
点を持つ。第２のワイヤー群４６ｂは、ボンディングパ
ッドと外縁に遠い位置と矩形のフィンガー４４ｂに接合
点を持つ。また、第１のワイヤー群４６ａは、第２のワ
イヤー群４６ｂに比べて低い軌道を備えている。ＢＧＡ
（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）系の半導体装置で
は、このような配置になることが多い。
【００３１】図６は、本発明による半導体装置５０の第
４実施形態を示している。半導体装置５０は、ボンディ
ングパッド５２ａ，５２ｂを備えた半導体チップと、フ
ィンガーを備えた基板よりなる。図６において、フィン
ガー、基板及びワイヤーは省略されている。ボンディン
グパッド５２は、半導体チップの４辺の外縁に沿って複
列で配置されている。外側列のボンディングパッド５２
ａ及び内側列のボンディングパッド５２ｂとも、同形状
の細長い長方形である。外側列のボンディングパッドと
内側列のボンディングパッドは、先行形成したワイヤー
との干渉・接触を避けるため、本実施形態のように千鳥
状に配置されていることが好ましいが、それぞれのボン
ディングパッド５２ａ，５２ｂが同位相で配置されてい
てもよい。
【００３２】本実施形態では、同列内において、第１の
ワイヤー群と第２のワイヤー群が存在する。すなわち、
外側列においても、内側列においても、第１のワイヤー
群と第２のワイヤー群が存在する。基板及びフィンガー
との関係では、最も近いフィンガー側接合点に外側列の
第１のワイヤー群が対応し、順次、外側列の第２のワイ
ヤー群、内側列の第１のフィンガー群、内側列の第２の
フィンガー群が対応する。こうすることにより、ワイヤ
ーは異なる属性を持つ。すなわち、ワイヤーの長さは、
外側列の第１のフィンガー群、外側列の第２のワイヤー
群、内側列の第１のフィンガー群、内側列の第２のフィ
ンガー群の順で長くなる。さらに、ボンディングパッド
の中心にボンディングパッド側接合点を持つワイヤー群
を混在させる場合もある。
【００３３】次に、ワイヤーボンディング方法について
説明する。本発明の方法は、演算工程、すなわち、ワイ
ヤーを振り分ける工程と、プロービング工程と、ワイヤ
ーのボンディング工程を含む。図２は、演算工程を示す
フローチャートを示している。半導体チップ及び基板が
与えられ、製造装置が決められる。パッドサイズ、ワイ
ヤー径、キャピラリー寸法は、固有値（定数）となる。
その後、ボンディングパッド側接合点となるボンディン
グ座標が仮決めされる。この段階で、ワイヤーのループ
属性も仮決めされる。ループ属性とは、ボンディングパ
ッド側接合点とフィンガー側接合点との間の間隔で決定
されるワイヤーの長さと、ワイヤーの高さである（ステ
ップＳ１）。
【００３４】それぞれのワイヤーについて、ボンディン
グパッド側接合点及びループ属性が決定されると、ワイ
ヤー軌道が決定される。また、同時に、キャピラリーの
移動軌跡が決定される。キャピラリーの移動軌跡とは、
キャピラリーのヘッドが移動するときに空間を横切る一
定幅の軌跡である。図１において、トーンを付して示し
た領域２２が、ボンディングパッド側接合点においてキ
ャピラリーが占有する領域である。例えば、図７のよう
にワイヤーの軌道とキャピラリーの軌跡が干渉する場
合、フィンガー１６ａに対応するワイヤーと、フィンガ
ー１６ｂに対応するワイヤーのぞれぞれについて、隣接
する（隣合う）ワイヤー−キャピラリー間距離の限界値
を計算し、それ以上の距離となるようにずらし量を計算
する（ステップＳ２）。
【００３５】次いで、任意の２本の隣接した（隣合う）
ワイヤーを選択し（ステップＳ３）、そのループ属性が
同一であるかの判断を行う（ステップＳ４）。同一と
は、例えば、フィンガー１６が単列である場合におい
て、半導体チップ１４の各辺の中央付近では、ワイヤー
が実質的に同じ軌道をもつことを意味する。この場合、
ワイヤー２０は半導体チップ１４の各辺に直交した状態
にあり、ワイヤー軌道とキャピラリー軌跡が干渉しない
場合があり、仮決めされたボンディングパッド側接合点
は、そのまま維持の位置を接合点として維持される。
【００３６】ループ属性が異なる場合、さらに、任意の
２本のワイヤーについて、ワイヤー軌道とキャピラリー
軌跡が干渉・接触するかを判断するために距離計算が行
われる（ステップＳ５）。ワイヤー軌道とキャピラリー
軌跡との間にクリアランスがあると、仮決めされたボン
ディングパッド側接合点は、そのまま維持の位置を接合
点として維持される。
【００３７】クリアランスが無いと判断した場合、ボン
ディングパッド側接合点の位置を変更する（ステップＳ
６）。フィンガーが単列の場合、ボンディングパッド側
接合点を中心に維持、ステップ２で決定したずらし量で
チップ外側にずらす（半導体チップの外縁に近付く方向
に変更）、ステップ２で決定したずらし量でチップ内側
にずらす（半導体チップの外縁から離れる方向に変更）
を行う。同時に、ワイヤーの高さを設定し、中ループは
仮決めされた中程度の高さに維持、低ループは低くする
設定（ステップＳ７）、高ループは高くする設定を行う
（ステップＳ８）。
【００３８】こうすることにより、ワイヤー軌道とキャ
ピラリー軌跡が非干渉となるように、ワイヤーが長さを
基準に３種に振り分けられる（ステップＳ９）。なお、
図１では、低ループの比較的短い第１のワイヤー群と、
高ループの比較的長い第２のワイヤー群について例示し
ているが、上記フローチャートのように、３種のワイヤ
ー群の設定も可能である。
【００３９】図３は、他の簡易な演算工程を示すフロー
チャートを示している。ボンディングパッド側接合点と
なるボンディング座標を中心に初期設定し、ワイヤーの
長さ及び高さに関するループ属性及びずらし量を初期設
定する（ステップＳ１１）。この段階において、設定値
に基づき、ワイヤーのループ属性から、高ループ、中ル
ープ及び低ループの判定を行う（ステップＳ１２）。ル
ープ属性に基づいて、ボンディングパッドが形成された
範囲内で高ループと低ループについてのみボンディング
パッド座標を移動・変更する。短ループの場合は、ボン
ディングパッド側接合点となる座標を外縁に向って移動
させ（ステップＳ１３）、高ループの場合は、ボンディ
ングパッド側接合点となる座標を外縁から離れるように
移動させる（ステップＳ１４）。以上の流れによって、
ワイヤー軌道とキャピラリー軌跡が非干渉となるよう
に、ワイヤーが長さを基準に３種に振り分けられる（ス
テップＳ１５）。
【００４０】最終的なパッド側ボンディング位置の情報
をもとに、プローブカードの針立て仕様が決定される。
プロービング工程では、プローブ探針をボンディングパ
ッド１２に押し当てる。このとき、図１に示すように、
プローブ探針によってプローブ痕２４が生じる。そのた
め、プロービング工程におけるプローブ探針押し当て位
置として、ボンディングパッドの範囲内でボンディング
パッド側接合点の座標以外の場所を選定する。その後、
プロービング工程を行う。
【００４１】プロービング工程が完了すると、ワイヤー
群が図１のように比較的短い第１のワイヤー群と比較的
長い第２のワイヤー群よりなる場合には、第１のワイヤ
ー群を先行させてボンディングパッド１２とフィンガー
１６が接合される。その後、第２のワイヤー群によりボ
ンディングパッド１２とフィンガー１６が接合される。
こうすることにより、第２のワイヤー群を形成するキャ
ピラリーが、先行形成された第１のワイヤー群と干渉・
接触することがなくなる。ワイヤー群が、長さ不変の初
期設定ワイヤー群と比較的短い第１のワイヤー群と比較
的長い第２のワイヤー群よりなる場合には、第１のワイ
ヤー群を先行させてボンディングパッド１２とフィンガ
ー１６が接合される。その後、長さ不変の初期設定ワイ
ヤー群、第２のワイヤー群の順番で、ボンディングパッ
ド１２とフィンガー１６が接合される。
【００４２】
【発明の効果】本発明は、以上の構成であるから、整列
したボンディングパッドを備えた半導体チップを用いて
半導体装置を製造する際においても、ボンディングパッ
ドの範囲内でワイヤーのボンディングパッド側接合点を
ずらすことにより、先行形成されたワイヤー軌道と後続
するワイヤーを形成するためのキャピラリーの軌跡との
間にクリアランスを確保でき、先行形成されたワイヤー
にキャピラリーが干渉・接触することがなくなる。した
がって、ワイヤーの損傷やワイヤーの変形を生じること
なく、品質良好な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明による半導体装置の第１実施形態の概
略平面図。
【図２】 本発明による半導体装置のワイヤーボンディ
ング方法の演算工程を示すフローチャート。
【図３】 本発明による半導体装置のワイヤーボンディ
ング方法の他の演算工程を示すフローチャート。
【図４】 本発明による半導体装置の第２実施形態の概
略平面図。
【図５】 本発明による半導体装置の第３実施形態の概
略平面図。
【図６】 本発明による半導体装置の第４実施形態の概
略平面図。
【図７】 従来の半導体装置の要部平面図。
【図８】 図７の正面図。
【符号の説明】
１０，３０，４０，５０ 半導体装置 １２，３２，４２，５２ ボンディングパッド １４ 半導体チップ １６，３４，４４ フィンガー １８ 基板 ２０，３６，４６ ワイヤー

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの複数のボンディングパッ
    ドと基板の複数のフィンガーとがワイヤーで接合された
    半導体装置において、 前記ボンディングパッドが、前記半導体チップの外縁に
    沿って少なくとも一部分が整列して配置され、同列のボ
    ンディングパッドにおける少なくとも１つのワイヤーの
    ボンディングパッド側接合点が、当該ワイヤーに隣合う
    ワイヤーのボンディングパッド側接合点と前記外縁に向
    う方向にずれていることを特徴とする、半導体装置。
  2. 【請求項２】 前記ボンディングパッドが、前記半導体
    チップの外縁に沿って単列で配置されている、請求項１
    記載の半導体装置。
  3. 【請求項３】 前記ボンディングパッドが、前記半導体
    チップの外縁に沿って複列で配置されており、それぞれ
    の列のボンディングパッドにおける少なくとも１つのワ
    イヤーのボンディングパッド側接合点が、当該ワイヤー
    に隣合うワイヤーのボンディングパッド側接合点と前記
    外縁に向う方向にずれている、請求項１記載の半導体装
    置。
  4. 【請求項４】 前記フィンガー側接合点が、前記基板の
    外縁に向う方向にずれており、互いに近接するボンディ
    ングパッド側接合点とフィンガー側接合点を備えた第１
    のワイヤー群と、互いに離間するボンディングパッド側
    接合点とフィンガー側接合点を備えた第２のワイヤー群
    がランダムに配列されている、請求項１記載の半導体装
    置。
  5. 【請求項５】 前記フィンガー側接合点が、前記基板の
    外縁に向う方向にずれており、互いに近接するボンディ
    ングパッド側接合点とフィンガー側接合点を備えた第１
    のワイヤー群と、互いに離間するボンディングパッド側
    接合点とフィンガー側接合点を備えた第２のワイヤー群
    が交互に配列されている、請求項１記載の半導体装置。
  6. 【請求項６】 前記フィンガーが、前記基板の外縁に沿
    って単列で配置され、前記ワイヤーにおける少なくとも
    １つのワイヤーのフィンガー側接合点が、当該ワイヤー
    に隣合うワイヤーのフィンガー側接合点と前記外縁に向
    う方向にずれている、請求項４又は５記載の半導体装
    置。
  7. 【請求項７】 前記ボンディングパッドが、前記外縁に
    向う方向に縦長であり、前記ワイヤーのボンディングパ
    ッド側接合点がボンディングパッドの中心から前記外縁
    に向う方向にずれている、請求項１乃至３のいずれかに
    記載の半導体装置。
  8. 【請求項８】 半導体チップの複数のボンディングパッ
    ドと前記半導体チップを囲繞する基板の複数のフィンガ
    ーとがワイヤーで接合され、隣合うワイヤー間の間隔が
    前記基板の外縁に向って広がるように構成された半導体
    装置において、 前記ボンディングパッドが、前記半導体チップの外縁に
    沿って少なくとも一部分が整列して配置され、前記半導
    体チップの一辺の両端近傍のワイヤーにおけるボンディ
    ングパッド側接合点が、当該ワイヤーに隣合う同列のワ
    イヤーのボンディングパッド側接合点と前記外縁に向う
    方向にずれていることを特徴とする、半導体装置。
  9. 【請求項９】 前記ボンディングパッドが、前記外縁に
    向う方向に縦長であり、前記ワイヤーのボンディングパ
    ッド側接合点がボンディングパッドの中心から前記外縁
    に向う方向にずれている、請求項８記載の半導体装置。
  10. 【請求項１０】 半導体チップの複数のボンディングパ
    ッドと基板の複数のフィンガーとがキャピラリーから送
    出されるワイヤーで接合された半導体装置におけるワイ
    ヤーボンディグ方法において、 フィンガー側接合点に
    よって、比較的短い第１のワイヤー群と比較的長い第２
    のワイヤー群に振り分け、ボンディングパッド側接合点
    とフィンガー側接合点を結ぶそれぞれのワイヤー軌道と
    前記ワイヤーを形成するキャピラリーの軌跡とが干渉す
    るワイヤーについてボンディングパッド側接合点を前記
    半導体チップの外縁に向う方向にずらす工程；前記第１
    のワイヤー群のボンディングパッド側接合点とフィンガ
    ー側接合点とが当該ワイヤーで接合される工程；及び前
    記第２のワイヤー群のボンディングパッド側接合点とフ
    ィンガー側接合点とが当該ワイヤーで接合される工程；
    を含むことを特徴とする、ワイヤーボンディング方法。
  11. 【請求項１１】 比較的短い第１のワイヤー群と比較的
    長い第２のワイヤー群に振り分ける際、比較的短い第１
    のワイヤー群のボンディングパッド側接合点をボンディ
    ングパッドの中心から半導体チップの外縁に向ってずら
    す工程と、比較的長い第２のワイヤー群のボンディング
    パッド側接合点をボンディングパッドの中心から半導体
    チップの外縁と反対に向ってずらす工程を含む、請求項
    １０記載のワイヤーボンディング方法。
  12. 【請求項１２】 前記ワイヤーを比較的短い第１のワイ
    ヤー群と比較的長い第２のワイヤー群をランダムに振り
    分ける、請求項１１記載のワイヤーボンディング方法。
  13. 【請求項１３】 前記ワイヤーを比較的短い第１のワイ
    ヤー群と比較的長い第２のワイヤー群を交互に振り分け
    る、請求項１１記載のワイヤーボンディング方法。
  14. 【請求項１４】 基板が半導体チップに近いフィンガー
    と半導体チップに遠いフィンガーを備えている半導体装
    置において、 比較的短い第１のワイヤー群と比較的長
    い第２のワイヤー群に振り分ける際、前記ワイヤーを、
    半導体チップに近いフィンガーに対応させて比較的短い
    第１のワイヤー群を割り当て、半導体チップに遠いフィ
    ンガーに対応させて比較的長い第２のワイヤー群を割り
    当てる工程を含む、請求項１１記載のワイヤーボンディ
    ング方法。
  15. 【請求項１５】 半導体チップの複数のボンディングパ
    ッドと基板の複数のフィンガーとがキャピラリーから送
    出されるワイヤーで接合された半導体装置におけるワイ
    ヤーボンディグ方法において、 フィンガー側接合点によって、比較的短い第１のワイヤ
    ー群、比較的長い第２のワイヤー群、第１のワイヤー群
    と第２のワイヤー群との中間的な長さの初期設定ワイヤ
    ー群に振り分け、ボンディングパッド側接合点とフィン
    ガー側接合点を結ぶそれぞれのワイヤー軌道と前記ワイ
    ヤーを形成するキャピラリーの軌跡とが干渉する第１の
    ワイヤー群と第２のワイヤー群に含まれるワイヤーにつ
    いてボンディングパッド側接合点を前記半導体チップの
    外縁に向う方向にずらす工程；前記第１のワイヤー群の
    ボンディングパッド側接合点とフィンガー側接合点とが
    当該ワイヤーで接合される工程；前記長さ不変の初期設
    定ワイヤー群のボンディングパッド側接合点とフィンガ
    ー側接合点とが当該ワイヤーで接合される工程；及び前
    記第２のワイヤー群のボンディングパッド側接合点とフ
    ィンガー側接合点とが当該ワイヤーで接合される工程；
    を含むことを特徴とする、ワイヤーボンディング方法。
  16. 【請求項１６】 前記ボンディングパッド上のボンディ
    ングパッド接合点の中心とプローブの接触位置をずらし
    て、プロービング工程を行う、請求項９乃至１５のいず
    れかに記載のワイヤーボンディング方法。
JP2001214954A 2001-07-16 2001-07-16 半導体装置及びそのワイヤーボンディング方法 Pending JP2003031610A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001214954A JP2003031610A (ja) 2001-07-16 2001-07-16 半導体装置及びそのワイヤーボンディング方法
TW91114849A TWI287843B (en) 2001-07-16 2002-07-04 Semiconductor device and wire bonding method therefor
US10/194,142 US7514800B2 (en) 2001-07-16 2002-07-12 Semiconductor device and wire bonding method therefor
KR10-2002-0041679A KR100479190B1 (ko) 2001-07-16 2002-07-16 반도체장치 및 이의 와이어본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214954A JP2003031610A (ja) 2001-07-16 2001-07-16 半導体装置及びそのワイヤーボンディング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011023841A Division JP5546473B2 (ja) 2011-02-07 2011-02-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2003031610A true JP2003031610A (ja) 2003-01-31

Family

ID=19049684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214954A Pending JP2003031610A (ja) 2001-07-16 2001-07-16 半導体装置及びそのワイヤーボンディング方法

Country Status (4)

Country Link
US (1) US7514800B2 (ja)
JP (1) JP2003031610A (ja)
KR (1) KR100479190B1 (ja)
TW (1) TWI287843B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7399061B2 (en) 2004-09-24 2008-07-15 Seiko Epson Corporation Bonding structure, actuator device and liquid-jet head
CN100418770C (zh) * 2004-09-24 2008-09-17 精工爱普生株式会社 接合结构、致动器设备和液体喷头
JP2009212360A (ja) * 2008-03-05 2009-09-17 Renesas Technology Corp 半導体装置並びにその製造方法およびその実装方法
US7656019B2 (en) 2005-09-30 2010-02-02 Renesas Technology Corp. Semiconductor device and a manufacturing method of the same
JP2011101051A (ja) * 2011-02-07 2011-05-19 Renesas Electronics Corp 半導体装置及びそのワイヤーボンディング方法
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
KR100649740B1 (ko) * 2005-10-18 2006-11-27 삼성전기주식회사 삼각형 핑거를 갖는 반도체 칩 패키지
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US7653519B1 (en) * 2006-04-13 2010-01-26 Cadence Design Systems, Inc. Method and mechanism for modeling interconnect structures for integrated circuits
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
WO2010070824A1 (ja) * 2008-12-19 2010-06-24 株式会社アドバンテスト 半導体装置、半導体装置の製造方法およびスイッチ回路
WO2011163441A2 (en) * 2010-06-24 2011-12-29 Kulicke And Soffa Industries, Inc. Methods of operating of a wire bonding machine
CN112271168A (zh) * 2020-10-28 2021-01-26 广州立景创新科技有限公司 线路结构
TW202347637A (zh) * 2022-02-15 2023-12-01 美商庫利克和索夫工業公司 確定用於產生與工件相關的複數個導線迴路的順序的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139660A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置
JPH0289835A (ja) * 1988-09-27 1990-03-29 Naoyuki Akamaru 無段変速機用チェーン式スチールベルト
JPH02246126A (ja) * 1989-03-20 1990-10-01 Seiko Epson Corp 半導体装置
JPH10116853A (ja) * 1996-10-01 1998-05-06 Samsung Electron Co Ltd 半導体チップ
JPH1134386A (ja) * 1997-07-14 1999-02-09 Sanyo Electric Co Ltd 素子のワイヤボンド用パッド配列構造、素子間のワイヤボンド配線構造、及びｌｅｄプリントヘッド
JPH11307601A (ja) * 1998-04-16 1999-11-05 Mitsubishi Electric Corp 半導体装置
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159758A (ja) 1984-12-29 1986-07-19 Toshiba Corp 半導体モジユ−ル
JP3046630B2 (ja) 1991-02-26 2000-05-29 株式会社日立製作所 半導体集積回路装置
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
JP3329623B2 (ja) * 1995-06-27 2002-09-30 株式会社東芝 ワイヤボンディング装置およびワイヤボンディング方法
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139660A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置
JPH0289835A (ja) * 1988-09-27 1990-03-29 Naoyuki Akamaru 無段変速機用チェーン式スチールベルト
JPH02246126A (ja) * 1989-03-20 1990-10-01 Seiko Epson Corp 半導体装置
JPH10116853A (ja) * 1996-10-01 1998-05-06 Samsung Electron Co Ltd 半導体チップ
JPH1134386A (ja) * 1997-07-14 1999-02-09 Sanyo Electric Co Ltd 素子のワイヤボンド用パッド配列構造、素子間のワイヤボンド配線構造、及びｌｅｄプリントヘッド
JPH11307601A (ja) * 1998-04-16 1999-11-05 Mitsubishi Electric Corp 半導体装置
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7399061B2 (en) 2004-09-24 2008-07-15 Seiko Epson Corporation Bonding structure, actuator device and liquid-jet head
CN100418770C (zh) * 2004-09-24 2008-09-17 精工爱普生株式会社 接合结构、致动器设备和液体喷头
US7656019B2 (en) 2005-09-30 2010-02-02 Renesas Technology Corp. Semiconductor device and a manufacturing method of the same
US7879655B2 (en) 2005-09-30 2011-02-01 Renesas Electronics Corporation Semiconductor device and a manufacturing method of the same
JP2009212360A (ja) * 2008-03-05 2009-09-17 Renesas Technology Corp 半導体装置並びにその製造方法およびその実装方法
JP2011101051A (ja) * 2011-02-07 2011-05-19 Renesas Electronics Corp 半導体装置及びそのワイヤーボンディング方法
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置

Also Published As

Publication number Publication date
US20030011038A1 (en) 2003-01-16
KR100479190B1 (ko) 2005-03-28
KR20030007214A (ko) 2003-01-23
TWI287843B (en) 2007-10-01
US7514800B2 (en) 2009-04-07

Similar Documents

Publication Publication Date Title
JP2003031610A (ja) 半導体装置及びそのワイヤーボンディング方法
US6713881B2 (en) Semiconductor device and method of manufacturing same
JP2007318014A (ja) 半導体装置
JP2005532672A (ja) 複数のボンド・パッド列を備えた半導体
US6596549B2 (en) Automatic wiring method for semiconductor package enabling design of high-speed wiring for semiconductor package with reduced labor
US7309924B2 (en) UBM for fine pitch solder ball and flip-chip packaging method using the same
JPH03183139A (ja) ワイヤボンディング方法
US6777815B2 (en) Configuration of conductive bumps and redistribution layer on a flip chip
JP3053010B2 (ja) 半導体装置
JP2008060483A (ja) 半導体装置の実装構造体およびその製造方法
JP5546473B2 (ja) 半導体装置
JP2007150144A (ja) 半導体装置およびその製造方法
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
JP2003086629A (ja) Ｃｏｆ型半導体装置及びその製造方法
US8193530B2 (en) Semiconductor device having pairs of pads
JPH0750314A (ja) 半導体装置とそのワイヤボンディング方法
JPH04255237A (ja) 半導体装置の製造方法
JPH0982742A (ja) ワイヤボンディング方法
US6476482B1 (en) Chip-size integrated circuit package having slits formed in an insulator tape
JPH1074786A (ja) 半導体装置及びその製造方法
US20030010812A1 (en) Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method
JP2659286B2 (ja) 半導体装置のワイヤボンディング方法
KR20020032175A (ko) 와이어 본딩 구조 및 그 방법
JP2000156453A (ja) ワイヤボンディング接続構造及びワイヤの改修方法
JPH04109640A (ja) 集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207