JPH1074786A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1074786A
JPH1074786A JP8228930A JP22893096A JPH1074786A JP H1074786 A JPH1074786 A JP H1074786A JP 8228930 A JP8228930 A JP 8228930A JP 22893096 A JP22893096 A JP 22893096A JP H1074786 A JPH1074786 A JP H1074786A
Authority
JP
Japan
Prior art keywords
wire
bonding
bonded
semiconductor device
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8228930A
Other languages
English (en)
Other versions
JP2848348B2 (ja
Inventor
Isamu Ozuru
勇 大▲鶴▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8228930A priority Critical patent/JP2848348B2/ja
Publication of JPH1074786A publication Critical patent/JPH1074786A/ja
Application granted granted Critical
Publication of JP2848348B2 publication Critical patent/JP2848348B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】高さの異るワイヤループを有する半導体装置に
おいて、これらのワイヤループ間のワイヤショートを防
止する。 【解決手段】ＩＣチップ３とリードフレーム４は、ＩＣ
チップ上の内側にあるボンディングパッドほど高いボン
ディングワイヤループ２によって接続されており、高さ
の異るボンディングループ２間に絶縁物１を介在させて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来の技術について、図４及び図５を参
照しながら説明する。図４は従来のボンディングワイヤ
ループ群の断面図、図５はその平面図を示したものであ
る。近年、ＬＳＩの高集積化に伴い、そのＩＣチップ３
のボンディングパッド５のピッチは、ますます狭くなっ
ており、その組立ても、さらに難しくなっている。そこ
で、一定の面積のＩＣチップ３において、ボンディング
パッド５のピッチを狭くすることなく、高密度化する方
法として、ボンディングパッド５を千鳥状に複数列に配
列させるものがでてきた。これを組立てる場合、内側パ
ッド列５ｂと外側パッド列５ａにボンディングを行った
ワイヤ間で電気的なショートが起こる可能性が高いの
で、内側パッド列５ｂにボンディングしたボンディング
ワイヤループ２ｂの高さを外側パッド列５ａにボンディ
ングしたボンディングワイヤループ２ａの高さよりも高
くすることにより、これらのワイヤ間での電気的なショ
ートが起こらないようにしていた。また、スプレーを用
いて絶縁材をボンディングワイヤループ２に噴霧する方
法や要被覆部を直接絶縁剤に浸す方法で、ボンディング
ワイヤループ２に絶縁被膜を形成することによって、ボ
ンディングワイヤループ２間の電気的なショートが起こ
らないようにしていた。
【０００３】
【発明が解決しようとする課題】第一の問題点は、従来
の技術においては、パッド列毎にボンディングワイヤル
ープ高さを変更する必要が有り、その条件設定に多大な
工数を必要とする。その理由は、ワイヤ間隔を確保する
ことにより、電気的なショートを防止する必要があるか
らである。
【０００４】第二の問題点は、従来の技術においては、
内側パッド列にボンディングしたワイヤと外側パッドに
ボンディングしたワイヤが次工程（封入）までの取り扱
いや封入時のワイヤ流れにより、ワイヤ変形が生じた場
合、電気的なショートを起こす可能性があるということ
である。その理由は、内側パッド列にボンディングした
ワイヤと外側パッド列にボンディングしたワイヤの間は
中空になっており、また、両者はワイヤ自身の張力によ
りそのワイヤループ形状を保持しているだけなので、次
工程（封入）までの取り扱いや封入時のワイヤ流れなど
により、ワイヤループ形状が変形した場合、電気的なシ
ョートを引き起こことになる、ということである。
【０００５】第三の問題点は、従来の技術においては、
例えば、最内パッド列のボンディング時のワイヤショー
トは防止できないということである。その理由は、最外
パッド列のみボンディング後に絶縁被膜を形成しようと
すると、内側パッド列のボンディングパッド表面にも絶
縁被膜が形成されてしまうので、全てのボンディングパ
ッドのボンディングが完了してからしか、ボンディング
ワイヤに絶縁被膜の形成ができないからである。
【０００６】本発明は、ボンディングワイヤ同士の電気
的なショートを完全に防止する方法及びワイヤループ形
成条件設定の簡素化を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、複数列のボン
ディングパッドが形成されたＩＣチップの前記ボンディ
ングパッドとリードフレームとをボンディングワイヤを
介して接続する半導体装置において、前記ＩＣチップの
内側に設けられた前記ボンディングパッドに接続する前
記ボンディングワイヤほど高く取る大きなループを形成
し、これらのボンディングワイヤ間に絶縁物を介在させ
たことを特徴とする。
【０００８】本発明の半導体装置の製造方法は、最も低
いワイヤループ群のそれぞれをボンディング接続した
後、これらのワイヤループ上に絶縁物を載置し、順次高
いワイヤループの群のそれぞれをボンディング接続を行
い、これらのワイヤループ間に前記絶縁物を介在させる
工程を少くとも１回行うことを特徴とする。
【０００９】本発明によれば、内側パッド列にボンディ
ングしたワイヤループ群と外側パッド列にボンディング
したワイヤループ群の間に絶縁物を介在しているので、
次工程（封入）までの取り扱いや封入時のワイヤ流れな
どにより、ワイヤループ形状が変形しても、電気的なシ
ョートを防止することができる。また、最外パッド列の
ボンディングが完了したところで絶縁物をそのワイヤル
ープ上に載置するので、次パッド列のボンディング時の
ワイヤショートも防止することができる。
【００１０】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【００１１】図１は本発明の一実施の形態の半導体装置
の要部断面図、図２は図１の平面図である。本発明の一
実施の形態の半導体装置は、図１及び図２に示すよう
に、ＩＣチップ３とリードフレーム４は、ＩＣチップ３
上の内側にあるパッド５ほど高いボンディングワイヤル
ープ２によって接続されており、高さの異なるボンディ
ングワイヤループ２の間に絶縁物１を介在させている。
【００１２】図３（ａ）〜（ｃ）は本発明の一実施の形
態の半導体装置の製造方法を説明する工程順に示した断
面図である。本発明の一実施の形態の半導体装置の製造
方法は、まず、ＩＣチップ３上の最外パッド列５ａのワ
イヤボンディングを行う。次に、ボンディングワイヤル
ープ２ａ上に絶縁物１ａを搭載し、内側のパッド列５ｂ
のワイヤボンディングを行う。図１及び図２の実施の形
態は３列のパッドを有しているので、さらに、絶縁物１
ｂをボンディングワイヤループ２ｂ上に搭載し、最内パ
ッド列５ｃのワイヤボンディングを行う。この場合、全
パッド列５にボンディングしたボンディングワイヤルー
プ２の高さは、ＩＣチップ３条から２５０μｍ程度で同
一にすればよい。絶縁物１は、例えばフィルム状のポリ
イミド等が上げられ、必要に応じて、接着剤を備えてい
てもよい。接着剤は熱硬化性、熱可塑性、自然硬化性の
いずれでもよいが、熱硬化性、熱可塑性の接着剤を使用
すれば、次のパッド列５のワイヤボンディング時の熱で
絶縁物１は前のパッド列５にボンディング済のボンディ
ングワイヤループ２に固着されることになる。また、絶
縁物１自体が熱可塑性で、加熱後に原形を留めなくても
よく、加熱後はボンディングワイヤループ２の被膜とな
ってもよい。また、複数のパッド列５を有する、ＩＣチ
ップ３の場合に限らず、１列のみのパッド列１しか有し
ていない場合でも、同様の効果を得たい場合には、本発
明は有効な手段となる。なお、図１及び図２の実施の形
態において、絶縁物１はワイヤボンディング工程の途中
で載置する必要があるので、パッド列５の数のワイヤボ
ンダを独立又は接続して使用し、独立して使用する場合
は１列のパッド列５を１台のワイヤボンダでボンディン
グした後に、最位装置を使用するなどして、絶縁物１を
サーチし、次のワイヤボンダで次のパッド列５をボンデ
ィングする。ワイヤボンダを接続して使用する場合は、
ワイヤボンダ間に絶縁物１のサーチ装置を接続してお
く。
【００１３】
【発明の効果】第一の効果は、内側パッド列にボンディ
ングしたワイヤと外側パッド列にボンディングしたワイ
ヤが、次工程（封入）までの取り扱いや封入時のワイヤ
流れによりワイヤループが変形しても、電気的なショー
トを防止することができることである。その理由は、内
側パッド列にボンディングしたワイヤと外側パッド列に
ボンディングしたワイヤが、絶縁物によって、完全に分
離されており、ワイヤループ形状が変形したとしても、
これらのワイヤが接触する可能性が絶たれてしまってい
るからである。
【００１４】第二の効果は、次パッド列のボンディング
時からワイヤショートを防止することができ、また、ワ
イヤループ形成条件設定の簡素化が図れることである。
その理由は、最外パッド列のボンディングが完了したと
ころで絶縁物をそのワイヤループ上に載置するので、こ
の時点で次パッド列のボンディングワイヤと接触する可
能性が絶たれてしまっているからであり、このため、全
パッド列のワイヤループ高さを同一にすることができる
からである。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置の要部断面
図である。
【図２】図１の平面図である。
【図３】（ａ）〜（ｃ）は本発明の一実施の形態の半導
体装置の製造方法を説明する工程順に示した断面図であ
る。
【図４】従来の半導体装置の一例の要部断面図である。
【図５】図４の平面図である。
【符号の説明】
１ 絶縁物 ２ ボンディングワイヤループ ３ ＩＣチップ ４ リードフレーム ５ ボンディングパッド

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数列のボンディングパッドが形成され
    たＩＣチップの前記ボンディングパッドとリードフレー
    ムとをボンディングワイヤを介して接続する半導体装置
    において、前記ＩＣチップの内側に設けられた前記ボン
    ディングパッドに接続する前記ボンディングワイヤほど
    高く大きなループを形成し、これらのボンディングワイ
    ヤ間に絶縁物を介在させたことを特徴とする半導体装
    置。
  2. 【請求項２】 最も低いワイヤループ群のそれぞれをボ
    ンディング接続した後、これらのワイヤループ上に絶縁
    物を載置し、順次高いワイヤループ群のそれぞれをボン
    ディング接続を行い、これらのワイヤループ間に前記絶
    縁物を介在させる工程を少くとも１回行うことを特徴と
    する半導体装置の製造方法。
JP8228930A 1996-08-29 1996-08-29 半導体装置及びその製造方法 Expired - Lifetime JP2848348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8228930A JP2848348B2 (ja) 1996-08-29 1996-08-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8228930A JP2848348B2 (ja) 1996-08-29 1996-08-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1074786A true JPH1074786A (ja) 1998-03-17
JP2848348B2 JP2848348B2 (ja) 1999-01-20

Family

ID=16884092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8228930A Expired - Lifetime JP2848348B2 (ja) 1996-08-29 1996-08-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2848348B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921981B2 (en) * 2002-01-10 2005-07-26 Advanced Semiconductor Engineering, Inc. Ball grid array package
US6949837B2 (en) * 2002-06-26 2005-09-27 Samsung Electronics Co., Ltd. Bonding pad arrangement method for semiconductor devices
EP1683196A2 (en) * 2003-10-27 2006-07-26 Freescale Semiconductor, Inc. Electromagnetic noise shielding in semiconductor packages using caged interconnect structures
JP2011155292A (ja) * 2011-04-01 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921981B2 (en) * 2002-01-10 2005-07-26 Advanced Semiconductor Engineering, Inc. Ball grid array package
US6949837B2 (en) * 2002-06-26 2005-09-27 Samsung Electronics Co., Ltd. Bonding pad arrangement method for semiconductor devices
EP1683196A2 (en) * 2003-10-27 2006-07-26 Freescale Semiconductor, Inc. Electromagnetic noise shielding in semiconductor packages using caged interconnect structures
EP1683196A4 (en) * 2003-10-27 2007-03-21 Freescale Semiconductor Inc ELECTROMAGNETIC NOISE SHIELDING IN SEMICONDUCTOR CAPSULATIONS BY USING CAGE CONNECTING STRUCTURES
JP2011155292A (ja) * 2011-04-01 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2848348B2 (ja) 1999-01-20

Similar Documents

Publication Publication Date Title
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
US7443022B2 (en) Board-on-chip packages
US6927096B2 (en) Method of manufacturing a semiconductor device
US5073817A (en) Resin encapsulated semiconductor device with heat radiator
US6518655B2 (en) Multi-chip package-type semiconductor device
US20020041025A1 (en) Semiconductor device and method of manufacturing the same
JP2005519471A (ja) 積層ダイ半導体装置
US6046075A (en) Oxide wire bond insulation in semiconductor assemblies
US6677219B2 (en) Method of forming a ball grid array package
US5569956A (en) Interposer connecting leadframe and integrated circuit
US5243497A (en) Chip on board assembly
JPH08288455A (ja) 半導体装置およびその製造方法
JPH10223698A (ja) Ｔａｐｅ−ＢＧＡタイプの半導体装置
US6777264B2 (en) Method of manufacturing a semiconductor device having a die pad without a downset
USH1267H (en) Integrated circuit and lead frame assembly
US6033937A (en) Si O2 wire bond insulation in semiconductor assemblies
JP2848348B2 (ja) 半導体装置及びその製造方法
US6657293B1 (en) Chip scale package in which layout of wiring lines is improved
JPH1050772A (ja) 半導体装置およびその製造方法
KR19990066529A (ko) 칩 사이즈 패키지 및 그 제조방법
JPH0241906B2 (ja)
JPH10214933A (ja) 半導体装置とその製造方法
JP2003142531A (ja) 半導体装置の実装方法
JP2002026239A (ja) 半導体装置およびその製造方法
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981006