TWI287843B - Semiconductor device and wire bonding method therefor - Google Patents

Semiconductor device and wire bonding method therefor Download PDF

Info

Publication number
TWI287843B
TWI287843B TW91114849A TW91114849A TWI287843B TW I287843 B TWI287843 B TW I287843B TW 91114849 A TW91114849 A TW 91114849A TW 91114849 A TW91114849 A TW 91114849A TW I287843 B TWI287843 B TW I287843B
Authority
TW
Taiwan
Prior art keywords
wire
wires
semiconductor wafer
group
wiring
Prior art date
Application number
TW91114849A
Other languages
English (en)
Inventor
Tsuyoshi Kida
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TWI287843B publication Critical patent/TWI287843B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

1287843 E、發明說明（1) 發明領域： 法，^發Γ係有關於一種半導體裝置與其打線接合的方 勢，’ ^別是有關於一種半導體裝置、其中包括複數接線 部。、過毛細管以接線墊來接合引線位於基板的導電指 發明背景： 當裝置設備逐漸輕薄短小，輸入或輸出數量增加， 逡6 t方法開始被使用。在打線接合方法中，接線墊之 ^是被以導電指部來電性連接在晶片上之接 電指部提供電性連接至外側包裝上。 導 第7圖係顯示常見的半導體裝置之部分平面圖，其半 體褒置包含打線接合連接於導電指部。 第8圖係顯示習知之導線設置於半導體裝置之側面 圖’其中’毛細管用以安裝導線於半導體裝置中。 如第7圖與第8圖所示，一半導體裝置包含一半導體晶 片64，一基板68，以及複數導線70。半導體晶片64包含= 線墊62。基板68更包含複數導電指部66 。各接線墊62 以導線7 0連接於各導電指部6 6。 曰 萄製造習知之半導體裝置6〇時，在半導體晶片64經過 打線步驟之前，必須先執行探測步驟。探測步驟係用來 測試半導體晶片64之功能。當執行探測步驟，探測針（未 圖示）被置接觸於各接線墊62之中間表面。探測針通常會 留下一痕跡並影響接線墊之表面之平面。接著，在接合
IH 7061-4996-PF(N).ptd 第5頁 1287843 五、發明說明（2) 步驟中，毛細管72用來連接導線70到接線墊62之中間。以 這方法將接線墊62連接於導電指部66。 接線墊6 2可被線狀排列於接近半導體晶片6 4之邊緣。 或者，接線墊62可被以z字形排列於接近半導體晶片64之 邊緣。相同的，導電指部66整齊排列沿著基板68的邊緣或 z字形排列以形成複數線狀。在第7圖之範例中，接線墊62 被線狀排列於半導體晶片64之邊緣，而導電指部66被2字 形排列於以形成複數線狀。 經由導電指部66被z字形排列以形成複數線狀，導線 7 〇包含短導線以及長導線。通常短導線先接合於接線墊6 2 以及導電指部66。如果長導線先被接合，毛細管會接觸已 接a之長導線，當短導線要接合於導電指部6 6時。毛細管 :最大直徑通常大於接線墊62之寬度。所以即使當打線時 =有接觸到接線塾62，但是當針腳式接合㈣於導電指 :會f生導線7〇以及毛細管之間的接觸。有鑑於上 ^ a接口短導線7〇來連接接線塾62以及導電指部 ，二、二人’再接合長導線來連接接線墊62以及導電指部 Ϊ是%:知之打線接合方法有以下問題產生。 面的探測針所留下之記號於接線塾之表 面的位置通常與導線被接人 τ ^ ^ ^ ^ ^ ^ ^ σ ^的位置是一樣的。探測針留 下彡己唬於接線墊，其表面 ^ ^ ^ i- Έιϊ ^ L 』以疋粗糙不平的。如果打線接 口執仃於彳木測記號上，接合合 中，县骆垃硷航mi 不穩定。上述之習知範例 Τ 疋將接線墊6 2線性排列。 J 不過，接線墊6 2即使是以ζ
▼ 1287843 五、發明說明（3) 字形：列开:成複數線狀’也是會產生相同之問題。 電产^ 一： 使短導線事先接合來連接接線墊以及導 到短導線。 時毛細管逷是會影響並接觸 在打線接合步驟中，以火來熔 成壓接球(錫球)。毛細管以熱 接知接)= r通：使先形成，毛細管還是=觸=
、’、、吊在導電扣部之側面有足夠的空間使得毛細其X 這一側面。然而’因為面積限制，接線i是 密隼地排别古土導 片勺外邊緣。當接線塾是以 ^集地排列方法，毛細管妨礙並㈣短導線之可能性很 是因f t d列中’導線是以徑向排列於半導體晶片。那 =如Γ圖所示，導線可能會=毛細可管疋之如行果走傾路斜度 (視導線/度並^差別’如果導線、是以徑向排列 之導線。、"又而決定），毛細管會妨礙並接觸到已形成 置，：t=r°46630號之第1圖中，揭露-半導體裝 二從增線以及一内線以Z字形排列。雖 但並益接$|丨\、+、狁度來看，這種排列方式是具有優勢， 述問題’也就是探測記號還是合造成不辑定 狀況或有缺陷的接合。 ^退疋曰&成不私疋 還有應注意到上述第二問題不容易被解決，即使當接 7061-4996-PF(N).ptd 1287843 五、發明說明（4) 的外線已先接合。另-方面，如果當接線塾的外線與 ，相互以Ζ字形排列’ 4 了確保在接合步驟不被干擾必 足夠的二間在導線以及鄰近接線墊之間。所以，在 半導體晶片上可運用的面積也被減少。 桩蠄Ϊ然接線塾以ζ字形排列方式形成複數線狀’當 4:疋畨集地排列，毛細管會干擾已形成之導線。 绩uti此，須提供一種令人滿意的半導體裝置與其打 :打線接合方法中，以毛細管來提供導線，使 連續地互相連接。接線墊以及導電指部可互 ^接並同時可避免毛細管以及已安裝導線之間的干擾或 須提供另一種令人滿意的打 打線接合順序是依據導線的特性而定，該方法; 以及接觸的問題。 ^万法犯防止干擾 $外，須提供一種打線接合方法，此步驟 &到接線墊的區域時不會留下探測記號。 線接 發明概述： 根據本發明之實施例，揭露一且 構’可以減少導峻以芬主 ^ 八 了打線接合結 置匕括接線墊以線狀排列於半 +導體破 於基板上的複數導雷$邱。垃始拥日日片的邊、、水，以及安置 "夂双等冤知部。接線墊以導 且 =導線f為第-組長度相對較短的，與第二指
的導線在接線墊上有連接點，這些連接黑I 7061-4996-PF(N).ptd 第8頁 1287843 五 、發明說明（5) $較於第二組的導線的連接點，更靠近於半導體晶片的邊 :。藉此，在已形成之導線以及鄰近導線、用以形成導線 毛、、、田^之間的間距會增加。 在“根據實施例中的一形態，半導體裝置包括複數接線墊 數半^體晶片上。複數接線墊藉以複數導線電性連接複 數導電指部於基板上。複數接線墊中的每一個接線墊以複 部導線的其中一個導線與複數導電指部的其中一個導電指 j電性連接。至少複數接線墊的一部分被設置以線狀平行 歹】於半導體晶片的外邊緣。以鄰近的接線墊上面的導 祜Ϊ合點為參考點，使至少一個接線墊上面的導線接合點 移向半導體晶片的外邊緣之方向。 根據實施例中的另一形態，接線墊以複數線狀排列於 =晶片料邊緣。卩鄰近的接線塾±面的導線接合點 ίί考‘點’在每一條、線上，使至少一個接線塾上面的導線 接3點被移向半導體晶片的外邊緣之方向。 、、、 導结ΐ ί實ΐ Γ中的另一形態，以鄰近的導電指部上面的 導線接合點為參考點，使至少一個導二二2 合點被移向半導體晶片的外邊緣之上面的導線接 個垃ί ί實施例中的另一形態，導線具有接合點在至少-，接線墊上移向半導體晶片的外邊緣，該導線 緣之方向。1固導…上’移向半導體晶片的外邊 根據實施例中的另一形態，複數導線可以 線組以及第二導線組。第一導線組的導線長度相較於第二 7061-4996-PF(N).ptd 第9頁 1287843 -------- 五、發明說明（6) 導線組的導線較短，並具有接合點在分別的接線 半導體晶片的邊緣。 " 根據實施例中的另一形態，第一導線組的導線之重 會小於第二導線組。 、 根據實施例中的另一形態，半導體晶片具有複數第一 接線墊以及複數第一導電路徑（c〇nductive traces)。複 數第一導線以第一線狀排列於半導體晶片的第一邊緣。複 數，一導電路徑形成於基板上。各第一接線墊與第一導電 路徑的其中之一分別以第一導線電性連接。第一導線可以 分為第一導線組以及第二導線組，第一導線組包含第一導 ί ί Ϊ接合點在分別的第一接線墊上可偏移朝向半導體晶 第一邊緣相較於接合點在分別的第一接線墊上與第二 導線組中的第一導線電性連接。 且右Ϊί實施例中的另一形態，第二導線組中的第一導線 第一、募:r i別於第一接線墊上可偏移遠離半導體晶片的 中的第：二ΐ ί別的第一接線墊的中心點。第-導線組 曰片的第嗥=接合點分別於接線墊上可偏移向半導體 對於分制第—接線塾的中心點。 測記。遠離=中的另一形態，各第-接線墊上具有-探 測圮唬m離於第一接線墊上的 根據實施例中的另一 導線組以及第二導線組。“第-導線交替設置於第- 第二：：：m另-形態，-種半導體裝置包括複數 、〃稷導電指部。複數第二接線墊以第二線狀 7061-4996-PF(N).ptd 第10頁 1287843 五、發明說明（7) 排列於半導體晶片的第一笋。、—々 數第一接線墊離半導體〶=複第一接線墊相較於複 電路徑形成於基板上。:」弟一邊緣較遠。複數第二導 連接第二導電路徑的其中之一接線墊分別以第二導線電性 線組以及第四導線組。第二 第一導線可以分為第三導 點分別於第二接線墊上可 f組中的第二導線具有接合 對於接合點分別位於第_ =半導體晶片的第-邊緣相 第二導線。 接線墊上電性連接第四導線組的 根據實施例中的另—形能， 具有接合點分別於第-接線:μ弟四導線組中的第二導線 第-邊緣相對於分線；遠離半導體晶片的 中的第二導線具有接合㈡=的：=。第三導線組 導體晶片的第一邊緣相對於^:接線塾上可偏移向半 拍祕奋μ ^ 刀別的第二接線墊的中心點。 根據實施例中的另一形態，第一 的，半導體晶片的第一邊缘垂吉：t線墊主要疋長方形 第-邊緣平行的一邊較ΐ 的-邊比與半導體晶片的 根據實施例中的另一形態，帛一導線組中的第一導線 具^接合點分別於導電路徑上，相較於第二導線組t的第 一導線的接合點更靠近半導體晶片的第一邊緣。 根據實施例中的另一形態，第一導線組中的第一導線 八有較短的長度以及較矮的尚度相較於第二導線組中的第 一導線。 根據實施例中的另一形態，一種半導體裝置具有複數 接線墊。複數接線墊令的每一個接線墊分別與形成在基板 7061-4996-PF(N).ptd 第11頁 1287843
上的複數導電路徑中的其中一 裝置提供的複數導線電性連接 含導線的分組方法，分成較短 二導線組，依照各個接線墊以 的間距，接合第一導線組的至 墊的中心點朝向半導體裝置的 線接腳之間電性連接到各個導 根據實施例中的另一形態 步驟，其中，第二導線組中的 接線墊的中心點遠離半導體裝 及導線接腳之間電性連接到各 根據實施例中的另一形態 或第二導線組二者之一中，二 根據實施例中的另一形態 中間第三導線組依照各個接線 之間的間距，接合第三導線組 墊的中間。 個電性連接，分別以毛細管 。半導體裝置的打線方法包 的第一導線組以及較長的第 及導線接合的導線接腳之間 少一導線於接合點偏離接線 邊緣’在各個接線墊以及導 線。 ’打線接合方法更包括接合 至少一導線在接合點偏離各 置的邊緣，在各個接線墊以 個導線。 ’導線可置放於第一導線組 者擇一。 ’分組步驟包括導線分組為 墊以及導線接合的導線接腳 中的至少一導線於各個接線
、，據實施例中的另一形態，當第一導線組的第一導線 鄰近第二導線組的第二導線時，必須先接合第一導線之後 接合第二導線。 *為使本發明之上述及其他目的、特徵和優點能更明顯 易懂，下文特舉具體之較佳實施例，並配合所附圖式做 細說明。
1287843 五、發明說明（9) 實施例詳細說明： 之各形態内容加 以下以具體之實施例，對本發明揭 以詳細說明。 [第一實施例] 參見第1圖，詳細說明依據本發明之第一施 體裝置上視圖。 拓ΐβ如圖上所不’半導體裝置10，包括半導體晶片14、基 板18、導線20。 半導體晶片14可以是長方形的，i包括接線墊12。導 =部16設置於基板18上。接線墊12係藉以導線2()電性連 接於各個導電指部1 6。 —接線墊排列沿著半導體晶片14的四個外邊緣上。在 ::邊亡的接線墊12排列一直線’與半導體晶片14 :二母，線墊12*長方形m體日日以14平行邊緣 垂直的那一邊比另一邊長度較長。長 線墊也可以是其他形狀。 接 =指部16的形狀應是眾所皆知。f電指部 置疋對應於接線墊12的數量。但是，在有些實例中， 接線墊12並沒有接合，此時，導電指部16 : ，墊12的數量。導電指部16形成複數導電線於基板18上接 基板18圍繞著半導體晶片14，導電指 裝置1〇。基板18的長寬度都比半導體 7061-4996-PF(N).ptd 第13頁 1287843
五、發明說明（10) 導線2 0建立每個接線墊1 2以及每個導電指部1 6之間的 電性連接。基板1 8可以是大於圍繞著基板的半導體晶片 1 4 ’以至於導線2 〇大致上是以徑向形成於半導體晶片1 4 上。導線20(從半導體晶片14邊緣）的傾斜度增加是依照半 導體晶片1 4或者基板1 8的邊角鄰近距離。
導電指部1 6可分為導電指部1 6 b距離半導體晶片1 4較 近以及導電指部16a距離半導體晶片14較遠。導線2〇可分 為第一組比較短（導線20連接於導電指部i6b)，以及第二 組比較長（導線（未圖示）連接於導電指部16a)。導線2〇在 接線墊1 2上的不同地點接合依照導線2 〇在第一組或第二 組。第一組的導線20(較短的）連接於離半導體晶片較近 的各個接線墊12上。第二組的導線2〇(較長的）連接於離半 導體晶片1 4較遠的各個接線墊丨2上。也就是，第一組中的 導線2 0與接線墊1 2的連接處離導電指部丨6較近比起第二組 中的導線2 0與接線墊1 2的連接處。
如第1圖所示’第一組的導線2 〇的接合點係位於偏離 接線塾1 2中心點的區域朝向比較接近於半導體晶片丨4的邊 緣。第二組的導線20的接合點係位於偏離接線墊12中心點 的區域遠離於半導體晶片14的邊緣。然而導線20不是第一 組或第二組的話，其接合點係位於接線墊丨2的中心點上， 上述為一舉例。 [第二實施例] 參見第4圖’詳細說明依據本發明之第二實施例之半
1287843 五、發明說明（11) 導體裝置上視圖。 ^图上所示’半導體裝置3〇包括接線墊μ。接線墊μ 可以係細長的長方形形狀。每個接線墊32大致上是一樣的 形=。半導體裝置3〇更包括導電指部34設置於基板上。導 電扣部34可以係細長的長方形形狀。接線墊32係藉以導 3 6電性連接於各個導電指部3 4。 、
、接線塾32排列沿著半導體晶片的四個外邊緣上。在每 —邊上的接線墊3 2排列一直線，與半導體晶片的邊緣平 行.長方形具有與半導體晶片平行邊緣垂直的一邊相較於 和半導體晶片平行邊緣平行的另一邊長度較長。 導電指部34設置於基板上以徑向圍繞著半導體晶片， 基板大致上係圍繞著半導體晶片，以及導電指部34提供電 性連接外部到半導體裝置3 〇。導線2 0分別電性連接每個接 線墊32以及每個導電指部34。以這方法，導線36大致上是 以徑向形成於半導體晶片上。 導線36可分為第一組導線36a以及第二組導線36b。導 線36a相較於導線36b比較短。第一組的導線36a連接於離 半導體晶片較近的各個接線墊3 2上。第二組的導線3 6 b連 接於離半導體晶片較遠的各個接線墊3 2上。相同的，第一 組中的導線36a連接於導電指部34離基板的邊緣較近（或者 疋半導體晶片的外邊緣）’以及第二組中的導線3連接於 導電指部3 4離基板的邊緣較遠（或者是半導體晶片的外邊 緣）。雖然未圖示，第三導線組接合在接線墊32的中心以 及導電指部34，也可能是其中一個例子。
7061-4996-PF(N).ptd
1287843
長 線 相 會 墓#排長度較短的導線3 6a為第一組以及長度較 八紹 〜、一組’導線3 6具有不同垂直高度依照導 刀配於不同細。曾 f 、法 第一組的導線36a會具有較低的高度 ^人旧导線。如此一來，導線36之間的間距 加，便會減少電線短路 [第三實施例] 參見第5圖 導體裝置上視圖 詳細說明依據本發明之第三實施例之半 半導體裝置40包括半導體晶片其中包括接線墊42。接 2墊42可以係細長的長方形形狀。每個接線墊42大致上是 樣的形狀。半導體裝置40更包括導電指部44a以及44b設 置於基板上。導電指部4 4 a可以係環狀，而導電指部4 4 b大 致上係長方形的。導電指部44a設置於較靠近接線墊42相 車乂於導電扎。卩4 4 b。也就是說，導電指部& 4 a位於導電指部 44b以及接線墊42之間。然而，舉例來說，這關係也可以 是相反的。接線墊42係藉以導線46電性連接於各個導電指 部44a以及44b。 接線塾4 2排列沿著半導體晶片的四個外邊緣上。在每 一邊上的接線墊4 2排列一直線，與半導體晶片的邊緣平 行。長方形具有與半導體晶片平行邊緣垂直的一邊相較於 和半導體晶片平行邊緣平行的另一邊長度較長。 依據第5圖的一實施例，具有環狀的導電指部“a以及 長方形的導電指部44b，導線46可分為第一組導線46a以及
7061-4996-PF(N).ptd
1287843 __ . 1 五、發明說明（13) ' " --- 第二組導線46b。導線46a相較於導線46b比較短。第一組 的導線46a連接於離半導體晶片較近的各個接線墊42上、。 第二組的導線46b連接於離半導體晶片較遠的各個接線墊 42上。並且，導線46a的一端連接導電指部44a，而導線 4 6b的另一端連接導電指部44b位於距離基板邊緣（或者半 導體晶片的外邊緣）相較於導電指部44&。 經過排列長度較短的導線4 6 a為第一組以及長度較長 的導線46b為第二組，導線46具有不同垂直高度依照導線 W分配=不同組（第一或第二組）。第一組的導線46&具有 較低的局度相較於第二組的導線46b。如此一來，導線46 之間的間距會增加，便會減少電線短路。 具有環狀的導電指部44a係用於提供電源電勢至半導 體晶片，例如VDD或VSS。 舉例來說’實施例的安排對於具有球狀栅極陣列 (BGA)的半導體裝置有幫助。 [第四實施例] 參見第6圖，詳細說明依據本發明之第四實施例之丰 導體裝置上視圖。 半導體裝置50包括半導體晶片其中包括接線墊52。接 線塾5 2可以係細長的長方形形狀。每個接線墊5 2大致上是 一樣的形狀。半導體裝置50更包括導電指部（未圖示）設置 於基板上。接線墊5 2係藉以導線（未圖示）電性連接於各個 導電指部。
· 1 1287843 明(14) '" " — 接線塾5 2排列沿著半導體晶片的四個外邊緣上。在每 >邊上的接線塾52排列複數直線，與半導體晶片的邊緣平 Ζ °接線塾52可分為接線墊52a在外線上以及接線墊52b在 4、上’外線離半導體晶片的邊緣最近。在外線的接線墊 士 L以及在内線的接線墊52b以z字型互相對應排列。換句 =况’外線的接線墊52a係以分段偏移方法排列對應於内 、、的f線塾52b。如此一來，導線的干擾以及接觸便會大 〇減少。但是’在另一例子中，接線墊52&以及52b也可以 疋被對齊排列的。 一 在接線墊52a以及52b的每一排上，第一導線組以及第 一，線組提供電性連接到導電指部。接線墊52a以及52b上 的第一組導線相較於第二組導線較短。第一組的每一個導 線連接於接線墊52a以及52b的位置離半導體晶片邊緣較 近相較於第二組的導線連接在接線墊5 2 a以及5 2 b的位 為了要增加導線之間的間距，第一組的導線一端接合 在外線的接線墊5 2a上，具有另一端接合導線接腳最靠近 半導體晶片的邊緣（在基板的内邊緣），第二組的導線一端 接$在外線的接線墊52a上，具有另一端接合導線接腳第 二靠近半導體晶片的邊緣（在基板的内邊緣）。第一組的導 線一端接合在内線的接線墊52b上，具有另一端接合導線 接腳第三靠近半導體晶片的邊緣（在基板的内邊緣），第二 組的導線一端接合在内線的接線墊52b上，具有另一端接一 合導線接腳離半導體晶片的邊緣最遠（在基板的内邊緣）。
1287843 一 _ 五、發明說明（15) 如此一來，第一組的導線連接至外線的接線墊52a具有最 紐的長度（南度），第二組的導線連接至外線的接線墊52a 3第二短的長度（高度），第一組的導線連接至内線的接 線塾52b具有第三短的長度（高度），第二組的導線連接至 内線的接線墊52b具有最長的長度（高度）。以這方法， 線5 2之間的間距就會增加。 中心Ϊ然圖上沒有顯示’導線也可能是接合於接線塾52的 接著詳細說明打線方法的步驟。依據本發明 :及Si:包括計算步驟(導線分組步驟)，探測步驟' 流程ί見第2圖，詳細說明依據本發明之實施例計算步驟 半導體晶片以及基板大致上係特定的，製造 定的。其他不變的’例如接線墊大小 f =預 管的尺寸都是預先設定值。接著、在步㈣的匕的2 點的座標於I㈣±先敎，在這階段，先 的接， 路屬性，迴路屬性包括長度與每個接線塾的高度取=的迴 性係以接線塾上的接合點以及導 =路屬 距來決定。 〇 ^之間的間 當每一導線的接線墊上的接合 後，在來決定導線軌道。同時，確定毛細；= 生都確定 ί:1二中，在打線接合步驟時，虛線面積22是代表路徑。 官接觸到的面積在接線墊上的接合點。 表毛細 國 7061-4996-PF(N).ptd 第19頁 1287843 五、發明說明（16) 離。ί驟t2，計算出在導線以及毛細管之間的有限距 離。位ϊ ΐ 2 ί量的距離要至少等於計算出的有限距 的偏移ί二，係相當於接線墊上的接線墊以及中心點 接觸問：二示就)可以排除導線以及毛細管之間的 導線ί〆、’ ，任意地選擇鄰近導線，確定是否鄰近的 的迴;屬：：：；：：在第四步驟S4中。舉例來說， 致上都'昭著各；以單一線狀排列’以及導線大 丨“、、者各個接線墊12 一樣的 二=不的會導干線=，乂"的每-邊HU中 U不會改變，依然保持為接合點。 邊 性時，執行第五步驟 j細管路徑。導線執道以及：細擾或接觸到 保持為接合點。 的取初接曰點不會改變，依然 如果當足夠的相距空間沾 S6 °在第六步驟S6時，導線接 列^ j行第六步驟 線墊上的接合點（位置M)可以传置H一直線，已選的接 可以係已選的接線墊的中d;壬何三個點。接合點 向半導體晶片的外部範圍，/ f係—位移量的距離移 導體晶片的内部範圍。在這—f係一位移量的距離移向半 計算出的。如此一來，導線可=量是從步驟82中 疋紐迴路、中迴路、長迴 7061-4996-PF(N).ptd 第20頁 1287843 五、發明說明（17) 路。此時，導線的高度屬性可以確定。短迴路具有低高度 (步驟S7)、中迴路保持中間高度（設為最初屬性），以及長 迴路具有最高高度（步驟S8)。 因導線分為短、中、長迴路分別具有低、中、高的高 度，可以防止導線軌道以及毛細管路徑之間的干掙（步驟 s”。註’第！圖中’顯示出第一導線組具有較短ς:度以 及，低的高度，以及第二導線組具有較長的長度以及較高 的高度。然而，如第2圖的流程圖所示，也可以提出三 不同的導線組。 一 參見第3圖，流程圖顯示計算步驟依據本發明之實施 =。第3圖中的計算步驟相較於第2圖的計算步驟還有簡 單0 在步驟S11，確定最初接合座標依照在接線墊上的接 合點。最初接合點可以設置在接線墊的中心點。在這階 段，先確定最初的迴路屬性’迴路屬性包括長度與每個 線墊的高度。迴路屬性係以接線墊上的接合點以及導線 腳的接合點之間的間距來決定。 在步驟S12，依據最初接合點，決定各個導線為高迴 路，線，中迴路導線，或者低迴路導線係依照迴路屬行來 變 在接線墊上的打線位置是可以移動依照步驟12來改 五、發明說明（18) 半導體晶片的外邊緣。 接線墊上的接合點 執行步驟1 4。在步 d導ί為中迴路導線(中迴路） 點(接線塾的中心點) 驟S14，接線塾上長迴路）’執行步驟14。& 半導體晶片的外邊的緣接。5點可以移動一位移量的距離遠離 這樣一來上S的流程，導線可依照長度分組為三種導線。 擾: ，°以防止導線軌道以及毛細管路徑之間的干。 根據接線墊上Μ妓人^ ^ 卡的指針。在探、、則牛I π 疋彳木測針位置為了各探蜊 1圖所-^木測步驟中，探測針壓在接線墊1 2上。如Μ Θ所不，採測記號24會因為探測針而產生。在探 第 探測ί: ^ :區域被破壞。這會影響接下來的打線步驟' 區。因此，^ ^ f墊上的位置應設置在和接合點不同的地 ^此故叶探測卡根據設定的座標。如此一來， 曰參2第1圖，舉例來說，當探測步驟完成時，半導體 晶片確定已通過特性測試後，執行打線接合。在半導體裝 ^ 1曰〇中’接合順序是先接合第一組的導線2 〇 (短導線）。接 著ί接合第二組的導線（長導線）。這麼一來，可以防止毛 細管形成第一組導線干擾第二組的導線的問題。 當一導線組具有接合點維持在最初值（接線墊中心 點）’短導線組首先被接合至接線墊12以及導線接腳16 第22頁 7061-4996-PF(N).ptd 1287843 五、發明說明（19) 上。接著，係中導線組具有接合 至接線墊1 2以及導線接腳1 6。最 墊1 2以及導線接腳1 6。 根據實施例，導線銲接結構 路 徑 的 干 擾， 因 為 打 線 可以 設 所 以 即 使 當半 導 體 裝 置 的晶 片 邊 緣 還 是可 以 保 持 足 夠的 空 毛 細 管（用來形成後續的導線） 驟 時 減 少導 線 的 破 壞 或變 形 能 力 〇 雖 然 本發 明 之 實 施 例揭 露 點維持在最初值’被接合 後，長導線被接合至接線 減少導線以及毛細管行走 在接線墊上的不同位置。 有接線塾以線狀排列沿著 在已形成的導線軌道以及 徑之間。所以，在打線步 以改善半導體裝置的製造
上，然而上述實施例是示 施例。具體結構並非限定 範的，而本發明並非限定上述實 在上述實施例中。 導線以及長導線交替排列 以及長導線的排列可以是 〕圖），各個接線塾具有探 為了確認半導體晶片的機 接合點。所以可以改善導 雖然本發明的實施例中，短 來提供導線’舉例來說，短導線 無規則的。 ' 實施例一至四（第1，4, 5， 測記號，形成於探測步驟時，’係 能。探測記號是偏離接線墊上的 線以及接線塾的電性連接。 雖。本&明已以較佳實施例揭露如上，然其並非用以 :定本發明，任何熟習此項技藝者，在不脫離本發 護範圍當視後附之申請專利範 定者為準。發月之保
1287843 圖式簡單說明 第1圖係顯示本發明之第一實施例半導體裝置上視 圖。 第2圖係顯示本發明之實施例計算步驟流程圖。 第3圖係顯示本發明之實施例計算步驟流程圖。 第4圖係顯示本發明之第二實施例半導體裝置上視 圖。 第5圖係顯示本發明之第三實施例半導體裝置上視 圖。 第6圖係顯示本發明之第四實施例半導體裝置上視 圖。 第7圖係顯示習知之半導體裝置具有導線連接導線接 腳部分平面圖。 第8圖係顯示習知之半導體裝置的導線與毛細管側面 圖。 符號說明： 10〜本發明之半導體裝置； 1 4〜半導體晶片； 1 8〜基板； 30〜半導體裝置； 3 4〜導電指部； 40〜半導體裝置； 44 44a 44b〜導電指部； 50〜半導體裝置； 1 2〜接線墊； 16 16a 16b〜導電指部 2 0〜導線； 3 2〜接線墊； 36 36a 36b〜導線； 42〜接線墊； 46 46a 46b〜導線； 52 52a 52b〜接線墊。
7061-4996-PF(N).ptd 第24頁

Claims (1)

1287843 六、申請專利範圍 1. 一種半導體裝置，包括 1 號 91〗14?UQ_ci^年 G 月 y 複數接線墊，設置於半導體晶It i| Μ 塾的其中一接線塾電性連接複數導‘接聊工: ¥線接腳，該等導線接腳置於基板上， /、τ 導r ΐ片中：：ΐ、ΐΐ中’該等接線墊的至少-部分與該半 ν體日日片的外邊緣平行；以及 在該等接線墊的其中一接線墊，其中該導線的一接八 點位移朝向該半導體晶片的外邊、緣，根二 鄰近導線的接合點， 侵深堅上的 其中該等接線墊以線狀排列沿著該半導體晶片的外邊 緣；以及在每一線上的至少一接線墊，其中該導線的一接 合點位移朝向該半導體晶片的外邊緣，根據鄰近接線墊上 的鄰近導線的接合點，並且該導線的一接合點在該等導電 指部的其中一導電指部，位移朝向該半導體晶片的外邊 緣，根據鄰近接線墊上的鄰近導線的接合點，且該導線的 一接合點在至少一接線墊，位移朝向該半導體晶片的外邊 緣，更具有一接合點在至少一導電指部位移朝向該半導體 晶片，並且該等導線分組為第一導線組以及第二導旅組·, 以及該第一導線組包括較短的導線，具有接合點在各個接 線整上，位移朝向該半導體晶片的邊緣相較於該第二導線 組的專f且該第一導線組的該導線相較於第二導線組具有 較低的尚度’且第一導線組中的第一導線以及第二組導線 組的導線順序係交替設置。 2· —種半導體裝置，包括：
第25頁 7061-4996-PFl(N).ptc 91114849 _η 曰 修正 、、申請專利範圍 — 第4;第—接線墊，設置於第一線上沿著半導體晶“ 複數第一導電路徑，置於基板上；以及 電路pUi路:各個第一接線墊電性連接複㈣ %其中，該等第一導線分為第一導線組以及第一 ^ η-導線組包括第一導線具有接合點匕導： 二复，其中該第二導線組中的該 弟-導 第接ί 2 ’偏移遠離半導體晶片的第一邊緣才口目^在各第 弟—接線墊上的t心 :遠、·水相較於在各 線具有接合點在二=㈣-導線組令的該第—導 第-邊緣相較於在各接^ ’偏移朝向半導體晶片的 接線墊具,有探測記策弟一接線墊上的中心點，且各個第— 點，並且第一導綠^:位於區域遠離第一接線墊上的接人 綠順序係交替設置、，中的第-導線以及第二組導線組的； 包括··巾月專利耗圍第2項所述的半導體裝置，其中更 複數第二接線墊，以- 第一邊緣，比第—接線塾列沿著半導體晶片的 複數第二導電路徑^豆晶片的第—邊緣較遠； 莊夂加# 纷仕置於基板上；以及 猎各個弟二導線，將 電路徑的其中-導電路徑，^7接線墊電性連接複數導 案號 91114849 1287843 六、申請專利範圍 ^ 5亥專弟二導線分為第三導線纟且w ^ 、 三導線組包括第二導線具有接合點在各以：：：：’該第 移朝向半導體晶片的第一邊 :^，墊上，偏 接合4點在分別的第二接線塾上電性連=第四導中，該 四導線組中的第二導線具有接合點在+二體二，置，其中第 移遠離半導體晶片的第一邊緣相較 土，偏 中心點；以及 你合弟一接線墊上的 該第三導線組t的該第二導線具有接合點 線，上，偏移朝向半導體晶片的第一邊緣相較於在^接 接線塾上的中心點。 ：各弟一 5·如申請專利範圍第2項所述的半導體 接線墊係長方形的，且該長方形的一邊/置其曰中弟 邊緣垂直的比平行的—邊長度較長。u導體晶片第 、6·如申請專利範圍第2項所述的半導體裝置，i -τ m 一導線具有接合點在各導電路徑鄰近弟 脰日日片，其中苐一導線組中的第一導線的接合點 t =組中的第一導線的接合點離半導體晶片的第一邊緣G v 7·如申請專利範圍第2項所述的半導體裝置， 線組的第一導線的長度以及高度較短，相 的第一導線。 弟一導線組 8· —種半導體裝置的打線接合方法，其中藉著毛細其 提供的複數導線，將半導體晶片上的複數接線墊電性連^
7061-4996-PFl(N).pt 第27頁 I7843棄號m細 曰 修正 六、申請專利範圍 各個複數導電指部於基板上，包括下列步驟·· 將该等導線分組為較短的一 / 導線組，依照各個該接線塾以及以及，第二 接合該第-導線組中的至接腳的間距； 該接線塾的中心點偏移朝向半c接合點，從各個 接線塾以及各個該導電邊緣，在各個該 接合第二導線組中的至少各= 線塾以及各個該導電指在各個該接 其中該等導線交電性連接 導線組的導線之間。於第一導線組的導線以及第二 -Λ如第8項所述的半導體裝置的打線接 組’依照各個該接線塾以及該導線：弟：=線 其中接合步驟更包括接人第=導後二；，以及 於各個該接線塾的中心點：：弟-ν線組中的至少-導線 合方^如:巧：圍第8項所述的半導體裝置的打線接 Π: 的第一導線位置鄰近第二導線組的 弟-……須先接合第一導線之後、接合第二導線。 7061-4996-PFl(N).ptc 第28頁
TW91114849A 2001-07-16 2002-07-04 Semiconductor device and wire bonding method therefor TWI287843B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214954A JP2003031610A (ja) 2001-07-16 2001-07-16 半導体装置及びそのワイヤーボンディング方法

Publications (1)

Publication Number Publication Date
TWI287843B true TWI287843B (en) 2007-10-01

Family

ID=19049684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91114849A TWI287843B (en) 2001-07-16 2002-07-04 Semiconductor device and wire bonding method therefor

Country Status (4)

Country Link
US (1) US7514800B2 (zh)
JP (1) JP2003031610A (zh)
KR (1) KR100479190B1 (zh)
TW (1) TWI287843B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271168A (zh) * 2020-10-28 2021-01-26 广州立景创新科技有限公司 线路结构

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121045A (ja) 2004-09-24 2006-05-11 Seiko Epson Corp ボンディング構造、アクチュエータ装置及び液体噴射ヘッド
CN100418770C (zh) * 2004-09-24 2008-09-17 精工爱普生株式会社 接合结构、致动器设备和液体喷头
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
JP2007103423A (ja) 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
KR100649740B1 (ko) * 2005-10-18 2006-11-27 삼성전기주식회사 삼각형 핑거를 갖는 반도체 칩 패키지
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US7653519B1 (en) * 2006-04-13 2010-01-26 Cadence Design Systems, Inc. Method and mechanism for modeling interconnect structures for integrated circuits
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
JP4951555B2 (ja) * 2008-03-05 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2010070824A1 (ja) * 2008-12-19 2010-06-24 株式会社アドバンテスト 半導体装置、半導体装置の製造方法およびスイッチ回路
WO2011163441A2 (en) * 2010-06-24 2011-12-29 Kulicke And Soffa Industries, Inc. Methods of operating of a wire bonding machine
JP5546473B2 (ja) * 2011-02-07 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置
WO2023158625A1 (en) * 2022-02-15 2023-08-24 Kulicke And Soffa Industries, Inc. Methods of determining a sequence for creating a plurality of wire loops in connection with a workpiece

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139660A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置
JPS61159758A (ja) 1984-12-29 1986-07-19 Toshiba Corp 半導体モジユ−ル
JPH0289835A (ja) * 1988-09-27 1990-03-29 Naoyuki Akamaru 無段変速機用チェーン式スチールベルト
JPH02246126A (ja) * 1989-03-20 1990-10-01 Seiko Epson Corp 半導体装置
JP3046630B2 (ja) 1991-02-26 2000-05-29 株式会社日立製作所 半導体集積回路装置
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
JP3329623B2 (ja) * 1995-06-27 2002-09-30 株式会社東芝 ワイヤボンディング装置およびワイヤボンディング方法
KR100210711B1 (ko) * 1996-10-01 1999-07-15 윤종용 반도체 칩 구조
JP3342353B2 (ja) * 1997-07-14 2002-11-05 三洋電機株式会社 素子のワイヤボンド用パッド配列構造、素子間のワイヤボンド配線構造、及びｌｅｄプリントヘッド
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
JPH11307601A (ja) * 1998-04-16 1999-11-05 Mitsubishi Electric Corp 半導体装置
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271168A (zh) * 2020-10-28 2021-01-26 广州立景创新科技有限公司 线路结构

Also Published As

Publication number Publication date
US20030011038A1 (en) 2003-01-16
US7514800B2 (en) 2009-04-07
JP2003031610A (ja) 2003-01-31
KR100479190B1 (ko) 2005-03-28
KR20030007214A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
TWI287843B (en) Semiconductor device and wire bonding method therefor
KR100259457B1 (ko) 반도체 장치
US7372138B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods
JP3516608B2 (ja) 半導体装置
KR20040041635A (ko) 다중 열들의 본드 패드들을 가진 반도체 칩
CN103824819B (zh) 半导体装置及其制造方法
CN107546208A (zh) 膜产品及膜封装
US3626086A (en) Wire-routing system
CN1568543B (zh) 半导体元件
CN109856441A (zh) 压接型igbt器件芯片电流在线测量系统
US6087840A (en) Probe card with vertical needle for enabling improved wafer testing and method of manufacturing the same
TW200935059A (en) Wiring substrate for electronic-component inspection apparatus
TW201122504A (en) Co-used daisy chain test carrier
CN208460057U (zh) 一种芯片及电路、虚拟币挖矿机和计算机服务器
TWI578487B (zh) 薄膜覆晶封裝
US11018094B2 (en) Semiconductor packages configured for measuring contact resistances and methods of obtaining contact resistances of the semiconductor packages
CN103985701A (zh) 封装基板及其检测方法
WO2007017956A1 (ja) プローブ組立体
TWI251861B (en) Re-entrant Routing method and circuit structure
CN213905351U (zh) 用于优化扇出型封装金属互联工艺的测试片
CN116936494A (zh) 一种芯片封装结构及其封装基板及制作方法
TW507310B (en) Integrated circuit device with low-noise high frequency signal and its manufacturing method
CN109243996A (zh) 一种测试盘结构和芯片测试装置
TWI520290B (zh) 封裝基板及其檢測方法
JP3600159B2 (ja) Ｉｃチップ