JP5546473B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5546473B2
JP5546473B2 JP2011023841A JP2011023841A JP5546473B2 JP 5546473 B2 JP5546473 B2 JP 5546473B2 JP 2011023841 A JP2011023841 A JP 2011023841A JP 2011023841 A JP2011023841 A JP 2011023841A JP 5546473 B2 JP5546473 B2 JP 5546473B2
Authority
JP
Japan
Prior art keywords
wire
bonding
pad
short side
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011023841A
Other languages
English (en)
Other versions
JP2011101051A (ja
Inventor
剛 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011023841A priority Critical patent/JP5546473B2/ja
Publication of JP2011101051A publication Critical patent/JP2011101051A/ja
Application granted granted Critical
Publication of JP5546473B2 publication Critical patent/JP5546473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップのボンディングパッドと基板のフィンガーとをキャピラリーを用いてワイヤー接合するための、半導体装置のワイヤーボンディング方法に関する。
図７は従来の半導体装置の要部平面図、図８は図７の正面図を示している。半導体装置６０は、ボンディングパッド６２を備えた半導体チップ６４とフィンガー６６を備えた基板６８よりなる。それぞれのボンディングパッド６２とそれぞれのフィンガー６６は、ワイヤー７０により接合される。この種の半導体装置６０の製造方法は、専ら、プロービング工程とボンディング工程よりなる。プロービング工程では、探針（図示せず）がボンディングパッド６２の表面中心に接触し、内部回路の正常動作の確認及び検査を行う。このとき、一般的に、プローブ痕がボンディングパッド６２の表面に生じる。ボンディング工程では、一般的に、キャピラリー７２を利用して、ボンディングパッド６２の中心とフィンガー６６とがワイヤー７０により接合される。
図７及び図８を参照して、ボンディング工程を詳細に説明する。ボンディングパッド６２は半導体チップ６４の外縁に沿って整列するように設けられている。フィンガー６６は基板６８の外縁に沿って整列するように設けられている。ボンディングパッド６２は千鳥状で複列に配置されることがあり、フィンガー６６も千鳥状で複列に配置される場合もある。ここでは、ボンディングパッド６２は単列とし、フィンガー６６は千鳥状で複列であるとする。
フィンガー６６が千鳥状で複列であるので、短いワイヤーと長いワイヤーが存在する。通常、短いワイヤーが先行してボンディングパッド６４及びフィンガー６６に接合される。長いワイヤーが先行すると、短いワイヤーが基板６８に接合されるとき、キャピラリーが先行して接合された長いワイヤーに接触するためである。より具体的には、キャピラリーは、ボンディングパッドの幅（ピッチ）より最大直径が大きく、ボンディングパッドへのボンディング時には接触せずとも、フィンガーへのステッチボンディング時に干渉や接触をするからである。そのため、まず、短いワイヤーによりボンディングパッドとフィンガーが接合される。その後、長いワイヤーによりボンディングパッドとフィンガーが接合される。
特許第３０４６６３０号公報
従来のボンディング方法では、２つの問題がある。
（１）第１に、プローブ痕とボンディング位置が同じであることに問題がある。探針によりプロービング工程を行うと、ボンディングパッドの表面が荒れる。プローブ痕の上でワイヤーボンディングを行うと、接合が不安定になる。上記従来例では、ボンディングパッドが単列である場合を例示したが、ボンディングパッドが千鳥状で複列であっても同じ問題がある。
（２）第２に、先に、短いワイヤーによりボンディングパッドとフィンガーが接合されても、後続する長いワイヤーによりボンディングパッドとフィンガーが接合される場合、先行形成した短いワイヤーにキャピラリーが干渉・接触する問題がある。詳細には、キャピラリーは、金線をトーチで溶かしながら圧着ボールを形成する。その後、キャピラリーは、ボンディングパッドに圧着ボールを押し付ける。その際、短いワイヤーが先に形成されていても、キャピラリーがワイヤーと接触する。フィンガー側は、通常、スペースに余裕があるので、キャピラリーが干渉・接触することは少ない。しかし、ボンディングパッドは、半導体チップの外縁で密に設けられているので、キャピラリーが短いワイヤーに干渉・接触する危険が高くなる。特に、ワイヤーは半導体チップを中心に放射状に形成されることが多い。これは、フィンガーのピッチの方がボンディングパッドのピッチより広くなるためである。そのため、傾斜角度が大きくなると、図７に示されるように、ワイヤーがキャピラリーの移動軌跡と干渉することにもなる。ワイヤーに長短がない場合においても、ワイヤーが放射状であると、その傾斜角度によっては、先行するワイヤーにキャピラリーが干渉・接触する問題がある。
なお、上記半導体装置は、ボンディングパッドが単列である場合を例示したが、特許第３０４６６３０号公報の図１に示されるように、外側列及び内側列のボンディングパッドが千鳥状で複列に配置された半導体装置も提案されている。このような半導体装置は、ボンディングパッドの高密度化という観点では優れている。しかし、上記第１の問題が解決に至っていない。なお、上記第２の問題は、外側列のボンディングパッドからワイヤーにより接合されると、上記第２の問題は一応解決される。しかし、その一方で、外側列及び内側列のボンディングパッドが千鳥状に複列に配置されると、ボンディングパッド毎にワイヤーの属性が固定されてしまうため、半導体装置の汎用性が低くなるという問題が生じる。また、ボンディングパッドが千鳥状に複列で配置されていても、ボンディングパッドの高密度化が進むと、外側列及び内側列の個々の列において、先行形成したワイヤーにキャピラリーが干渉・接触する問題が生じる。
本発明の目的は、キャピラリーから送出されるワイヤーによりボンディングパッドとワイヤーが次々と接合される場合において、キャピラリーとワイヤーとの干渉・接触を避けながらボンディングパッドとフィンガーが接合された半導体装置及びそのワイヤーボンディング方法を提供することにある。本発明の他の目的は、ワイヤー属性、例えば、長さや傾斜角度を参照して、干渉・接触を生じることがないように、ワイヤーボンディングの順番を自動的に演算することができる、ワイヤーボンディング方法を提供することにある。本発明のさらに他の目的は、ボンディングパッド上でプローブ痕とワイヤー接合部の中心をずらすことにより、ボンディングパッドのプローブ痕を極力避けてボンディング工程を行うことができる、ワイヤーボンディング方法を提供することにある。
そこで、本発明は、半導体チップの複数のボンディングパッドと基板の複数のフィンガーとがワイヤーで接合された半導体装置において、前記ボンディングパッドが、前記半導体チップの外縁に沿って少なくとも一部分が整列して配置され、同列に配置された前記複数のボンディングパッドに接合する複数の前記ワイヤーのうち隣り合う２本のワイヤーからなる第１のワイヤー対は、２本の前記ワイヤーのボンディングパッド側接合点が前記外縁に向かう方向に互いにずれておらず、前記複数のワイヤーのうち隣り合う２本のワイヤーからなる２組の第２のワイヤー対は、前記第１のワイヤー対を挟む位置に配置され、かつ２本の前記ワイヤーのボンディングパッド側接合点が前記外縁に向かう方向に互いにずれていることを特徴とする半導体装置を提供する。
また、本発明は、半導体チップの複数のボンディングパッドと基板の複数のフィンガーとがワイヤーで接合された半導体装置において、前記ボンディングパッドが、前記半導体チップの外縁に沿って少なくとも一部分が整列して配置され、
同列に配置された前記複数のボンディングパッドに接合する複数の前記ワイヤーのうち隣り合う２本のワイヤーからなる第１のワイヤー対は、２本の前記ワイヤーのボンディングパッド側接合点が前記外縁に向かう方向に互いにずれておらず、前記複数のワイヤーのうち隣り合う２本のワイヤーからなる第２のワイヤー対は、前記基板面上において前記外縁と垂直な直線からの傾斜角度が前記第１のワイヤー対よりも大きく、かつ２本の前記ワイヤーのボンディングパッド側接合点が前記外縁に向かう方向に互いにずれていることを特徴とする、半導体装置が提供される。
ボンディングパッドが千鳥状であれば、ワイヤーによりボンディングパッドとフィンガーが接合される場合に、先行形成されたワイヤーとキャピラリーが干渉・接触することは少ない。しかし、整列して配置されたボンディングパッド上でワイヤーを接合する場合、特に、半導体チップ上でボンディングパッドが高密度で配置されている場合は、整列するボンディングパッド同士において先行形成されたワイヤーとキャピラリーが干渉・接触する。本発明では、少なくとも１つのワイヤーにおいて、そのボンディングパッド側接合点が隣合う同列のワイヤーのボンディングパッド側接合点と外縁に向う方向にずれている。例えば、隣合うワイヤーのボンディングパッド側接合点が、ボンディングパッドの中心にある場合は、当該ワイヤーのボンディングパッド側接合点は、半導体チップの外縁に向って、又は、半導体チップの外縁と反対側に向ってずれている。また、例えば、隣合うワイヤーのボンディングパッド側接合点が、ボンディングパッドの外縁に偏寄している場合は、当該ワイヤーのボンディングパッド側接合点は、半導体チップの外縁と反対側に向ってずれている。ボンディングパッドが半導体チップの外縁に沿って単列で配置されていようと、ボンディングパッドが半導体チップの外縁に沿って複列で配置されていようと、同列内でキャピラリーによりワイヤーを接合する場合は同じである。このように構成された半導体装置では、比較的外縁に近いボンディングパッド側接合点のワイヤーが先行して形成され、その後、比較的外縁から遠いボンディングパッド側接合点のワイヤーが形成される。キャピラリーの周辺には、先行形成されたワイヤーが存在することがなくなり、ワイヤーとキャピラリーとの干渉・接触を避けることができる。
以上は、ボンディングパッド側接合点に着目したが、フィンガー側接合点においても同様の問題を回避することが好ましい。もっとも、公知の基板は、フィンガーが基板の外縁に沿って整列しているものに加えて、フィンガーが基板の外縁に向う方向にずれているものがある。これらの半導体装置において、フィンガーの位置を無視してボンディングパッド側接合点をずらせるのではなく、フィンガー側接合点の位置に着目して、前記ワイヤーが互いに近接するボンディングパッド側接合点とフィンガー側接合点を備えた第１のワイヤー群と、互いに離間するボンディングパッド側接合点とフィンガー側接合点を備えた第２のワイヤー群に振り分けている。すなわち、フィンガーが基板の外縁に沿って整列しているものでは、フィンガー側接合点をずらせて第１のワイヤー群及び第２のワイヤー群が形成される。また、フィンガーが基板の外縁に向う方向にずれているものでは、それぞれのフィンガーを基準に第１のワイヤー群及び第２のワイヤー群が形成される。こうすることにより、ボンディングパッド側接合点だけでなく、フィンガー側接合点においても、ワイヤーとキャピラリーとの干渉・接触を避けることができる。なお、第１のワイヤー群と第２のワイヤー群と配置は、先行形成したワイヤーとキャピラリーとの干渉・接触がない限り、１つのボンディングパッド列において、ランダムに配列されていても、交互に配列されていてもよい。
本発明は、特に、半導体チップの複数のボンディングパッドと前記半導体チップを囲繞する基板の複数のフィンガーとがワイヤーで接合され、隣合うワイヤー間の間隔が前記基板の外縁に向って広がるように構成された半導体装置に対して有用である。一般的な半導体装置は、半導体チップの数倍ある基板を備えている。ワイヤーは、実質的に放射状に形成され、隣合うワイヤーは間隔を漸増させている。その結果、半導体チップの四隅のワイヤーは半導体チップの外縁に対して傾斜する。傾斜角度は、四隅ほど大きくなる。このような半導体装置では、ワイヤーがボンディングパッドに接合されるとき、先行形成された四隅のワイヤーとキャピラリーが干渉・接触しやすい。ただし、各辺の中央付近のワイヤーは干渉・接触することは少ない。したがって、各辺の両端近傍のワイヤーにおけるボンディングパッド側接合点が、当該ワイヤーに隣合うワイヤーのボンディングパッド側接合点と前記外縁に向う方向にずれていれば十分に干渉・接触を避けることができる。各辺の中央近傍のワイヤーについては、干渉が生じないのであれば、あえて隣合うワイヤー同士でボンディングパッド側接合点をずらす必要がないが、ずらすことによりワイヤー属性のグループ化を単純化することができる場合はずらすことが可能である。
なお、ボンディングパッドが、前記外縁に向う方向に縦長であり、前記ワイヤーのボンディングパッド側接合点がボンディングパッドの中心から前記外縁に向う方向にずれていることが好ましい。ボンディングパッド側接合点を中心からずらせることにより、ボンディングパッド上には、ボンディングパッド側接合点以外に比較的広いスペースを確保することができる。こうすることにより、プロービング工程を行う際、ボンディングパッド上のボンディングパッド側接合点以外でプローブ探針を押し当てることができる。ボンディングパッド表面が荒れた状態のプローブ痕にボンディングパッド側接合点を求めると、ワイヤーとの接合が不十分になることが予想されるが。本発明では、ボンディングパッド側接合点以外でプロービング工程を行うことができるので、ワイヤー接合時の不良発生を抑えることができる。
また、本発明は、半導体チップの複数のボンディングパッドと基板の複数のフィンガーとがキャピラリーから送出されるワイヤーで接合された半導体装置におけるワイヤーボンディグ方法において、フィンガー側接合点によって、比較的短い第１のワイヤー群と比較的長い第２のワイヤー群に振り分け、ボンディングパッド側接合点とフィンガー側接合点を結ぶそれぞれのワイヤー軌道と前記ワイヤーを形成するキャピラリーの軌跡とが干渉するワイヤーについてボンディングパッド側接合点を前記半導体チップの外縁に向う方向にずらす工程；前記第１のワイヤー群のボンディングパッド側接合点とフィンガー側接合点とが当該ワイヤーで接合される工程；及び前記第２のワイヤー群のボンディングパッド側接合点とフィンガー側接合点とが当該ワイヤーで接合される工程；を含むワイヤーボンディング方法を提供する。
半導体チップ及び基板が与えられると、ボンディングパッドの定点を基準にボンディングパッド側接合点が仮決めされる。仮決めされたボンディングパッド側接合点は、ボンディングパッドの中心又は外縁に向う方向に偏寄した位置とする。また、ここでは、フィンガー側接合点は常に中心を定点として説明する。仮決めされたボンディングパッド側接合点とフィンガー側接合点とが決定されると、それぞれのワイヤーについてワイヤー軌道が決定される。次いで、ワイヤー軌道に基づいてキャピラリーの軌跡が決定される。キャピラリーは、ワイヤーと異なり一定の幅がある。したがって、ワイヤー軌道とキャピラリー軌跡が干渉する恐れがある。そこで、ワイヤー軌道とキャピラリー軌跡が干渉する場合には、そのワイヤーのボンディングパッド側接合点を外縁に向う方向にずらせる。例えば、仮決めしたボンディングパッド側接合点がボンディングパッドの中心である場合には、干渉しているワイヤーのボンディングパッド側接合点を外縁に近付く方向にずらすことにより、ワイヤー軌道とキャピラリー軌跡は非干渉となる。また、例えば、仮決めしたボンディングパッド側接合点がボンディングパッドの外縁に近付く方向に偏寄している場合には、干渉しているキャピラリー軌跡のワイヤーのボンディングパッド側接合点を外縁に近付く方向と反対方向にずらすことにより、ワイヤー軌道とキャピラリー軌跡は非干渉となる。さらに、例えば、仮決めしたボンディングパッド側接合点がボンディングパッドの外縁から離れる方向に偏寄している場合には、干渉しているワイヤーのボンディングパッド側接合点を外縁に近付く方向ずらすことにより、ワイヤー軌道とキャピラリー軌跡は非干渉となる。
その後、第１のワイヤー群を先行させて、ボンディングパッド側接合点とフィンガー側接合点とがそのワイヤー群で接合される。次いで、第２のワイヤーにより、ボンディングパッド側接合点とフィンガー側接合点とがそのワイヤー群で接合される。こうすることにより、キャピラリーを利用してワイヤーがボンディングパッドに接合される際、先行する第１のワイヤーが存在していても、後続の第２のワイヤー群は、それを形成するキャピラリーが先行する第１のワイヤー群と干渉することがなくなる。
なお、前記振り分ける工程が、比較的短い第１のワイヤー群のボンディングパッド側接合点をボンディングパッドの中心から半導体チップの外縁に向ってずらす工程と、比較的長い第２のワイヤー群のボンディングパッド側接合点をボンディングパッドの中心から半導体チップの外縁と反対に向ってずらす工程を含むことが好ましい。それぞれのボンディングパッドにおいて、比較的短い第１のワイヤー群と比較的長い第２のワイヤー群をボンディングパッドの中心から互いにずらせることにより、第１のワイヤー群のボンディングパッド側接合点と第２のワイヤー群のボンディングパッド側接合点との間隔が広がる。これにより、第２のワイヤー群がボンディングパッドに接合される際、第１のワイヤー群とキャピラリーとが確実に干渉・接触しなくなる。
また、前記振り分ける工程において、前記ワイヤーを比較的短い第１のワイヤー群と比較的長い第２のワイヤー群を交互に振り分けることが好ましい。第１のワイヤー群と第２のワイヤー群を交互に振り分けることにより、第１のワイヤー群と第２のワイヤー群のそれぞれのボンディングパッド側接合点の間隔は、同じワイヤー群が隣合う場合のボンディングパッド側接合点の間隔に比べて広くなる。こうすることより、先行形成されたワイヤー群とキャピラリーとが確実に干渉・接触しなくなる。
上記形態では、ボンディングパッド側接合点にのみ着目して、隣合うワイヤーのボンディングパッド側接合点をずらせることを意図しているが、フィンガー側接合点においても同様にその接合点をずらせることが好ましい。そこで、基板が半導体チップに近いフィンガーと半導体チップに遠いフィンガーを備えている半導体装置では、前記ワイヤーを、半導体チップに近いフィンガーに対応させて比較的短い第１のワイヤー群を割り当て、半導体チップに遠いフィンガーに対応させて比較的長い第２のワイヤー群を割り当てることが好ましい。こうすることにより、フィンガー側接合点においても、先行形成された第１のワイヤー群と第２のワイヤー群を送出するキャピラリーとが干渉・接触しなくなる。
さらに、本発明では、半導体チップの複数のボンディングパッドと基板の複数のフィンガーとがキャピラリーから送出されるワイヤーで接合された半導体装置におけるワイヤーボンディグ方法において、フィンガー側接合点によって、比較的短い第１のワイヤー群、比較的長い第２のワイヤー群、第１のワイヤー群と第２のワイヤー群との中間的な長さの初期設定ワイヤー群に振り分け、ボンディングパッド側接合点とフィンガー側接合点を結ぶそれぞれのワイヤー軌道と前記ワイヤーを形成するキャピラリーの軌跡とが干渉する第１のワイヤー群と第２のワイヤー群に含まれるワイヤーについてボンディングパッド側接合点を前記半導体チップの外縁に向う方向にずらす工程；前記第１のワイヤー群のボンディングパッド側接合点とフィンガー側接合点とが当該ワイヤーで接合される工程；前記長さ不変の初期設定ワイヤー群のボンディングパッド側接合点とフィンガー側接合点とが当該ワイヤーで接合される工程；及び前記第２のワイヤー群のボンディングパッド側接合点とフィンガー側接合点とが当該ワイヤーで接合される工程；を含むワイヤーボンディング方法を提供する。
半導体チップ及び基板が与えられると、ボンディングパッドの定点を基準にボンディングパッド側接合点が仮決めされる。仮決めされたボンディングパッド側接合点は、ボンディングパッドの中心とする。また、フィンガー側接合点は常に中心として説明する。仮決めされたボンディングパッド側接合点とフィンガー側接合点とが決定されると、それぞれのワイヤーについてワイヤー軌道が決定される。次いで、ワイヤー軌道に基づいてキャピラリーの軌跡が決定される。キャピラリーは、ワイヤーと異なり一定の幅がある。したがって、ワイヤー軌道とキャピラリー軌跡が干渉する恐れがある。そこで、ワイヤー軌道とキャピラリー軌跡が干渉する可能性が極めて高い場合には、一部のワイヤーにおいてボンディングパッド側接合点を外縁に近付く方向にずらし、一部のワイヤーにおいてボンディングパッド側接合点を外縁から離れる方向にずらせる。例えば、仮決めしたボンディングパッド側接合点がボンディングパッドの中心である場合には、干渉しているワイヤーのボンディングパッド側接合点を外縁に近付く方向にずらすことにより、ワイヤー軌道とキャピラリー軌跡は非干渉となる。また、干渉してないワイヤーのボンディングパッド側接合点を外縁から離れる方向にずらすことにより、ワイヤー軌道とキャピラリー軌跡は確実に非干渉となる。
その後、第１のワイヤー群、長さ不変の初期設定ワイヤー群、第２のワイヤー群の順番で、ボンディングパッド側接合点とフィンガー側接合点とがそれぞれのワイヤー群で接合される。こうすることにより、キャピラリーを利用してワイヤーがボンディングパッドに接合される際、先行するワイヤーが存在していても、後続のワイヤー群は、それを形成するキャピラリーが先行するワイヤー群と干渉することがなくなる。
また、ボンディングパッド側接合点を外縁に向う方向にずらせることにより、ボンディングパッド表面にはスペースが形成される。半導体装置は、プロービングによってボンディングより前の工程で検査される。このとき、プローブ探針によってプローブ痕が形成される。本発明では、ボンディングパッド上のボンディングパッド側接合点を避けて、プロービング工程を行うこと提案する。こうすることにより、ボンディングパッド側接合点をプローブ痕がない部分に設定できる。したがって、ワイヤーの接合が安定する。
本発明は、整列したボンディングパッドを備えた半導体チップを用いて半導体装置を製造する際においても、ボンディングパッドの範囲内でワイヤーのボンディングパッド側接合点をずらすことにより、先行形成されたワイヤー軌道と後続するワイヤーを形成するためのキャピラリーの軌跡との間にクリアランスを確保でき、先行形成されたワイヤーにキャピラリーが干渉・接触することがなくなる。したがって、ワイヤーの損傷やワイヤーの変形を生じることなく、品質良好な半導体装置を得ることができる。
本発明による半導体装置の第１実施形態の概略平面図。 本発明による半導体装置のワイヤーボンディング方法の演算工程を示すフローチャート。 本発明による半導体装置のワイヤーボンディング方法の他の演算工程を示すフローチャート。 本発明による半導体装置の第２実施形態の概略平面図。 本発明による半導体装置の第３実施形態の概略平面図。 本発明による半導体装置の第４実施形態の概略平面図。 従来の半導体装置の要部平面図。 図７の正面図。
以下、図面を参照して本発明による半導体装置及びそのワイヤーボンディング方法の一実施形態を説明する。
図１は、本発明による半導体装置１０の第１実施形態を示している。半導体装置１０は、ボンディングパッド１２を備えた矩形の半導体チップ１４とフィンガー１６を備えた矩形の基板１８よりなる。ワイヤー２０により、それぞれのボンディングパッド１２とそれぞれのフィンガー１６は接合される。ボンディングパッド１２は、半導体チップ１４の４辺の外縁に沿って同列且つ単列で配置されている。それぞれのボンディングパッド１２は、例えば、外縁に向う方向に縦長で形成された長方形のような矩形である。もっとも、ボンディングパッド１２は、他の形状であってもよい。フィンガー１６は、公知の形態をしており、例えば、ボンディングパッド１２と同数で基板１８の外縁に沿って複列で配置されている。ただし、基板１８は、半導体チップ１４を囲繞しているので、各辺の長さは半導体チップ１４より長くなっている。ワイヤー２０は、対応するボンディングパッド１２とフィンガー１６とを電気的に接続する。ボンディングパッド１２とフィンガー１６とは、このワイヤー２０によって接合される。基板１８は半導体チップ１４より大きいので、それぞれのワイヤー２０は、実質的に放射状に形成される。したがって、ワイヤー２０は、半導体チップ１４及び基板１８の四隅ほど傾斜角度が大きくなる。また、四隅ほど傾斜角度が大きくなるので、隣合うワイヤー同士の間隔は基板１８に向って漸増する。
図１に示されるように、複列のフィンガー１６のうち、半導体チップ１４に近いフィンガー１６ａと半導体チップ１４から離れたフィンガー１６ｂを基準に、ワイヤーは、比較的短い第１のワイヤー群２０と、比較的長い第２のワイヤー群（図示せず）に振り分けられる。第１のワイヤー群２０のボンディングパッド側接合点は、半導体チップ１４の外縁に近い位置、すなわち、フィンガー１６に近い位置に設定されている。一方、第２のワイヤー群のボンディングパッド側接合点は、半導体チップ１４の外縁から離れた位置、すなわち、フィンガー１６から遠い位置に設定されている。もっとも、第１のワイヤー群２０のボンディングパッド側接合点と第２のワイヤー群のボンディングパッド側接合点との一方が、ボンディングパッド１２の中心にあってもよい。
図４は、本発明による半導体装置３０の第２実施形態を示している。半導体装置３０は、同形状の細長い長方形のボンディングパッド３２を備えた半導体チップと、同形状の細長い長方形のフィンガー３４を備えた基板よりなる。ワイヤー３６により、それぞれのボンディングパッド３２とそれぞれのフィンガー３４が接合される。ボンディングパッド３２は、第１実施形態と同様に、半導体チップの４辺の外縁に沿って同列且つ単列で配置されている。フィンガー３４は、基板の外縁に沿って同列で且つ単列で配置されている。本実施形態のフィンガー３４は、放射状に配置されている。ワイヤー３６は、対応するボンディングパッド３２とフィンガー３４とを電気的に接続する。基板は半導体チップより大きいので、それぞれのワイヤー３６は、実質的に放射状に形成される。
本実施形態では、同形状の細長い長方形のボンディングパッド及び同形状の細長い長方形のフィンガーを利用して、これらを接合するワイヤーの属性を変更する。ワイヤーは、長さ及び高さによって、異なる属性を持つ。図４に明示されるように、第１のワイヤー群３６ａは、ボンディングパッド及びフィンガーのそれぞれの中心から互いに近付く位置に接合点を持つ。第２のワイヤー群３６ｂは、ボンディングパッド及びフィンガーのそれぞれの中心から互いに離れる位置に接合点を持つ。もっとも、初期設定ワイヤー群として、ボンディングパッド及びフィンガーの中心の接合点を持つワイヤーを混在させてもよい。また、第１のワイヤー群３６ａは、第２のワイヤー群３６ｂに比べて低い軌道を備えている。このように、それぞれのワイヤー群が、高さにおいて異なる属性を備えているので、実質的なワイヤー間隔が広くなり、ショート防止に有利である。
図５は、本発明による半導体装置４０の第３実施形態を示している。半導体装置４０は、同形状の細長い長方形のボンディングパッド４２を備えた半導体チップと、リング状の第１のフィンガー４４ａ及び矩形のフィンガー４４ｂを備えた基板よりなる。本実施形態では、リング状の第１のフィンガー４４ａが内側に配置され、矩形のフィンガー４４ｂが外側に配置されているが、この関係が逆でもよい。ワイヤー４６により、それぞれのボンディングパッド４２とそれぞれのフィンガー４４ａ，４４ｂが接合される。ボンディングパッド４２は、第１実施形態と同様に、半導体チップの４辺の外縁に沿って同列且つ単列で配置されている。ワイヤー４６は、対応するボンディングパッド４２とフィンガー４４ａ、４４ｂとを電気的に接続する。
本実施形態では、同形状の細長い長方形のボンディングパッド並びにリング状のフィンガー４４ａ及び矩形のフィンガー４４ｂを利用して、これらを接合するワイヤーの属性を変更する。ワイヤーは、長さ及び高さによって、異なる属性を持つ。図５に明示されるように、第１のワイヤー群４６ａは、ボンディングパッドの外縁に近い位置とリング状のフィンガー４４ａに接合点を持つ。第２のワイヤー群４６ｂは、ボンディングパッドと外縁に遠い位置と矩形のフィンガー４４ｂに接合点を持つ。また、第１のワイヤー群４６ａは、第２のワイヤー群４６ｂに比べて低い軌道を備えている。ＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）系の半導体装置では、このような配置になることが多い。
図６は、本発明による半導体装置５０の第４実施形態を示している。半導体装置５０は、ボンディングパッド５２ａ，５２ｂを備えた半導体チップと、フィンガーを備えた基板よりなる。図６において、フィンガー、基板及びワイヤーは省略されている。ボンディングパッド５２は、半導体チップの４辺の外縁に沿って複列で配置されている。外側列のボンディングパッド５２ａ及び内側列のボンディングパッド５２ｂとも、同形状の細長い長方形である。外側列のボンディングパッドと内側列のボンディングパッドは、先行形成したワイヤーとの干渉・接触を避けるため、本実施形態のように千鳥状に配置されていることが好ましいが、それぞれのボンディングパッド５２ａ，５２ｂが同位相で配置されていてもよい。
本実施形態では、同列内において、第１のワイヤー群と第２のワイヤー群が存在する。すなわち、外側列においても、内側列においても、第１のワイヤー群と第２のワイヤー群が存在する。基板及びフィンガーとの関係では、最も近いフィンガー側接合点に外側列の第１のワイヤー群が対応し、順次、外側列の第２のワイヤー群、内側列の第１のフィンガー群、内側列の第２のフィンガー群が対応する。こうすることにより、ワイヤーは異なる属性を持つ。すなわち、ワイヤーの長さは、外側列の第１のフィンガー群、外側列の第２のワイヤー群、内側列の第１のフィンガー群、内側列の第２のフィンガー群の順で長くなる。さらに、ボンディングパッドの中心にボンディングパッド側接合点を持つワイヤー群を混在させる場合もある。
次に、ワイヤーボンディング方法について説明する。本発明の方法は、演算工程、すなわち、ワイヤーを振り分ける工程と、プロービング工程と、ワイヤーのボンディング工程を含む。図２は、演算工程を示すフローチャートを示している。半導体チップ及び基板が与えられ、製造装置が決められる。パッドサイズ、ワイヤー径、キャピラリー寸法は、固有値（定数）となる。その後、ボンディングパッド側接合点となるボンディング座標が仮決めされる。この段階で、ワイヤーのループ属性も仮決めされる。ループ属性とは、ボンディングパッド側接合点とフィンガー側接合点との間の間隔で決定されるワイヤーの長さと、ワイヤーの高さである（ステップＳ１）。
それぞれのワイヤーについて、ボンディングパッド側接合点及びループ属性が決定されると、ワイヤー軌道が決定される。また、同時に、キャピラリーの移動軌跡が決定される。キャピラリーの移動軌跡とは、キャピラリーのヘッドが移動するときに空間を横切る一定幅の軌跡である。図１において、トーンを付して示した領域２２が、ボンディングパッド側接合点においてキャピラリーが占有する領域である。例えば、図７のようにワイヤーの軌道とキャピラリーの軌跡が干渉する場合、フィンガー１６ａに対応するワイヤーと、フィンガー１６ｂに対応するワイヤーのぞれぞれについて、隣接する（隣合う）ワイヤー−キャピラリー間距離の限界値を計算し、それ以上の距離となるようにずらし量を計算する（ステップＳ２）。
次いで、任意の２本の隣接した（隣合う）ワイヤーを選択し（ステップＳ３）、そのループ属性が同一であるかの判断を行う（ステップＳ４）。同一とは、例えば、フィンガー１６が単列である場合において、半導体チップ１４の各辺の中央付近では、ワイヤーが実質的に同じ軌道をもつことを意味する。この場合、ワイヤー２０は半導体チップ１４の各辺に直交した状態にあり、ワイヤー軌道とキャピラリー軌跡が干渉しない場合があり、仮決めされたボンディングパッド側接合点は、そのまま維持の位置を接合点として維持される。
ループ属性が異なる場合、さらに、任意の２本のワイヤーについて、ワイヤー軌道とキャピラリー軌跡が干渉・接触するかを判断するために距離計算が行われる（ステップＳ５）。ワイヤー軌道とキャピラリー軌跡との間にクリアランスがあると、仮決めされたボンディングパッド側接合点は、そのまま維持の位置を接合点として維持される。
クリアランスが無いと判断した場合、ボンディングパッド側接合点の位置を変更する（ステップＳ６）。フィンガーが単列の場合、ボンディングパッド側接合点を中心に維持、ステップ２で決定したずらし量でチップ外側にずらす（半導体チップの外縁に近付く方向に変更）、ステップ２で決定したずらし量でチップ内側にずらす（半導体チップの外縁から離れる方向に変更）を行う。同時に、ワイヤーの高さを設定し、中ループは仮決めされた中程度の高さに維持、低ループは低くする設定（ステップＳ７）、高ループは高くする設定を行う（ステップＳ８）。
こうすることにより、ワイヤー軌道とキャピラリー軌跡が非干渉となるように、ワイヤーが長さを基準に３種に振り分けられる（ステップＳ９）。なお、図１では、低ループの比較的短い第１のワイヤー群と、高ループの比較的長い第２のワイヤー群について例示しているが、上記フローチャートのように、３種のワイヤー群の設定も可能である。
図３は、他の簡易な演算工程を示すフローチャートを示している。ボンディングパッド側接合点となるボンディング座標を中心に初期設定し、ワイヤーの長さ及び高さに関するループ属性及びずらし量を初期設定する（ステップＳ１１）。この段階において、設定値に基づき、ワイヤーのループ属性から、高ループ、中ループ及び低ループの判定を行う（ステップＳ１２）。ループ属性に基づいて、ボンディングパッドが形成された範囲内で高ループと低ループについてのみボンディングパッド座標を移動・変更する。短ループの場合は、ボンディングパッド側接合点となる座標を外縁に向って移動させ（ステップＳ１３）、高ループの場合は、ボンディングパッド側接合点となる座標を外縁から離れるように移動させる（ステップＳ１４）。以上の流れによって、ワイヤー軌道とキャピラリー軌跡が非干渉となるように、ワイヤーが長さを基準に３種に振り分けられる（ステップＳ１５）。
最終的なパッド側ボンディング位置の情報をもとに、プローブカードの針立て仕様が決定される。プロービング工程では、プローブ探針をボンディングパッド１２に押し当てる。このとき、図１に示すように、プローブ探針によってプローブ痕２４が生じる。そのため、プロービング工程におけるプローブ探針押し当て位置として、ボンディングパッドの範囲内でボンディングパッド側接合点の座標以外の場所を選定する。その後、プロービング工程を行う。
プロービング工程が完了すると、ワイヤー群が図１のように比較的短い第１のワイヤー群と比較的長い第２のワイヤー群よりなる場合には、第１のワイヤー群を先行させてボンディングパッド１２とフィンガー１６が接合される。その後、第２のワイヤー群によりボンディングパッド１２とフィンガー１６が接合される。こうすることにより、第２のワイヤー群を形成するキャピラリーが、先行形成された第１のワイヤー群と干渉・接触することがなくなる。ワイヤー群が、長さ不変の初期設定ワイヤー群と比較的短い第１のワイヤー群と比較的長い第２のワイヤー群よりなる場合には、第１のワイヤー群を先行させてボンディングパッド１２とフィンガー１６が接合される。その後、長さ不変の初期設定ワイヤー群、第２のワイヤー群の順番で、ボンディングパッド１２とフィンガー１６が接合される。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０，３０，４０，５０ 半導体装置
１２，３２，４２，５２ ボンディングパッド
１４ 半導体チップ
１６，３４，４４ フィンガー
１８ 基板
２０，３６，４６ ワイヤー

Claims (9)

  1. 主面と、前記主面の辺と、前記辺に沿って配置された複数の矩形フィンガーとを含む矩形の基板と、
    第１主面と、前記第１主面とは反対側の第２主面と、前記第１主面上の第１辺と、前記第１辺と向かい合う前記第１主面上の第２辺と、前記第１辺および前記第２辺と交わる第３辺および第４辺と、前記第１主面に配置された複数のパッドとを含む矩形の半導体チップと、
    複数のワイヤーと、
    を含み、
    前記半導体チップは、前記第２主面が前記基板の前記主面に向かい合うよう前記基板上に搭載されており、
    前記複数の矩形フィンガーは、それぞれが第１短辺と、前記第１短辺と向かい合う第２短辺と、前記第１短辺および前記第２短辺と交差する第１長辺および第２長辺とを有し、前記基板の前記辺と前記半導体チップの前記第１辺との間に一列で配置され、それぞれの前記第２短辺は前記辺に沿って配置され、かつそれぞれの前記第１短辺は前記第１辺に沿って配置されており、
    前記複数のパッドは、それぞれ第１パッド短辺と第２パッド短辺を有し、前記半導体チップの前記第１辺に沿って配置され、かつ前記第１パッド短辺は前記第２パッド短辺と前記第１辺の間に配置されており、
    前記複数の矩形フィンガーのピッチは、前記複数のパッドのピッチより広く、
    前記複数のフィンガーの前記第１長辺および前記第２長辺は、前記第１辺に対して傾斜しており、
    各前記矩形フィンガーは、互いに異なる前記ワイヤーを介して互いに異なる前記パッドに接続されており、
    前記複数のワイヤーは、
    それぞれが一端と他端を有し、かつ
    前記一端が前記矩形フィンガーの前記第２短辺よりも前記第１短辺に近い位置に接続され、前記他端が前記パッドの前記第２パッド短辺よりも前記第１パッド短辺に近い位置に接続された第１ワイヤーと、前記一端が前記矩形フィンガーの前記第１短辺よりも前記第２短辺に近い位置に接続され、前記他端が前記パッドの前記第１パッド短辺よりも前記第２パッド短辺に近い位置に接続された第２ワイヤーと、を含み、
    前記第１ワイヤーと前記第２ワイヤーは前記辺に沿って隣り合って配置された半導体装置。
  2. 前記第１ワイヤーの長さは前記第２ワイヤーの長さより短い請求項１記載の半導体装置。
  3. 前記第１ワイヤーの前記他端は、前記パッドの前記第２パッド短辺よりも前記第１パッド短辺に近い位置に接続されており、
    前記第１ワイヤーに接続する前記パッドの前記第１パッド短辺よりも前記第２パッド短辺に近い位置には、プローブ痕が形成されている請求項１または請求項２に記載の半導体装置。
  4. 平面視において、前記第１ワイヤーと前記第２ワイヤーは互いに重ならない請求項１乃至請求項３いずれか一項に記載の半導体装置。
  5. 前記第１ワイヤーと前記第２ワイヤーが前記基板の前記辺に沿って、交互に配置されている請求項１乃至請求項４いずれか一項に記載の半導体装置。
  6. 各前記矩形フィンガーの前記ワイヤーに接続する接続点は、前記基板の前記辺に沿って千鳥配置されている請求項１乃至請求項５いずれか一項に記載の半導体装置。
  7. 前記第１ワイヤーの前記一端は、第１接続点において前記矩形フィンガーと接続しており、
    前記第１ワイヤーの前記他端は、第２接続点において前記パッドと接続しており、
    前記第１短辺から前記第１接続点までの長さは、前記第１接続点から前記第２短辺までの長さよりも短く、
    前記第１パッド短辺から前記第２接続点までの長さは、前記第２接続点から前記第２パッド短辺までの長さよりも短い請求項１乃至請求項６いずれか一項に記載の半導体装置。
  8. 前記第２ワイヤーの前記一端は、第３接続点において前記矩形フィンガーと接続しており、
    前記第２ワイヤーの前記他端は、第４接続点において前記パッドと接続しており、
    前記第１短辺から前記第３接続点までの長さは、前記第３接続点から前記第２短辺までの長さよりも長く、
    前記第１パッド短辺から前記第４接続点までの長さは、前記第４接続点から前記第２パッド短辺までの長さよりも長い請求項１乃至請求項７いずれか一項に記載の半導体装置。
  9. 断面視において、前記基板の前記主面上から前記第２ワイヤーの高さが前記第１ワイヤーの高さより高い請求項１乃至請求項８いずれか一項に記載の半導体装置。
JP2011023841A 2011-02-07 2011-02-07 半導体装置 Expired - Fee Related JP5546473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011023841A JP5546473B2 (ja) 2011-02-07 2011-02-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023841A JP5546473B2 (ja) 2011-02-07 2011-02-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001214954A Division JP2003031610A (ja) 2001-07-16 2001-07-16 半導体装置及びそのワイヤーボンディング方法

Publications (2)

Publication Number Publication Date
JP2011101051A JP2011101051A (ja) 2011-05-19
JP5546473B2 true JP5546473B2 (ja) 2014-07-09

Family

ID=44191910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011023841A Expired - Fee Related JP5546473B2 (ja) 2011-02-07 2011-02-07 半導体装置

Country Status (1)

Country Link
JP (1) JP5546473B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112158A1 (ja) 2013-01-18 2014-07-24 浜松ホトニクス株式会社 電子部品装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289835U (ja) * 1988-12-28 1990-07-17
JP3046630B2 (ja) * 1991-02-26 2000-05-29 株式会社日立製作所 半導体集積回路装置
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2003031610A (ja) * 2001-07-16 2003-01-31 Nec Corp 半導体装置及びそのワイヤーボンディング方法

Also Published As

Publication number Publication date
JP2011101051A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
JP4951276B2 (ja) 半導体チップおよび半導体装置
JP2008131035A (ja) バンプ付き半導体チップ及びそれを備える半導体パッケージ
US7514800B2 (en) Semiconductor device and wire bonding method therefor
KR101571075B1 (ko) 반도체 장치 및 그 제조 방법
JP5148825B2 (ja) 半導体装置および半導体装置の製造方法
JP2006237607A (ja) 半導体装置でのパッド配置及びそのパッド構造
JP5546473B2 (ja) 半導体装置
JP5164490B2 (ja) 半導体装置及びその製造方法
JP2008066654A (ja) 半導体装置
JP2010212358A (ja) 半導体装置の製造方法
KR100884520B1 (ko) 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치
JP2007335576A (ja) 半導体装置
JP2009182124A (ja) プローブパッドおよびそれを用いた電子装置
US8193530B2 (en) Semiconductor device having pairs of pads
JP2007214217A (ja) 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
JP5990438B2 (ja) 半導体装置の製造方法
US20100013109A1 (en) Fine pitch bond pad structure
JP7143554B1 (ja) 配線装置
JP3887620B2 (ja) 半導体素子及び半導体装置
JP2006013497A (ja) 半導体ペレット及び半導体装置
JPS61105851A (ja) ワイヤボンデイング方法
JP2007127481A (ja) プローブカードの製作方法
JP2006261492A (ja) 回路基板
JPH0750314A (ja) 半導体装置とそのワイヤボンディング方法
JPH0982742A (ja) ワイヤボンディング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5546473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees