KR101571075B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101571075B1
KR101571075B1 KR1020070125260A KR20070125260A KR101571075B1 KR 101571075 B1 KR101571075 B1 KR 101571075B1 KR 1020070125260 A KR1020070125260 A KR 1020070125260A KR 20070125260 A KR20070125260 A KR 20070125260A KR 101571075 B1 KR101571075 B1 KR 101571075B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
reference mark
package
pads
Prior art date
Application number
KR1020070125260A
Other languages
English (en)
Other versions
KR20080054347A (ko
Inventor
다카히로 가스가
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080054347A publication Critical patent/KR20080054347A/ko
Application granted granted Critical
Publication of KR101571075B1 publication Critical patent/KR101571075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 반도체 장치는 상부 패키지 상에 설치된 솔더 볼; 및 하부 패키지 상에 설치되어 상기 솔더 볼에 직접 접속된 패드를 포함하고, 상기 패드 중 적어도 하나는 기준 마크(fiducial mark)로서 기능한다. 또한, 상기 패드 중 적어도 하나의 형상은 다른 패드의 형상과 상이하고, 상기 패드 중 적어도 하나의 면적은 상기 다른 패드의 면적과 실질적으로 동일하다.
솔더 볼, 패드, 기준 마크 패드, 상부 패키지, 하부 패키지

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 구체적으로 하부 패키지의 패드에 상부 패키지의 솔더 볼을 직접 접속시킴으로써 형성되는 반도체 장치 및 그 제조 방법에 관한 것이다.
전자 장비에서의 소형화, 박형화 등을 위한 중요한 소자 기술 중 하나로서 패키지 온 패키지(Package on Package:PoP)가 있다. PoP 기술의 일반적인 예로는, 하부 패키지의 패드에 상부 패키지의 솔더 볼을 직접 접속시킨 구성이 있고, 이에 의해 고밀도 및 고성능의 반도체 장치가 달성될 수 있다.
PoP 기술에서, 상호 접합 패키지의 경우에 패키지 위치의 인식 정확도는 반도체 장치의 품질에 영향을 미치므로, 그 정확도는 매우 중요하다. 여기서, JP-A-9-321086은 종래의 반도체 장치의 제조 방법의 예를 개시하고 있다(도 6 참조). 이 방법에 따르면, 탑재 기판(111)상에 금속 배선(121, 122, ...)이 형성되고, 각각의 금속 배선(121, 122, ...)과 교차하는 개구부(114)가 형성되는 절연층(113)이 형성된다. 금속 배선(121, 122, ...)과 함께, 제 1 정방형 정합 마크(116)가 형성 되고, 또한 이 정합 마크(116)와 부분적으로 중첩하는 개구부가 절연층(113)에 형성되어 제 2 정합 마크(117)를 형성하게 된다. 개구부(114)와 각각의 금속 배선(121, 122, ...)의 교차 지점에 패드(151, 152, ...)가 형성되어 범프 전극이 형성되고, 정합 마크(116, 117)의 특정 코너(corner)(코너 A, 코너 B)의 변위를 인식함으로써, 패드(151, 152, ...)의 변위가 인식될 수 있다.
또한, JP-A-2005-93839는 종래의 반도체 장치의 제조 방법의 다른 예를 개시하고 있다(도 7 참조). 상기 방법에 따르면, 하나의 주면(主面)에 전극을 갖는 회로 소자, 및 하나의 주면에 배치된 접속 범프(213)를 위한 전극(202)과 인식 범프(212)를 위한 전극(203)을 갖는 기판(201)을 준비하고, 와이어 본딩법을 이용하여 전극(202)과 전극(203)에 접속 범프(212)와 인식 범프(213)를 각각 형성한다. 광학 수단을 이용하여 촬영된 인식 범프(213)의 영상에 기초하여, 인식 범프(213)의 위치를 탐지하고, 이 위치에 기초하여, 접속 범프(212)를 통하여 기판(201)상에 상기 회로 소자를 접합시킨다. 인식 범프(213)의 상부는 돌출 형상을 가지므로, 전극(203)에 대한 콘트라스트(contrast)를 획득하기가 용이하여, 인식 범프(213)의 위치가 정확히 탐지될 수 있다.(예를 들면, JP-A-9-321086 및 JP-A-2005-93839 참조)
오늘날, 전자 장비의 소형화 및 박형화가 더욱 진보하고 있고 반도체 장치의 소형화와 밀도 증가에 대한 요구가 더욱 증대되고 있다. 그러나, 예를 들면, 도 7에 나타낸 종래의 반도체 장치와 같은 반도체 장치를 소형화하는 PoP 기술에 있어서, 제조 공정에서 패키지 위치를 인식하기 위한 인식 범프 등이 설치될 필요가 있 는 구성은 반도체 장치의 소형화를 방해한다.
본 발명은 상술한 사정을 감안하여 안출된 것으로서, 본 발명의 목적은, 특히 소형의 반도체 장치 및 그 제조 방법을 제공하는 것이고, 또한 제조 공정에서 발생하는 접합부의 강도 편차와 같은 문제점을 효과적으로 해결하는 것이다.
본 발명은 전술한 문제점을 이하의 해결 수단에 의해 해결한다.
본 발명의 제 1 측면에 따르면, 반도체 장치는,
상부 패키지 상에 설치된 솔더 볼; 및
하부 패키지 상에 설치되어 상기 솔더 볼에 직접 접속된 패드를 포함하고,
상기 패드 중 적어도 하나는 기준 마크(fiducial mark)(인식 마크)로서 기능한다.
본 발명의 제 2 측면에 따르면, 상기 패드 중 적어도 하나의 형상은 다른 패드의 형상과 상이하고, 상기 패드 중 적어도 하나의 면적은 상기 다른 패드의 면적과 실질적으로 동일하다.
본 발명의 제 3 측면에 따르면, 상기 패드 중 적어도 하나는 상기 하부 패키지 상에서 대각선 위치인 2개의 개소에 설치될 수 있다.
본 발명의 제 4 측면에 따르면, 상기 패드 중 적어도 하나는 상기 하부 패키지 상에서 삼각형을 형성하는 위치인 3개의 개소에 설치될 수 있다.
본 발명의 제 5 측면에 따르면, 반도체 장치의 제조 방법은,
a) 하부 패키지 상에 설치되어 기준 마크로서 기능하는 패드 중 적어도 하나를 이용하여, 캐리어에 위치한 상기 하부 패키지의 위치를 인식하는 단계;
b) 상기 인식된 위치에 기초하여, 상기 하부 패키지 상에 설치된 패드와 상부 패키지 상에 설치된 솔더 볼 간의 정합을 행하는 단계;
c) 상기 패드와 상기 솔더 볼을 직접 접속하여 상기 반도체 장치를 형성하는 단계를 포함한다.
본 발명의 제 1 측면에 따르면, 기준 마크(이하, '기준 마크 패드'라 지칭함)로서 기능하는 하나의 패드가 패드로서 기능하기도 하고 또한 기준 마크로서도 기능하는 효과를 갖는다. 따라서, 종래의 반도체 장치에 나타낸 바와 같은 패드 영역의 내주 또는 외주에 전용 기준 마크를 형성하기 위한 영역을 별도로 설치할 필요가 없게 되므로, 기판 및 하부 패키지가 소형화될 수 있다.
본 발명의 제 2 측면에 따르면, 기준 마크 패드는 다른 패드와 다른 형상으로 형성되므로, 인식 장치에 의해 기준 마크 패드를 상기 다른 패드와 구별하면서 기준 마크 패드의 위치가 인식될 수 있다. 또한, 기준 마크 패드 및 상기 다른 패드는 기준 마크 패드의 면적이 상기 다른 패드의 면적과 실질적으로 동일하도록 형성되므로, 상부 패키지를 하부 패키지에 접합시킬 때, 기준 마크 패드와 상기 다른 패드에서의 솔더가 젖어 퍼져나가는 면적이 실질적으로 동일하게 될 수 있고, 솔더의 접합 강도 및 형성 모양이 악영향을 받지 않고, 편차 없는 균일한 접합이 달성될 수 있다.
본 발명의 제 3 및 제 4 측면에 따르면, 복수의 개소, 예를 들면 대각선 위치인 2개의 개소 또는 삼각형을 형성하는 위치인 3개의 개소에 기준 마크 패드가 설치되는 구성에 의해 하부 패키지의 위치 인식의 정확도가 향상될 수 있다.
본 발명의 제 5 측면에 따르면, 전용 기준 마크를 형성하는 단계가 생략될 수 있고, 형성에 필요한 작업 시간 및 재료 비용이 절감될 수 있다. 또한, 기판 및 하부 패키지가 종래 기술에서보다 더 소형으로 형성될 수 있고, 캐리어에 위치할 수 있는 패키지의 수가 증대될 수 있으므로, 반도체 장치의 생산 효율이 향상될 수 있다.
이하에서는, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도 1 은 본 발명의 실시예에 따른 반도체 장치의 일 예를 나타내는 단면도이다. 또한, 도 2는 반도체 장치(1)의 하부 패키지(3)의 구성을 나타내는 개략도이다. 도 3은 반도체 장치(1)의 상부 패키지(2)의 구성을 나타내는 개략도이다. 도 4의 (a) 내지 (c)는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 개략도이다. 도 5는 본 발명의 제 2 실시예에 따른 반도체 장치(1)의 하부 패키지(3)의 구성을 나타내는 개략도이다. 또한, 도면 부호 중 도면 부호 17은 도면 부호 17a 내지 17e의 통칭으로서 사용한다.
도 1에 나타낸 반도체 장치(1)는 상부 패키지(2)의 솔더 볼(11)을 하부 패키지(3)의 패드(16) (및 후술하는 바와 같은 기준 마크 패드(17))에 직접 접속시킴으로써 구성된다. 이는 소위 패키지 온 패키지(Package on Package:PoP)라 지칭되는 구성이다.
상부 패키지(2)에서, 반도체칩(12)은 기판(10)에 매립되고, 반도체칩(12)의 주변부는, 예를 들면 수지로 덮인다(도 1). 또한, 반도체칩(12)에 전기적으로 접속되는 솔더 볼(11)은 상부 패키지(2)에서 하부 패키지(3)에 대향하는 면에 설치된다.
도 2 등에 나타낸 바와 같이, 하부 패키지(3)에서, 반도체칩(18)은, 예를 들면 기판(15)상에 플립 칩 탑재된다. 하부 패키지(3)의 일 면에는 패드(16) 및 패드(20)(도시 생략)가 설치된다. 패드(20)는 반도체칩(18)에 전기적으로 접속된다. 반도체칩(18)과 외부 단자(본 실시예에서의 상부 패키지(2)의 솔더 볼(11)) 간의 전기적 접속은 패드(16)를 통하여 행해진다.
패드(16)는, 예를 들면, 약 0.3㎜ 직경의 원형상이다. 물론, 패드(16)가 이러한 형상 및 크기로 한정되는 것은 아니다. 또한, 하부 패키지(3)의 표면에 설치된 패드(16)의 수는 패키지의 종류에 따라 다르고, 그 배열은 일반적으로 평행한 2개의 선형상(도 2) 또는 3개의 선형상으로 하부 패키지(3)의 외주에 형성된다.
예를 들면, 도 2 등에 나타낸 바와 같이, 일반 패드(16)가 원형상으로 형성되는 경우, 이 패드의 일부는 원형상 이외의 형상으로 형성된다. 이 원형상 이외의 형상을 갖는 패드는 기준 마크 패드(17)로서 이용된다. 기준 마크는 하부 패키지의 표면에 설치되어 하부 패키지의 위치를 인식하는데 이용되는 마크이다. 하부 패키지의 위치는 상기 마크를 인식함으로써 파악된다. 상부 패키지의 탑재 위치 좌표는 하부 패키지의 위치에 따라 결정된다. 상기 실시예에서의 기준 마크 패 드(17)는 또한 기준 마크로서 기능함과 동시에, 상기 패드(16)와 하부 패키지(3)에 상부 패키지(2)를 전기적으로 접속시키는 경우에 단자로서도 기능한다. 또한, 기준 마크 패드(17)의 형상은 그 형상이 패드(16)의 형상과 동일하지 않은 한, 임의의 형상으로 될 수 있지만, 기준 마크로서 인식할 수 있는 패드(16)의 형상과 상이할 필요는 있다.
상기 실시예에서, 기준 마크 패드(17)는 사각형으로 설치된다(도 2 및 도 5). 물론, 형상은 삼각형, 육각형 등이 될 수도 있다. 또한, 기준 마크 패드(17)의 배열 및 수에 따라, 제 1 예로서, 도 2에 나타낸 도면 부호 17a 및 17b와 같이 하부 패키지(3) 상에서 대각선 위치인 2개의 개소에 패드(17)가 설치되는 것이 바람직하다. 또한, 배열이 대각선 위치에 한정되는 것은 아니고, 하부 패키지(3)의 위치가 인식될 수 있는 한 임의의 배열로 될 수도 있다. 또한, 제 2 예로서, 도 5에 나타낸 도면 부호 17c, 17d 및 17e와 같이 하부 패키지 상에서 삼각형을 형성하는 위치인 3개의 개소에 패드(17)가 설치되는 것이 바람직하다. 또한, 배열은 코너에서의 배열에 한정되는 것은 아니고, 하부 패키지(3)의 위치가 인식될 수 있는 한 임의의 배열로 될 수도 있다. 어떤 경우에는, 이러한 예에 한정되지 않고, 복수의 기준 마크 패드(17)를 설치함으로써, 다양한 배열의 형성을 시도할 수도 있다.
또한, 기준 마크 패드(17)는 그 면적이 패드(16)의 면적과 실질적으로 동일하게 되도록 형성된다. 여기서, "실질적으로"는 물리적으로 완전히 동일한 면적을 갖는 형상이 형성될 수는 없다는 것을 의미하고, 또한 (후술하는) 면적 범위가 솔 더 볼(11)에 대한 접합 강도에 영향을 미치지 않는다는 것을 의미한다.
다음으로, 상기 구성에 따른 효과를 설명한다. 본 발명에 따른 반도체 장치(1)에서, 기준 마크 패드(17)는 하부 패키지(3) 상에 설치된다. 따라서, 하나의 기준 마크 패드(17)는 상부 패키지(2)를 하부 패키지(3)에 접속시킬 때에 하부 패키지(3)의 위치 인식으로서 기능하는 기준 마크 및 전기적 접속 단자로서 기능하는 2개의 효과를 갖는다. 특히, 기준 마크 패드(17)는 패드(16)와 상이한 형상으로 형성되므로, 하부 패키지 위치 인식 장치(도시 생략)에 의해 기준 마크 패드(17)를 다른 패드(16)와 구별하면서 기준 마크 패드(17)의 위치가 인식될 수 있다. 또한, 기준 마크 패드(17)가 복수(적어도 2개 이상)의 개소에 설치되는 방식으로 하부 패키지(3)의 위치 인식의 정확도가 향상될 수 있다.
또한, 기준 마크 패드(17)가 설치된 본 발명의 반도체 장치(1)에 따르면, 종래의 반도체 장치에 나타낸 바와 같은 패드 영역의 내주 또는 외주에 기준 마크 패드가 설치된 구성과 비교할 때, 기준 마크를 형성하기 위한 전용 영역을 별도로 설치할 필요가 없게 된다. 따라서, 기판(15) 및 하부 패키지(3)가 소형화될 수 있다. 또한, 하부 패키지(3)를 소형화함으로써, 캐리어(31)에 위치할 수 있는 패키지의 수(하부 패키지(3)의 수)가 증대될 수 있으므로, 반도체 장치(1)의 생산 효율이 향상될 수 있다.
그러나, 기준 마크 패드(17)가 단순히 패드와 기준 마크로서 기능한다는 관점에서 형성되는 경우, 다음의 악영향이 야기될 수 있다. 즉, 형상 및 면적에 있어서 기준 마크 패드(17)가 상기 패드(16)와 상이할 때에 상부 패키지(2)를 하부 패키지(3)에 접합시키는 경우, 솔더 볼(11)의 솔더가 젖어 퍼져나가는 면적에 있어서 기준 마크 패드(17)가 패드(16)와 상이하게 되어, 접합 후에 솔더의 접합 강도 및 형성 모양에 있어서 편차가 발생하게 된다. 따라서, 하나의 솔더 접합부가 파손될 수도 있다. 보다 구체적으로, 상기 편차로 인해, 패드 면적이 서로 상이하고 어느 일 패드의 면적이 다른 패드의 면적보다 더 넓은 경우, 리플로우(reflow) 시 상기 패드 위에서 솔더가 더욱 젖어 퍼져나가게 되어, 상기 원 기판상에 잔존하고 있던 솔더부가 박형화(미세화)된다. 한편, 일 패드의 면적이 다른 패드의 면적보다 더 좁은 경우, 리플로우 시 원 기판 위에 솔더가 더 많이 잔존하게 되어, 패드 상을 젖어 퍼져나가는 솔더부는 박형화(미세화)된다.
본 발명은, 패드(17)의 면적이 패드(16)의 면적과 실질적으로 동일하게 되는 방식으로 기준 마크 패드(17)와 다른 일반 패드(16)가 형성되는 구성을 채택함으로써 전술한 문제점을 해결한다. 즉, 이러한 구성에 의해, 기준 마크 패드(17)가 전기적 접속용 패드로서 이용되는 경우, 기준 마크 패드(17)와 패드(16)를 이용하여 상부 패키지(2)를 하부 패키지(3)에 접합시킴으로써, 솔더가 젖어 퍼져나가는 면적이 실질적으로 동일하게 될 수 있다. 또한, 솔더의 접합 강도 및 형성 모양이 악영향을 받지 않으므로 편차 없는 균일한 접합이 달성될 수 있다. 따라서, 반도체 장치(1)의 품질이 안정화되고, 조악한 접합으로 인한 결함 비율이 감소될 수 있다.
즉, 본 발명에 따른 반도체 장치(1)의 기술적 사상에 기초하여, 상부 패키지(2)를 하부 패키지(3)에 접합할 때에 솔더의 접합 강도 및 형성 모양이 악영향을 받지 않는 정도의 범위(기준 마크 패드(17)와 패드(16) 간의 면적 차)가, 상기 면 적이 실질적으로 동일하게 되는 범위로서 정의된다.
다음으로, 도 4의 (a) 내지 (c)를 참조하여 본 발명에 따른 반도체 장치(1)의 제조 방법을 설명한다. 전술한 바와 같은 구성을 포함하는 하부 패키지(3) 및 상부 패키지(2)를 준비하고, 하부 패키지(3)를 캐리어(31)에 위치시킨 후(도 4의 (a)), 하부 패키지(3) 상에 설치된 기준 마크 패드(17)에 기초하여 하부 패키지 위치 인식 장치(도시 생략)를 이용하여, 캐리어(31)에서의 하부 패키지(3)의 위치를 인식한다. 여기서 인식된 하부 패키지(3)의 위치에 기초하여, 상부 패키지(2)의 솔더 볼(11)이 하부 패키지(3)의 기준 마크 패드(17) 및 패드(16)와 정합되어, 기준 마크 패드(17) 및 패드(16)에 직접적으로 접속됨으로써(도 4의 (b)), 반도체 장치(1)가 형성된다(도 4의 (c)). 여기서, 상기 기준 마크 패드(17)의 형상은 다른 패드(16)의 형상과 상이하도록 형성되고, 그 면적은 다른 패드(16)의 면적과 실질적으로 동일하다. 또한, 예를 들면, 솔더 볼(11)을 리플로우함으로써 직접 접속이 행해진다. 그 후, 상부 패키지(2)와 하부 패키지(3) 사이에 언더 필 재료(도시 생략)를 충전하는 단계가 일반적으로 뒤따르게 된다.
다음으로, 상기 제조 방법에 의한 효과를 설명한다.
예를 들면, 도 7에 나타낸 종래의 반도체 장치에서, 전용 기준 마크로서의 인식 범프(213)가 하부 패키지를 구성하는 기판(201)의 표면에 형성되고, 상기 전용 기준 마크(인식 범프(213))에 기초하여 하부 패키지(기판(201))의 위치가 인식된다. 한편, 본 발명의 실시예에 따르면, 패드로서 기능하는 기준 마크 패드(17)에 기초하여 하부 패키지(3)의 위치가 인식될 수 있다. 따라서, 전용 기준 마크의 형성 단계가 생략될 수 있고, 형성에 필요한 작업 시간 및 재료 비용이 절감될 수 있다.
또한, 기판(15) 및 하부 패키지(13)가 종래의 반도체 장치에서보다 더 작게 형성될 수 있다. 따라서, 캐리어(31)에 위치할 수 있는 패키지의 수(하부 패키지(3)의 수)가 증대될 수 있으므로, 반도체 장치(1)의 생산 효율도 또한 향상될 수 있다.
전술한 바와 같이, 본 발명에 따른 반도체 장치 및 그 제조 방법에 의하면, 소형화가 특히 중요하고 그 요구가 현저한 반도체 장치의 기술 분야에서, 패키지 온 패키지 구성에 의해 형성된 반도체 장치의 현저한 소형화가 달성될 수 있고, 작업 시간 및 재료 비용도 절감될 수 있으며, 또한 안정적인 품질을 갖는 반도체 장치가 제공되고, 조악한 접합으로 인한 결함 비율이 감소될 수 있다.
또한, 본 발명에 따른 반도체 장치 및 그 제조 방법은 솔더 범프 공정을 이용하는 경우로 한정되는 것은 아니고, 가압 용접 공정(pressure welding process)을 이용하는 경우에도 적용될 수 있다.
본 발명의 예시적 실시예에 관하여 설명하였지만, 본 발명의 범위 내에서 다양한 변경 및 변형이 가능하는 것은 당업자에게 자명할 것이다. 따라서, 첨부된 특허청구범위에는 본 발명의 요지 및 범위 내에 속하는 그러한 모든 변경 및 변형이 포함되도록 하였다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 일 예를 나타내는 단면도.
도 2는 도 1에 나타낸 반도체 장치의 하부 패키지의 구성을 나타내는 개략도.
도 3은 도 1에 나타낸 반도체 장치의 상부 패키지의 구성을 나타내는 개략도.
도 4의 (a) 내지 (c)는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 개략도.
도 5는 본 발명의 제 2 실시예에 따른 반도체 장치의 하부 패키지의 구성을 나타내는 개략도.
도 6은 종래 실시예에 따른 반도체 장치의 일 예를 나타내는 개략도.
도 7은 종래 실시예에 따른 반도체 장치의 다른 예를 나타내는 개략도.
도면의 주요 부분에 대한 부호의 설명
1 ‥‥ 반도체 장치 2 ‥‥ 상부 패키지
3 ‥‥ 하부 패키지 10, 15 ‥‥ 기판
11 ‥‥ 솔더 볼 12, 18 ‥‥ 반도체칩
16 ‥‥ 패드 17 ‥‥ 기준 마크 패드

Claims (5)

  1. 상부 패키지 상에 설치된 솔더 볼과 하부 패키지 상에 설치된 패드를 직접 접속시켜서 형성되는 반도체 장치에 있어서,
    상기 패드 중 적어도 하나는 기준 마크(fiducial mark)로서 기능하고,
    상기 기준 마크로서 기능하는 패드는 기준 마크로서 기능하지 않는 패드와 비교하여 구별 가능한 형상이고,
    상기 기준 마크로서 기능하는 패드는 상기 기준 마크로서 기능하지 않는 패드와 면적이 동일하게 형성되며,
    상기 솔더 볼과 상기 패드의 접속에 의해, 상기 솔더 볼의 솔더가 상기 기준 마크로서 기능하는 패드에 젖어 퍼져나가는 영역의 면적과 상기 기준 마크로서 기능하지 않는 패드에 젖어 퍼져나가는 영역의 면적은 동일한 것을 특징으로 하는,
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 기준 마크로서 기능하는 패드는 상기 하부 패키지에 있어서의 대각선 위치에 2개소 설치되는 것을 특징으로 하는,
    반도체 장치.
  3. 제 1 항에 있어서,
    상기 기준 마크로서 기능하는 패드는 상기 하부 패키지에서 삼각형을 형성하는 위치에 3개소 설치되는 것을 특징으로 하는,
    반도체 장치.
  4. 삭제
  5. 삭제
KR1020070125260A 2006-12-12 2007-12-05 반도체 장치 및 그 제조 방법 KR101571075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00333998 2006-12-12
JP2006333998A JP5049573B2 (ja) 2006-12-12 2006-12-12 半導体装置

Publications (2)

Publication Number Publication Date
KR20080054347A KR20080054347A (ko) 2008-06-17
KR101571075B1 true KR101571075B1 (ko) 2015-11-23

Family

ID=39517324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125260A KR101571075B1 (ko) 2006-12-12 2007-12-05 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7642662B2 (ko)
JP (1) JP5049573B2 (ko)
KR (1) KR101571075B1 (ko)
CN (1) CN101202262B (ko)
TW (1) TWI453839B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US8415792B2 (en) * 2010-08-04 2013-04-09 International Business Machines Corporation Electrical contact alignment posts
JP5795196B2 (ja) * 2011-06-09 2015-10-14 新光電気工業株式会社 半導体パッケージ
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
KR102274742B1 (ko) * 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
US9953963B2 (en) * 2015-11-06 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit process having alignment marks for underfill
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
US11393759B2 (en) * 2019-10-04 2022-07-19 International Business Machines Corporation Alignment carrier for interconnect bridge assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833174B2 (ja) * 1990-08-22 1998-12-09 セイコーエプソン株式会社 半導体素子及びその実装方法
JP3284048B2 (ja) 1996-05-31 2002-05-20 東芝マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP3535683B2 (ja) * 1997-01-09 2004-06-07 株式会社ルネサステクノロジ 位置認識用マーク付半導体装置
US6278193B1 (en) * 1998-12-07 2001-08-21 International Business Machines Corporation Optical sensing method to place flip chips
TW457545B (en) * 2000-09-28 2001-10-01 Advanced Semiconductor Eng Substrate to form electronic package
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package
JP4168331B2 (ja) * 2003-02-21 2008-10-22 ソニー株式会社 半導体装置及びその製造方法
JP3804649B2 (ja) 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置

Also Published As

Publication number Publication date
JP2008147472A (ja) 2008-06-26
US20080258287A1 (en) 2008-10-23
CN101202262A (zh) 2008-06-18
TW200828473A (en) 2008-07-01
US7642662B2 (en) 2010-01-05
CN101202262B (zh) 2011-06-15
KR20080054347A (ko) 2008-06-17
TWI453839B (zh) 2014-09-21
JP5049573B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
KR101571075B1 (ko) 반도체 장치 및 그 제조 방법
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
US7884482B2 (en) Flip-chip mounting substrate
US20030173666A1 (en) Semiconductor device
JP2002110898A (ja) 半導体装置
US8796836B2 (en) Land grid array semiconductor device packages
JP2011142185A (ja) 半導体装置
CN101188218A (zh) 具有不同高度的凸点的半导体芯片和包括其的半导体封装
JP5181261B2 (ja) 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
US8698311B2 (en) Package substrate and semiconductor package including the same
US20130334684A1 (en) Substrate structure and package structure
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
US20080073782A1 (en) Semiconductor package comprising alignment members
KR20070105853A (ko) 실장 기판
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
KR100779857B1 (ko) 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는플립칩 본딩 영역을 가지는 연성인쇄회로기판
JP2006066551A (ja) 半導体装置の製造方法
JP5543071B2 (ja) 半導体装置およびこれを有する半導体モジュール
KR200278534Y1 (ko) 칩 크기 패키지
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
US20030057569A1 (en) Semiconductor device
KR101068623B1 (ko) Ｒｆｉｄ 태그칩을 위한 플립칩 본딩 구조물
JP3100560U (ja) 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール
KR20230085258A (ko) 반도체 패키지 및 그의 검사 방법
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150213

Effective date: 20150824

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 4