CN101202262A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101202262A
CN101202262A CNA2007101990827A CN200710199082A CN101202262A CN 101202262 A CN101202262 A CN 101202262A CN A2007101990827 A CNA2007101990827 A CN A2007101990827A CN 200710199082 A CN200710199082 A CN 200710199082A CN 101202262 A CN101202262 A CN 101202262A
Authority
CN
China
Prior art keywords
pad
encapsulation
semiconductor device
lower floor
reference mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101990827A
Other languages
English (en)
Other versions
CN101202262B (zh
Inventor
春日孝广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101202262A publication Critical patent/CN101202262A/zh
Application granted granted Critical
Publication of CN101202262B publication Critical patent/CN101202262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种半导体装置，其包含：多个焊球，其提供在上层封装上；以及多个焊盘，其提供在下层封装上并且直接连接到所述多个焊球，其中所述多个焊盘中至少有一个用作基准标记。此外，多个焊盘中至少有一个的形状与其它焊盘的形状不同并且焊盘中至少有一个的面积大体上等于其它焊盘的面积。

Description

半导体装置及其制造方法
本申请根据并要求2006年12月12日提交的日本专利申请2006-333998的优先权，其整个内容已经通过引用合并入本申请中。
技术领域
本发明涉及一种半导体装置及其制造方法，更特别的是把上层封装的焊球直接连接到下层封装的焊盘上而形成的半导体装置及其制造方法。
背景技术
现有的层叠封装技术(PoP)，是用于使电子设备的尺寸缩小、变薄等的重要元件技术之一。作为PoP技术的典型示例，给出了把上层封装的焊球直接连接到下层封装的焊盘的结构，并且能够获得高密度和高性能的半导体装置。
在PoP技术中，在相互焊接的封装的情况下，封装位置识别的准确性对半导体装置的质量有影响，这样准确性就变得非常重要。这里，JP-A-9-321086公开了传统的半导体装置的制造方法的示例(参见图6)。根据该方法，金属线121、122、……形成在安装基板111上，并且形成绝缘层113，在该绝缘层上形成与每条金属线121、122、……相交的开口114。与金属线121、122、……一起形成第一个四方形对准标记116并且与这个对准标记116部分重叠的一个开口也形成在绝缘层113中，以形成第二个对准标记117。焊盘151、152、……在开口114与每条金属线121、122、……相交的点上形成，以形成凸块电极，并且能够通过识别对准标记116和117的相同的角(角A、角B)的移动来识别焊盘151、152、……的移动。
另外，JP-A-2005-93839公开了传统的半导体装置的制造方法的另一个示例(参见图7)。根据该方法，制备了一个主表面上具有电极的电路元件和具有布置在一个主表面上的识别凸块213的电极203和连接凸块212的电极202的基板201，并且连接凸块212和识别凸块213使用丝焊方法分别在电极202和电极203中形成。根据使用光学装置拍摄的识别凸块213的图像，检测识别凸块213的位置，并且根据该位置，电路元件通过连接凸块212被焊接在基板201上。由于识别凸块213的顶端具有突起的形状，很容易获得与电极203的对比，这样，能够准确地检测识别凸块213的位置(参见如JP-A-9-321086和JP-A-2005-93839)。
现在，电子设备更加小型化和薄型化并且在半导体装置中对缩小尺寸和提高密度的要求在不断增加。但是在用于缩小半导体装置(如像如图7所示的传统的半导体装置)的尺寸的PoP技术中，在制造处理中用于识别封装位置的识别凸块等的构造阻碍了缩小半导体装置的尺寸。
发明内容
从上述的角度获得本发明并且本发明的目的特别是提供一种小型的半导体装置及其制造方法，并且也有效地解决了如出现在制造工艺中的焊接部分强度的变化的问题。
本发明通过下面的解决方法解决了上述的问题。
根据本发明的第一个方面，一种半导体装置包含：
多个焊球，其提供在上层封装上；及
多个焊盘，其提供在下层封装上并且直接连接到所述多个焊球，其中多个焊盘中至少有一个用作基准标记(识别标记)。
根据本发明的第二个方面，多个焊盘中至少有一个的形状可以与其它焊盘的形状不同并且焊盘中至少有一个的面积可以大体上等于其它焊盘的面积。
根据本发明的第三个方面，多个焊盘中至少有一个可以提供在下层封装上的两个对角位置处。
根据本发明的第四个方面，多个焊盘中至少有一个可以提供在下层封装上形成三角形的三个位置处。
根据本发明的第五个方面，制造半导体装置的方法包含步骤：
a)使用至少一个提供在下层封装上并且作为基准标记的焊盘来识别放在载具中的下层封装的位置。
b)根据识别出的位置，实现上层封装上提供的多个焊球与下层封装上提供的多个焊盘的对准；
c)直接连接多个焊盘和多个焊球以形成半导体装置。
根据本发明的第一个方面，作为基准标记的一个焊盘(后文中称为基准标记焊盘)具有作为一个焊盘的功能也具有作为基准标记的功能。因此，不需要如传统的半导体装置中所示的单独地提供一个区域来在焊盘区域的内部边缘或者外部边缘中形成专用的基准标记，这样能够缩小基板和下层封装的尺寸。
根据本发明的第二个方面，基准标记焊盘形成的形状与其它焊盘的形状不同，这样当通过识别装置来区别基准标记焊盘和其它焊盘时，能够识别基准标记焊盘的位置。此外，基准标记焊盘和其它焊盘被这样形成，即，基准标记焊盘的面积大体上等于其它焊盘的面积，这样在把上层封装焊接到下层封装时在基准标记焊盘和其它焊盘中的焊料熔化铺展的面积能够大体上相等，焊接强度和焊料的成形不会受到负面影响并且能够获得没有变化的均匀焊接。
根据本发明的第三个和第四个方面，下层封装的位置识别的准确性能够通过这样的配置改善，即，基准标记焊盘被提供在多个位置处，如在两个对角位置处或者形成三角形的三个位置处。
根据本发明的第五个方面，可以省略形成专用基准标记的步骤，并且工期和用于成型的必需的材料成本能够减少。也可以形成比传统技术中的更小的基板和下层封装，并且能够放在载具中的封装的数量可以增加，这样能够提高半导体装置的生产效率。
附图说明
图1是示出本发明的实施例的半导体装置的一个示例的截面图。
图2是示出图1所示的半导体装置的下层封装的配置的示意图。
图3是示出图1所示的半导体装置的上层封装的配置的示意图。
图4A到4C是示出说明本发明的实施例的半导体装置的制造方法的示意图。
图5是示出本发明的第二个实施例的半导体装置的下层封装的配置的示意图。
图6是示出传统的实施例的半导体装置的一个示例的示意图。
图7是示出传统的实施例的半导体装置的另一个示例的示意图。
具体实施方式
在下文中将参照附图详细地说明本发明的实施例。图1是示出本发明的实施例的半导体装置1的一个示例的截面图。图2是示出半导体装置1的下层封装3的配置的示意图。图3是示出半导体装置1的上层封装2的配置的示意图。图4A到4C是示出说明本发明的实施例的半导体装置的制造方法的示意图。图5是示出本发明的第二个实施例的半导体装置1的下层封装3的配置的示意图。此外，在附图的标号中，标号17作为标号17a到17e的通称。
如图1所示的半导体装置1是通过把上层封装2的焊球11直接连接到下层封装3的焊盘16(和如下所述的基准标记焊盘17)上来配置的。这就是被指定为所谓的层叠封装(PoP)的配置。
作为一个示例(图1)，在上层封装2中，半导体芯片12被埋在基板10中，半导体芯片12的外边缘用树脂覆盖。电气连接到半导体芯片12上的焊球11也提供在上层封装2中与下层封装3相对的表面上。
作为一个示例，如图2等所示，在下层封装3中，半导体芯片18是安装在基板15上的倒装芯片。焊盘16和焊盘20(未示出)提供在下层封装3的表面上。焊盘20电气连接到半导体芯片18上。在半导体芯片18和外部端子(本实施例中上层封装2的焊球11)间的电气连接通过焊盘16实现。
作为一个示例，焊盘16是具有直径大约为0.3mm的圆形。当然，焊盘16不仅限于上述的形状和尺寸。提供在下层封装3的表面上的焊盘16的数量也依赖于封装的种类，并且它的排列通常在下层封装3的外边缘中形成两条平行的线形(图2)或者三条平行的线形。
比如在图2等中所示的，当普通焊盘16形成圆形时，这些焊盘的一部分形成为除了圆形的其它形状。具有除了圆形的其它形状的焊盘被用作基准标记焊盘17。基准标记被提供在下层封装的表面上并且是一个用来识别下层封装的位置的标记。下层封装的位置通过识别该标记来获知。上层封装的安装位置坐标根据下层封装的位置决定。在本实施例中的基准标记焊盘17在把上层封装2电气连接到下层封装3的情况下作为一个端子，同时也作为用作基准标记的焊盘16。此外，基准标记焊盘17的形状可以是任意形状，只要该形状与焊盘16的形状不同，但是必须是能被识别为基准标记的不同于焊盘16的形状。
在本实施例中，基准标记焊盘17被提供为四边形(图2和5)。当然，形状可以是三角形、六边形等。根据如第一个示例的基准标记焊盘17的排列和数量，也优选焊盘17提供在下层封装3上的两个对角位置处，如图2所示的标号17a和17b。此外，排列不仅限于对角位置，还可以是任意排列，只要能够识别下层封装3的位置。也如第二个示例，优选焊盘17提供在下层封装上形成三角形的三个位置处，如图5所示的标号17c、17d和17e。而且，排列不仅限于在角上的排列，还可以是任意排列，只要能够识别下层封装3的位置。在任意的情况下，不仅限于这样的示例，并且可以预期的是通过提供多个基准标记焊盘17来形成各种排列。
而且，基准标记焊盘17这样被形成，即，它的面积大体上等于焊盘16的面积。这里“大体上”意味着不能形成具有在物理上完全相等的面积的形状，也意味着面积范围(如下所述)不会影响到与焊球11的焊接的强度。
随后，将说明上述配置的效果。在本发明的半导体装置1中，基准标记焊盘17被提供在下层封装3上。因此，一个基准标记焊盘17具有两种作用，用作电气连接端子和在把上层封装2连接到下层封装3时用作下层封装3的位置识别的基准标记。特别是，基准标记焊盘17形成不同于焊盘16的形状，从而当通过下层封装位置识别装置(未示出)来区别基准标记焊盘17和其它焊盘16时，能够识别基准标记焊盘17的位置。此外，通过基准标记焊盘17被提供在多个(至少两个或者更多)位置处的方式可提高下层封装3的位置识别的准确性。
而且，根据提供了基准标记焊盘17的本发明的半导体装置1，与如传统半导体装置中所示在焊盘区域的内部边缘或者外部边缘中提供基准标记焊盘的配置相比较，不需要单独提供专用区域来形成基准标记。因此，能够缩小基板15进而缩小下层封装3的尺寸。通过缩小下层封装3的尺寸，也可以增加能够放在载具31中的封装的数量(下层封装3的数量)，这样能够提高半导体装置1的生产效率。
但是，从只是作为焊盘和基准标记的角度来看，当基准标记焊盘17被形成时，可能造成下列的负面影响。即在把上层封装2焊接到下层封装3的情况下，当基准标记焊盘17由于形状不同在面积上不同于焊盘16时，基准标记焊盘17在焊球11的焊料熔化铺展的面积上不同于焊盘16，则在焊接后在焊接强度和焊球成形中产生变化。这样一个焊料焊接部分可能会破裂。更具体地说，由于产生的变化，当多个焊盘的面积彼此不同并且焊盘的面积比其它焊盘更大时，在回流焊时焊料更多地熔化铺展在焊盘上并且留在原始基板上的焊料部分变得很薄(细)。在另一方面，当焊盘的面积比其它焊盘的面积更小时，在回流焊时焊料更多地留在原始基板上，并且熔化铺展在焊盘上的焊料部分变得很薄(细)。
本发明通过采用这样的配置解决了上述的问题，即基准标记焊盘17和其它普通焊盘16以焊盘17的面积大体上等于焊盘16的面积的方式形成。也就是通过这样的配置，当基准标记焊盘17被用作电气连接的焊盘时，在使用基准标记焊盘17和焊盘16把上层封装2焊接到下层封装3时焊料熔化铺展的面积能够大体上均等。此外，焊接强度和焊料的成形没有受到负面影响，这样能够获得没有变化的均匀焊接。因此，半导体装置1的质量是稳定的并且能够降低由于不良焊接引起的缺陷百分比。
即，根据本发明的半导体装置1的技术思想，在把上层封装2焊接到下层封装3时焊接强度和焊料的成形在某种程度上没有受到负面影响的范围(基准标记焊盘17和焊盘16间的面积差)，被定义为面积大体相等的范围。
下面，将参照图4A到4C说明本发明的半导体装置1的制造方法，在制备了包含如上所述配置的上层封装2和下层封装3并且下层封装3被放置在载具31中后(图4A)，使用下层封装位置识别装置(未示出)来根据提供在下层封装3上的基准标记焊盘17识别下层封装3在载具31中的位置。根据其中被识别的下层封装3的位置，上层封装2的焊球11与下层封装3的焊盘16和基准标记焊盘17对准并且被直接连到焊盘16上，这样焊盘16(图4B)和半导体装置1被形成(图4C)。然后，基准标记焊盘17被形成来使得其形状不同于其它焊盘16的形状并且面积大体等于其它焊盘16的面积。此外，作为一个示例，通过对焊球11进行回流焊来实现直接连接。之后，通常跟着在上层封装2和下层封装3之间填充底部填充材料(未示出)的步骤。
随后，将说明制造方法的效果。
如在图7所示的传统的半导体装置中，作为专用的基准标记的识别凸块213形成在构成下层封装的基板201的表面上并且根据专用的基准标记(识别凸块213)识别下层封装(基板201)的位置。同时，根据本发明的实施例，能够根据用作焊盘的基准标记焊盘17来识别下层封装3的位置。因此，可以省略形成专用基准标记的步骤，并且可以减少工期和用于成型所必需的材料成本。
此外，能够形成比传统的半导体装置中的更小的基板15和下层封装3。因此，可以增加能够放在载具31中的封装的数量(下层封装3的数量)，这样也能够提高半导体装置1的生产效率。
如上所述，根据本发明的半导体装置及其制造方法，在半导体装置的技术领域中，其中缩小尺寸是特别重要的并且对它的需求是明显的，由层叠封装配置形成的半导体装置能够实现相当大的尺寸缩减，并且工期和材料成本也能够减少，而且提供了具有稳定质量的半导体装置并且能够降低由不良焊接引起的缺陷百分比。
此外，根据本发明的半导体装置及其制造方法，不仅限于使用焊接凸块工艺的情况，也能够被应用在压焊工艺的情况。
当与本发明有关的示范实施例被说明时，显然本领域所属技术人员可以进行不脱离本发明的各种改变和修改。因此，目的是把所有在本发明的精神和范围内的改变和修改包含在附加的权利要求中。

Claims (5)

1.一种半导体装置，其包含：
多个焊球，其提供在上层封装上；及
多个焊盘，其提供在下层封装上并且直接连接到所述多个焊球，其中所述多个焊盘中至少有一个用作基准标记。
2.如权利要求1所述的半导体装置，其中
所述多个焊盘中至少有一个的形状与其它焊盘的形状不同并且所述多个焊盘中至少有一个的面积大体上等于其它焊盘的面积。
3.如权利要求1所述的半导体装置，其中
所述多个焊盘中至少有一个被提供在所述下层封装上的两个对角位置处。
4.如权利要求1所述的半导体装置，其中
所述多个焊盘中至少有一个被提供在所述下层封装上形成三角形的三个位置处。
5.一种制造半导体装置的方法，其包含步骤：
a)使用至少一个提供在下层封装上并且作为基准标记的焊盘来识别放在载具中的下层封装的位置；
b)根据识别出的位置，在上层封装上提供的多个焊球与下层封装上提供的多个焊盘之间进行对准；
c)直接连接所述多个焊盘和所述多个焊球以形成半导体装置。
CN2007101990827A 2006-12-12 2007-12-12 半导体装置及其制造方法 Active CN101202262B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006333998A JP5049573B2 (ja) 2006-12-12 2006-12-12 半導体装置
JP2006-333998 2006-12-12
JP2006333998 2006-12-12

Publications (2)

Publication Number Publication Date
CN101202262A true CN101202262A (zh) 2008-06-18
CN101202262B CN101202262B (zh) 2011-06-15

Family

ID=39517324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101990827A Active CN101202262B (zh) 2006-12-12 2007-12-12 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7642662B2 (zh)
JP (1) JP5049573B2 (zh)
KR (1) KR101571075B1 (zh)
CN (1) CN101202262B (zh)
TW (1) TWI453839B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US8415792B2 (en) * 2010-08-04 2013-04-09 International Business Machines Corporation Electrical contact alignment posts
JP5795196B2 (ja) 2011-06-09 2015-10-14 新光電気工業株式会社 半導体パッケージ
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
KR102274742B1 (ko) * 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
US9953963B2 (en) * 2015-11-06 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit process having alignment marks for underfill
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
US11393759B2 (en) * 2019-10-04 2022-07-19 International Business Machines Corporation Alignment carrier for interconnect bridge assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833174B2 (ja) * 1990-08-22 1998-12-09 セイコーエプソン株式会社 半導体素子及びその実装方法
JP3284048B2 (ja) 1996-05-31 2002-05-20 東芝マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP3535683B2 (ja) * 1997-01-09 2004-06-07 株式会社ルネサステクノロジ 位置認識用マーク付半導体装置
US6278193B1 (en) * 1998-12-07 2001-08-21 International Business Machines Corporation Optical sensing method to place flip chips
TW457545B (en) * 2000-09-28 2001-10-01 Advanced Semiconductor Eng Substrate to form electronic package
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package
JP4168331B2 (ja) * 2003-02-21 2008-10-22 ソニー株式会社 半導体装置及びその製造方法
JP3804649B2 (ja) 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置

Also Published As

Publication number Publication date
JP5049573B2 (ja) 2012-10-17
US20080258287A1 (en) 2008-10-23
TW200828473A (en) 2008-07-01
JP2008147472A (ja) 2008-06-26
CN101202262B (zh) 2011-06-15
KR101571075B1 (ko) 2015-11-23
TWI453839B (zh) 2014-09-21
US7642662B2 (en) 2010-01-05
KR20080054347A (ko) 2008-06-17

Similar Documents

Publication Publication Date Title
CN101202262B (zh) 半导体装置及其制造方法
TWI495082B (zh) 多層半導體封裝
US8115319B2 (en) Flip chip package maintaining alignment during soldering
US8222716B2 (en) Multiple leadframe package
US20080157329A1 (en) Electronic component contained substrate
US7816183B2 (en) Method of making a multi-layered semiconductor device
US8067830B2 (en) Dual or multiple row package
US8133759B2 (en) Leadframe
US8698311B2 (en) Package substrate and semiconductor package including the same
CN102394232A (zh) 一种引线框架及应用其的芯片倒装封装装置
CN101924047A (zh) 半导体器件及其制造方法
CN101794760B (zh) 高电流半导体功率器件小外形集成电路封装
US8318548B2 (en) Method for manufacturing semiconductor device
JP5501562B2 (ja) 半導体装置
US7498666B2 (en) Stacked integrated circuit
CN104900618A (zh) 用于在半导体封装之间建立垂直连接的插入器
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
KR101020612B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
JP4946959B2 (ja) 半導体装置の製造方法
JP5165302B2 (ja) 半導体装置およびその製造方法
CN105702635A (zh) 半导体封装件
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
TWI406377B (zh) 方向指示標記立體化之球格陣列封裝構造及其製造方法
KR20020029990A (ko) 실장리드가 구비된 기판을 포함하는 반도체 패키지 및 그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant