JPH02246126A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02246126A
JPH02246126A JP1065877A JP6587789A JPH02246126A JP H02246126 A JPH02246126 A JP H02246126A JP 1065877 A JP1065877 A JP 1065877A JP 6587789 A JP6587789 A JP 6587789A JP H02246126 A JPH02246126 A JP H02246126A
Authority
JP
Japan
Prior art keywords
inner leads
wires
short
die pad
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1065877A
Other languages
English (en)
Inventor
Shuichi Marumo
丸茂　修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1065877A priority Critical patent/JPH02246126A/ja
Publication of JPH02246126A publication Critical patent/JPH02246126A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［産業上の利用分野］ この発明は半導体装置に係り、特にワイヤのショート防
止に関するものである。 ［従来の技術］ 半導体装置は、周知のように集積回路等が形成された半
導体チップをリードフレームのダイパッドに接着剤等に
より取付け、半導体チップの各ボンディングパッドとこ
れに対応したリードフレームのインナリードとをワイヤ
で接続し、ついで半導体チップとその周辺のインナリー
ドとを合成樹脂により一体的に成型し、封止する。そし
て、成型されたパッケージの外側において、各リードを
リードフレームから切り離し、必要に応じて各リードを
適宜折曲げて半導体装置を製造している。 第９図はリードフレームに半導体チップを取付ける従来
例を模式的に示した平面図、第１Ｏ図はその断面図であ
る。両図において、１はリードフレームで、中央部には
支持腕３で支持されたダイパッド２が設けられている。 ４はリードフレーム１から中心部に向って突設された多
数のインナリードで、その先端部はダイパッド２の周辺
にダイパッド２と所定の間隔を隔てて対向配置されてい
る。 ５はダイパッド２上に接着剤等により取付けられた半導
体チップで、半導体チップ５に設けたボンディングパッ
ド５ａと、これに対応する各インナリード４とは第５図
に示すようにそれぞれ金属細線であるワイヤ６により接
続されている。 上記のようにして多数のインナリード４に接続された半
導体チップ５は、インナリード４の一部を残して、例え
ば第９図に一点鎖線Ｐで示した範囲をダイパッド２と共
に、エポキシ樹脂の如き合成樹脂によりパッケージ７さ
れ、ｊｆｌｌ１図に示すように封止される。ついで、−
点鎖線Ｃの位置で各インナリード４を切断し、パッケー
ジ７から突出したインナリード４を折曲げて端子とし、
半導体装置の組立が完了する。 〔発明が解決しようとする課ｗＪ］ 上記のような従来の半導体装置においては、半導体チッ
プ５のボンディングパッド５ａとリードフレーム１のイ
ンナリード４とがワイヤ６で接続されるものであるから
、最近のパッケージ７の多ピン化に伴いインナリード４
の数が増え、そのインナリード４のピッチを適切に確保
するために半導体チップ５とインナリード先端との距離
が長くなり、その分ワイヤ６が長くなる。この場合半導
体チップ５とその周辺のインナリード４とを合成樹脂に
よってパッケージ７を成型する時に封入樹脂によってワ
イヤ流れが生じ、ワイヤ６同士がショートするおそれが
あった。また、半導体チップ５のボンディングパッド５
のピッチ間隔を例えば１６０、と狭くした場合にもワイ
ヤ６同士の間隔が狭くなって、パッケージ７を成型する
時に封入樹脂によってワイヤ流れが生じ、ワイヤ６同士
がショートするおそれがあった。このため、多ピン化が
困難であるという問題点があった。 この発明は上記のような問題点を解決すべくなされたも
ので、長ワイヤ化と半導体チップの電極の微細化による
ショートを防止し、パッケージの多ビン化と半導体チッ
プの縮少化が可能な半導体装置を得ることを目的とした
ものである。 ［課題を解決するための手段］ この発明に係る半導体装置は、複数のインナリードが交
互に高さが異なるようにしたものである。 また、複数のイナリードがダイパッドから先端までの距
離が短い長手インナリードとダイパッドまでの距離が長
い短手インナリードとを交互に有するようにしたもので
ある。 更に、複数のインナリードがダイパッドから先端までの
距離を短い長手インナリードとダイパッドから先端まで
の距離が短い短手インナリードとを交互に有し、且つ長
手インナリードの先端側に短手インナリードとの高さを
変える折曲部を設けるようにしたものである。 ［作用］ この発明においては、複数のインナリードが交互に高さ
が異なるようにしたから、インナリードに接続されたワ
イヤも交互にワイヤ高さが異なる。 また、複数のインナリードが長手インナリードと短手イ
ンナリードとを交互に有するから、長手インナリードに
接続されたワイヤと短手インナリードに接続されたワイ
ヤとではワイヤの勾配の違いによりワイヤ高さが異なる
。 更に、複数のインナリードが長手インナリードと短手イ
ンナリードとを交互に有し、且つ長手インナリードの先
端側に短手インナリードとの高さを変える折曲部を設け
たから、長手インナリードと短手インナリードの先端部
の高さが違い、そのため、長手インナリードに接続され
たワイヤと短手インナリードに接続されたワイヤのワイ
ヤ高さが異なる。このようにして、複数のインナリード
に接続されたワイヤは交互にワイヤ高さが異なるために
、半導体チップ、ワイヤ及びインナリードの一部のパッ
ケージ封止時に封止樹脂等によってワイヤ流れが生じた
としてもワイヤ同士がショートすることはなくなった。
【実施例】
第１図はこの発明の一実施例を模式的に示した平面図、
第２図はその断面図である。図において、１はリードフ
レームで、中央部には支持腕３で支持されたダイパッド
２が設けられている。４はリードフレーム１から中心部
に向って突設された多数のインナリードである。多数の
インナリード４は一つ置きの先端側に隣りのインナリー
ド４との高さを変える折曲部４１がオフセットされて設
けられている。５はダイパッド２上の中央に接着剤等に
より取り付けられた半導体チップである。半導体チップ
５に設けた複数のボンディングパッド５ａとこれに対応
するインナリード４とはそれぞれワイヤ６により接続さ
れている。このようにしてインナリード４にワイヤ６を
介して取り付けられた半導体チップ５はこれらインナリ
ード４の一部を残してダイパッド２と共に第１図の一点
鎖線Ｐの範囲で合成樹脂パッケージ等により封止される
。このとき、折曲部４□を有するインリード４の先端部
と折曲部４１を有しない、インナリード４の先端部とで
は高さが違えられることにより、折曲部４□を有するイ
ンナリード４に接続されたワイヤ６と折曲部４１を有し
ないワイヤ６に接続されたワイヤ６の高さが異なる。従
って、封入樹脂によってワイヤ６にワイヤ流れが生じた
としてもワイヤ６同士がショートすることはない。また
、パッケージ７から突出したインナリード４は第１図の
一点鎖線Ｃの位置で折曲げられ、端子とすることによっ
て半導体装置が得られる。 第３図は、この発明の別の実施例を示す平面図、第４図
はその断面図、第５図はワイヤの接続状態の一部を示す
斜視図である。図において、第１図乃至第３図に示す実
施例と同一の構成は同一符号を付して重複した構成の説
明を省略する。この実施例における多数のインナリード
４はダイパッド２から先端までの距離が短かい長手イン
ナリード４ａとダイパッド２から先端までの距離が長い
、短手インナリード４ｂとを交互に有して構成されてい
る。 従って、長手インナリード４ａに接続されるワイヤ６と
短手インナリード４ｂに接続されるワイヤ６のワイヤ高
さはこれらワイヤ６の勾配の違いによって異ることにな
る。それ故、封入樹脂によってワイヤ６にワイヤ流れが
生じたとしてもワイヤ６同士がショートすることはなく
なる。 第６図はこの発明のもう一つ別の実施例を示す平面図、
第７図はその断面図、第８図はワイヤの接続状態の一部
示す斜視図である。図において、第１図乃至第３図に示
す実施例と同一の構成は同一符号を付して重複した構成
の説明を省略する。 この実施例における多数のインナリード４はダイパッド
２から先端までの距離が短かい長手インナリード４ａと
ダイパッド２から先端までの距離が長い短手インナリー
ド４ｂとを交互に有して構成されている。更に、長手イ
ンナリード４ａの先端側には短手インナリード４ｂとの
高さを変える折曲部４ａｌがオフセットされて設けられ
ている。この実施例では、長手インナリード４ａと短手
インナリード４ｂの先端部の高さが長手インナリード４
ａの先端側に設けられた折曲部４ａｌによって違えられ
ることにより、長手インナリード４ａに接続されたワイ
ヤ６と短手インナリード４ｂに接続されたワイヤ６のワ
イヤ高さが第３図に示す実施例に比べて更に大きく異る
。従って、封入樹脂によってワイヤ６にワイヤ流れが生
じたとしてもワイヤ６同士がショートすることがより一
層確実に防止される。 ［発明の効果］ この発明は以上説明したとおり、複数のインナリードが
交互に高さが異なるようにするか、複数のインナリード
が長手インナリードと短手インナリードとを交互に有す
るか或いは複数のインナリードが長手インナリードと短
手インナリードとを有し、且つ長手インナリードの先端
側に短手インナリードとの高さを変える折曲部を設ける
ようにするかして、インナリードに接続されたワイヤの
高さを隣りのワイヤと交互に異なるようにしたので、半
導体チップ等の封止時に封止樹脂等によってワイヤ流れ
が生じたとしてもワイヤ同士がショートすることは防止
され、ワイヤを長くして行うパッケージの多ピン化とボ
ンディングパッドのピッチ間隔を微細にして行う半導体
チップの縮小化が可能となるという効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例を模式的に示した平面図、
第２図はその断面図、第３図はこの発明の別の実施例を
示す平面図、第４図はその断面図、第５図はワイヤの接
続状態の一部を示す斜視図、第６図はこの発明のもう一
つ別の実施例を示す平面図、第７図はその断面図、第８
図はワイヤの接続状態の一部を示す斜視図、第９図は従
来のインナリードと半導体チップとの接続状態を模式的
に示した平面図、第１Ｏ図はその断面図、第１１図は一
部を断面で示した従来の半導体装置の斜視図である。 １・・・リードフレーム、２・・・ダイパッド、４・・
・インナリード、４、・・・折曲部、４ａ・・・長手イ
ンナリード、４ａ１・・・折曲部、４ｂ・・・短手イン
ナリード、５・・・半導体チップ、６・・・ワイヤ。

Claims (3)

    【特許請求の範囲】
  1. （１）ダイパッド上に接着された半導体チップの複数の
    ボンディングパッドと、リードフレームの複数のインナ
    リードとをそれぞれワイヤで接続し、これらを合成樹脂
    等で封止してなる半導体装置において、複数のインナリ
    ードは交互に高さが異なることを特徴とする半導体装置
    。
  2. （２）ダイパッド上に接着された半導体チップの複数の
    ボンディングパッドと、リードフレームの複数のインナ
    リードとをそれぞれワイヤで接続し、これらを合成樹脂
    等で封止してなる半導体装置において、複数のインナリ
    ードはダイパッドから先端までの距離が短い長手インナ
    リードとダイパッドから先端までの距離が長い短手イン
    ナリードとを交互に有することを特徴とする半導体装置
    。
  3. （３）ダイパッド上に接着された半導体チップの複数の
    ボンディングパッドと、リードフレームの複数のインナ
    リードとをそれぞれワイヤで接続し、これらを合成樹脂
    等で封止してなる半導体装置において、複数のインナリ
    ードはダイパッドから先端までの距離が短い長手インナ
    リードとダイパッドから先端までの距離が長い短手イン
    ナリードとを交互に有し、且つ長手インナリードの先端
    側に短手インナリードとの高さを変える折曲部を設けた
    ことを特徴とする半導体装置。
JP1065877A 1989-03-20 1989-03-20 半導体装置 Pending JPH02246126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1065877A JPH02246126A (ja) 1989-03-20 1989-03-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1065877A JPH02246126A (ja) 1989-03-20 1989-03-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH02246126A true JPH02246126A (ja) 1990-10-01

Family

ID=13299650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065877A Pending JPH02246126A (ja) 1989-03-20 1989-03-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH02246126A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359227A (en) * 1991-07-12 1994-10-25 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US5466968A (en) * 1993-11-02 1995-11-14 Rohm Co. Ltd. Leadframe for making semiconductor devices
WO1996019828A1 (en) * 1994-12-21 1996-06-27 Vlsi Technology, Inc. Wirebond lead system with improved wire separation
US5955778A (en) * 1996-10-08 1999-09-21 Nec Corporation Lead frame with notched lead ends
JP2003031610A (ja) * 2001-07-16 2003-01-31 Nec Corp 半導体装置及びそのワイヤーボンディング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359227A (en) * 1991-07-12 1994-10-25 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US5466968A (en) * 1993-11-02 1995-11-14 Rohm Co. Ltd. Leadframe for making semiconductor devices
WO1996019828A1 (en) * 1994-12-21 1996-06-27 Vlsi Technology, Inc. Wirebond lead system with improved wire separation
US5955778A (en) * 1996-10-08 1999-09-21 Nec Corporation Lead frame with notched lead ends
JP2003031610A (ja) * 2001-07-16 2003-01-31 Nec Corp 半導体装置及びそのワイヤーボンディング方法

Similar Documents

Publication Publication Date Title
US5391439A (en) Leadframe adapted to support semiconductor elements
US4937656A (en) Semiconductor device
KR20180077015A (ko) 반도체 장치 및 그 제조 방법
JP3851845B2 (ja) 半導体装置
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
JPH02246126A (ja) 半導体装置
JP2902918B2 (ja) 表面実装型半導体装置
JPH0399459A (ja) 樹脂封止型半導体装置
JP2629853B2 (ja) 半導体装置
JPS593857B2 (ja) 半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JP2507855B2 (ja) 半導体装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPS621239A (ja) 半導体装置
JPH077111A (ja) 半導体装置用表面実装型パッケージ
JPH0287635A (ja) セラミック・パッケージ型半導体装置
JPH03265148A (ja) 半導体装置及びその製造方法
JPH0214558A (ja) 半導体集積回路装置
JPH0595072A (ja) 半導体装置
JPH0758268A (ja) 半導体装置及びリードフレーム
JPS63272062A (ja) リ−ドフレ−ム
JPH0595018A (ja) 半導体装置の製造方法
JPH02205055A (ja) 樹脂封止型半導体装置
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法