TW202347637A - 確定用於產生與工件相關的複數個導線迴路的順序的方法 - Google Patents

確定用於產生與工件相關的複數個導線迴路的順序的方法 Download PDF

Info

Publication number
TW202347637A
TW202347637A TW112105231A TW112105231A TW202347637A TW 202347637 A TW202347637 A TW 202347637A TW 112105231 A TW112105231 A TW 112105231A TW 112105231 A TW112105231 A TW 112105231A TW 202347637 A TW202347637 A TW 202347637A
Authority
TW
Taiwan
Prior art keywords
wire
loops
wire loops
workpiece
sub
Prior art date
Application number
TW112105231A
Other languages
English (en)
Inventor
巴西爾 米爾頓
巍 秦
天博 李
Original Assignee
美商庫利克和索夫工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商庫利克和索夫工業公司 filed Critical 美商庫利克和索夫工業公司
Publication of TW202347637A publication Critical patent/TW202347637A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種確定用於產生複數個導線迴路的順序的方法。該方法包含（a）提供用於工件的工件資料。工件資料包括（i）用於工件之接合區位的位置資料，以及（ii）用於複數個導線迴路的導線迴路資料，複數個導線迴路提供接合區位之間的互連。該方法還包含（b）分析工件資料。分析之步驟包括考慮複數個導線迴路中的導線迴路之間的重疊情況；考慮複數個導線迴路中的導線迴路之導線迴路高度；考慮複數個導線迴路中的導線迴路之間的側向彎曲情況；以及考慮用於複數個導線迴路中的導線迴路之導線迴路位置。該方法還包含（c）至少部分地基於步驟（b）之結果提供產生與工件相關的複數個導線迴路之順序。

Description

確定用於產生與工件相關的複數個導線迴路的順序的方法
本發明涉及導線迴路之產生，而且更具體地，涉及確定用於產生與工件相關的複數個導線迴路的順序的方法。
導線接合機被使用形成各別的區位之間的導線迴路以電性地互連。示例性的導線接合技術包括球焊接合（ball bonding）和楔焊接合（wedge bonding）。典型的球焊接合應用中的步驟包括：將無空氣球（free air ball）接合至工件（workpiece）（例如，半導體晶粒之晶粒襯墊（die pad））之第一接合區位；延伸與接合的無空氣球不間斷的導線之長度至第二接合區位（例如，引線框架之引線（lead））；以及將導線接合至第二接合區位，從而在第一接合區位與第二接合區位之間形成導線迴路。在形成（a）導線迴路之端點與（b）接合地點（例如，晶粒襯墊、引線…等等）之間的接合時，各種形式的接合能可被使用，包括，例如，除了別的以外尤其是超音波能、熱音波能、熱壓能…等等。
許多關於形成導線迴路及／或導線接合製程的最佳化的研發成果已被實現。示例性的研發成果在下列文獻中有所描述：美國專利號10,325,878（標題為「METHODS FOR GENERATING WIRE LOOP PROFILES FOR WIRE LOOPS, AND METHODS FOR CHECKING FOR ADEQUATE CLEARANCE BETWEEN ADJACENT WIRE LOOPS」）；美國專利號9,496,240（標題為「SYSTEMS AND METHODS FOR OPTIMIZING LOOPING PARAMETERS AND LOOPING TRAJECTORIES IN THE FORMATION OF WIRE LOOPS」）；美國專利號8,302,840（標題為「CLOSED LOOP WIRE BONDING METHODS AND BONDING FORCE CALIBRATION」）；以及美國專利申請公開號2012/0074206（標題為「METHODS OF FORMING WIRE BONDS FOR WIRE LOOPS AND CONDUCTIVE BUMPS」）。
期望的是要提供改善的形成與工件相關的複數個導線迴路的方法，包括提供用於有效率地形成複數個導線迴路的順序。
根據本發明示例性的實施例，提供有一種確定用於產生與工件相關的複數個導線迴路的順序的方法。所述方法包含以下步驟：（a）提供用於該工件的工件資料。該工件資料包括：（i）用於該工件之接合區位的位置資料，以及（ii）用於該複數個導線迴路的導線迴路資料，該複數個導線迴路提供該工件之該等接合區位中的接合區位之間的互連。所述方法還包含（b）分析該工件資料。所述分析之步驟包括以下子步驟：（b1）考慮該複數個導線迴路中的導線迴路之間的重疊情況， （b2）考慮該複數個導線迴路中的導線迴路之導線迴路高度，（b3）考慮該複數個導線迴路中的導線迴路之間的側向彎曲情況，以及（b4）考慮用於該複數個導線迴路中的導線迴路之導線迴路位置。所述方法還包含（c）至少部分地基於步驟（b）之結果提供產生與該工件相關的該複數個導線迴路之該順序。如所屬領域中具有通常知識者所能理解的是，在子步驟（b1）~（b4）中的每一個中所描述的「該複數個導線迴路中的導線迴路」中的「導線迴路」（the “ones” of the plurality of wire loops）並非必須為相同的物件。
根據本發明另一示例性的實施例，提供有一種確定用於產生與工件相關的複數個導線迴路的順序的方法。所述方法包含以下步驟：（a）提供用於該工件的工件資料。該工件資料包括：（i）用於該工件之接合區位的位置資料，以及（ii）用於該複數個導線迴路的導線迴路資料，該複數個導線迴路提供該工件之該等接合區位中的接合區位之間的互連。所述方法還包含（b）使用該工件資料分析該複數個導線迴路中的每一個。所述分析之步驟包括以下子步驟：（b1）檢查該複數個導線迴路中的每一個與該複數個導線迴路中的其他部分的重疊情況，（b2）檢查該複數個導線迴路中的每一個相對於該複數個導線迴路中的其他部分的高度，（b3）檢查該複數個導線迴路中的每一個相對於該複數個導線迴路中的其他部分的側向彎曲情況，以及（b4）檢查用於該複數個導線迴路中的每一個相對於該複數個導線迴路中的其他部分的位置。所述方法還包含（c）至少部分地基於步驟（b）之結果提供產生與該工件相關的該複數個導線迴路之該順序。
關於在工件（例如，半導體封裝）上的導線接合，導線迴路可針對其間隙做檢查，然後導線迴路形狀可被最佳化，舉例而言，藉由使用在美國專利號10,325,878和美國專利號9,496,240中記載的技術。在形成導線迴路的特定參數被確定後，導線迴路可能被分配期望的接合順序（例如，形成半導體封裝中的複數個導線迴路的順序）。分配形成導線迴路的順序的傳統手段易於涉及手動製程，而且很大程度上要依賴使用者（例如，製程工程師、技師…等等）的經驗。這些手動製程易於相當耗費勞力和時間。
本發明的各種態樣提供有可藉以自動分配形成導線迴路的順序的解決辦法（例如，藉由分析與工件資料相關的預定準則），從而增進生產力。更重要的是，可減少數個可能順序的不明確情況以提供更有效的方案。所述方法的各種態樣涉及使用（a）各種導線迴路的2D及／或3D形狀，以及（b）其相對於彼此的空間方位，作為輸入條件，以確定正確的導線接合順序（輸出結果）。還可使用有向圖資料結構（或資料結構），其中各個導線迴路由圖中的頂點表示，而有向邊緣指示接合順序。數個比較功能可被應用以結合各種導線接合順序規則，藉以確定導線接合順序。
關於形成複數個導線迴路的適當順序之確定，有某些「規則」要考慮（例如，關於自動化製程，在一個或多個演算法中使用軟體）。這些「規則」並非絕對的，而是需要考慮的情事。這些「規則」的示例包括：（a）一或多條「接地」導線典型地先被接合（例如，為了靜電釋放的理由）；（b）相較於具有較高導線迴路高度的導線迴路，具有較底導線迴路高度的導線迴路典型地先被形成；（c）相較於具有較長長度的導線迴路，具有較短長度的導線迴路典型地先被形成；（d）當導線角度影響導線迴路之間距而且可能造成干擾時，以向內拐角的方式接合導線，其中上述情況需要對應地考慮；（e）相較於接合至內部襯墊排的導線迴路，接合至半導體晶粒的外部襯墊排的導線迴路典型地先被形成（以及，如果連續的內部排有相依性，則所述相依性在現行排中依序排列）；（f）對於接合至相同的接合區位的相鄰的導線迴路，不具有側向彎曲（lateral bend）的導線迴路典型地先被形成，然後才是具有側向彎曲的導線迴路；（g）考慮導線迴路的第一接合區位和第二接合區位，例如，第二接合區位調整可在某些情況下為適當的（例如，如果區位的改變不會不利地影響封裝和導線接合製程）。
如在本發明中所描述的，一或多個電腦（例如，相關的演算法）可被使用以確定（例如，作為自動化製程中的一部分）形成／產生複數個導線迴路的順序。舉例而言，圖1A繪示電腦118為導線接合機100的一部分，和另一電腦128不為導線接合機100的一部分。電腦118和電腦128中的任一個或二者可被使用處理關於分析工件資料和至少部分地基於分析的工件資料提供產生複數個導線迴路的順序。
在考慮形成導線迴路的順序的形情下，工件資料被提供並分析。這樣的工件資料包括：（i）用於工件之接合區位的位置資料，以及（ii）用於提供工件之接合區位中的接合區位之間的互連的複數個導線迴路的導線迴路資料。關於工件資料之分析，某些考慮的情事傾向較其他的重要。舉例而言，在本發明某些實施利中，工件資料之分析包括：（i）考慮複數個導線迴路中的導線迴路之間的重疊情況；（ii）考慮複數個導線迴路中的導線迴路之導線迴路高度；（iii）考慮複數個導線迴路中的導線迴路之間的側向彎曲情況；以及（iv）考慮用於複數個導線迴路中的導線迴路的導線迴路位置。
關於複數個導線迴路中的導線迴路之間的重疊情況：重疊的（或交叉的）導線指的是在二維（2D）空間中交叉的導線（例如，當從上方觀看時，一條導線從上方／下方通過另一條導線）。不在2D空間中交叉的導線可不具有任何用於導線順序分配的相依性。在2D空間中交叉的導線需要導線順序分配。
關於複數個導線迴路中的導線迴路之導線迴路高度：導線迴路高度典型地指的是導線迴路橫跨其整個長度的最大高度。對於在2D空間中交叉的一組導線，導線迴路長度傾向確定導線迴路之形成之次序（亦即，順序）。再者，具有較低的導線迴路高度的導線迴路傾向在具有較高的導線迴路高度的導線迴路之前形成。
關於複數個導線迴路中的導線迴路之間的側向彎曲情況：側向彎曲指的是偏離連接第一接合區位與第二接合區位的筆直路徑的導線的導線迴路中的有意圖的捲曲。側向彎曲通常被應用以改善相鄰的導線之間的空隙。對形成導線迴路的順序的影響傾向藉由側向彎曲應用的方向來被確定。
關於用於複數個導線迴路中的導線迴路的導線迴路位置：導線迴路的開始點（例如，第一接合）和結束點（例如，第二接合）的XY座標可確定導線迴路位置。相對於其他導線迴路的導線迴路位置有助於推導出有用於形成複數個導線迴路的有效率的順序，例如，在速度或稱產量方面。
在本發明某些實施利中，第一考慮（例如，第一檢查）之結果可被使用作為用於進一步考慮的輸入。在一具體示例中，關於重疊的導線迴路之考慮，某些導線迴路的導線迴路高度可被使用。
現在請參考圖1A，繪示有導線接合機100和（在導線接合機100之外部）電腦128。導線接合機100包括接合頭組件120、支撐結構116、和電腦118。電腦128被定位獨立於導線接合機100。接合頭組件120被繪示為運載導線接合工具122。在用於導線接合操作的準備中，導線106被繪示為通過導線接合工具122，在無空氣球（free are ball, FAB）124處終止。導線接合機100 之支撐結構116被繪示為支撐工件112。在繪示的示例中，工件112包括基板102（例如，引線框架）和晶粒110（例如，半導體晶粒）。導線迴路106a和導線迴路106b被繪示為在晶粒110與基板102之間提供電性上的互連。導線迴路106a和導線迴路106b被繪示為具有不同的導線迴路高度（亦即，導線迴路106a相較於導線迴路106b具有較低的高度）。在這樣的示例中，導線迴路106a合適地會在導線迴路106b之前被形成。
現在請參考圖1B，繪示有工件112（如圖1A所示，包括晶粒110和基板102）的平面視圖。晶粒110被繪示為具有複數個接合位址108（例如，晶粒襯墊），包括內部接合位址108a（亦即，被定位相對地接近晶粒110之中心的接合位址）和外部接合位址108b（亦即，被定位相對地接近晶粒110之邊緣的接合位址）。基板102被繪示為具有複數個接合位址104（例如，引線框架之引線）。在圖1B中，複數個導線迴路被形成在工件112上。
考慮導線迴路106a和導線迴路106b（在圖1B左上部分中）：導線迴路106a被繪示為已經被形成並且提供接合位址108（亦即，外部接合位址108b）與接合位址104之間的互連；而且導線迴路106b被繪示為已經被形（在導線迴路106a之後）成並且提供另一接合位址108（亦即，外部接合位址108b）與另一接合位址104之間的互連。導線迴路106a和導線迴路106b被認為是「重疊的（overlapping）」或「交叉的（crossing）」導線迴路。導線迴路106a和導線迴路106b亦在不同的高度處（如圖1A所示）。在具有導線迴路106a和導線迴路106b之導線迴路高度資訊（例如，因為導線迴路106a相較於導線迴路106b具有較低的導線迴路高度），以及導線迴路106a與導線迴路106b之間的重疊情況的情形下，導線迴路106a相較於導線迴路106b應先被形成。
在進一步的考慮中，導線迴路106c和導線迴路106d被繪示為形成在各別的接合位址108與對應的接合位址104之間（請參閱圖1B右下部分）。導線迴路106d被繪示為具有彎曲部114，更具體地，「側向彎曲部」（例如，基本上在XY平面中的彎曲部）。在具有導線迴路106c與導線迴路106d之間的側向彎曲狀況的情形下，因為導線迴路106c和導線迴路106d將會被接合至不同的接合區位（亦即，不同的接合位址104，諸如引線框架之引線），所以導線迴路106d相較於導線迴路106c應合適地先被形成。
在另一進一步的考慮中，導線迴路106e、導線迴路106f、和導線迴路106g被繪示為形成在各別的接合位址108與對應的接合位址104之間（請參閱圖1B左下部分）。導線迴路106e、導線迴路106f、和導線迴路106g被繪示為在不同的位置中。為提高關於導線迴路106e、導線迴路106f、和導線迴路106g之產生之時間效率，導線迴路106e、導線迴路106f、和導線迴路106g由左至右被形成（例如，導線迴路106e，然後導線迴路106f，然後導線迴路106g），或者由右至左被形成（例如，導線迴路106g，然後導線迴路106f，然後導線迴路106e）。
在另一進一步的考慮中，導線迴路106i被繪示為從內部接合位址108a形成至對應的接合位址104（請參閱圖1B右上部分）。導線迴路106h被繪示為從外部接合位址108b形成至對應的接合位址104。導線迴路106i和導線迴路106h被認為是「重疊的」或「交叉的」。由於導線迴路106h被接合至外部襯墊排（outer pad tier）（包括外部接合位址108b），相較於導線迴路106i被接合至內部襯墊排（inner pad tier）（包括內部接合位址108a），則導線迴路106h相較於導線迴路106i應合適地先被形成。
與圖1A~1B相關而描述的這些考慮為眾多考慮中的類型的示例，其目的為確認用於形成與工件112相關的複數個導線迴路的合適的順序。當然，這是個簡單的示例。換言之，在上述的各種的情況的基礎下（例如，重疊的導線迴路等等），許多還尚未繪示到的導線迴路可被形成在工件112上。包括許多導線迴路的工件可利用本發明中所描述的方法。所以，相較於其他規則，某些「規則」可具有優先權，以找到用於形成與工件相關的複數個導線迴路的有效率的和期望的順序。
圖2和圖3為繪示確定用於產生與工件相關的複數個導線迴路的順序的方法（例如，使用一個或多個電腦自動化地確定）的流程圖。如所屬領域中具有通常知識者所理解的，包括在流程圖中的某些步驟可被省略；某些額外的步驟可被增加；以及步驟（或子步驟）之次序可從繪示的次序做變更——上述情況全部皆涵蓋在本發明範圍中。
特別地參考圖2，在步驟200中，用於工件的工件資料被提供。工件資料包括（i）用於工件之接合區位的位置資料，以及（ii）用於提供工件之接合區位中的接合區位之間的互接的複數個導線迴路的導線迴路資料。具例而言，導線迴路資料可包括複數個導線迴路中的導線迴路之二維形狀和三為形狀其中至少之一，以及相較於彼此複數個導線迴路中的導線迴路之方位。步驟200可再包括匯編工件資料成為可由電腦（例如，請參閱如圖1A所示的電腦118及／或電腦128）存取的資料結構。
在步驟202中，工件資料被分析。步驟202之分析包括子步驟202(a)、子步驟202(b)、子步驟202(c)、和子步驟202(d)。在子步驟202(a)中，複數個導線迴路中的導線迴路之間的重疊情況被考慮。在子步驟202(b)中，複數個導線迴路中的導線迴路之導線迴路高度被考慮。在子步驟202(c)中，複數個導線迴路中的導線迴路之間的側向彎曲情況被考慮。在子步驟202(d)中，用於複數個導線迴路中的導線迴路的導線迴路位置被考慮。步驟202可使用電腦（例如，在圖1A中繪示的電腦118、128）執行。這樣的電腦可在導線接合機上（例如，電腦118），或者獨立於導線接合機（例如，電腦128）。步驟202可使用在電腦上運作的演算法來執行。
工件資料可藉由相對於彼此給予子步驟202(a)、子步驟202(b)、子步驟202(c)、和子步驟202(d)中的每一個一優先權而在步驟202中被分析。舉例而言，這樣的優先權可為以絕對的形式、加權的形式等等優先於另一者的一個考慮（例如，與相關的規則）之偏好。
在一具體實施例中，子步驟202(a)之結果可被給予優先於子步驟202(b)、子步驟202(c)、和子步驟202(d)之結果的優先權。同樣地，子步驟202(b)之結果可被給予優先於子步驟202(c)和子步驟202(d)之結果的優先權。同樣地，子步驟202(c)之結果可被給予優先於子步驟202(d)之結果的優先權。
再者，步驟202可包括考慮與複數個導線迴路之產生相關的時間效率的另一步驟。
在步驟204中，至少基於步驟202之結果的產生與工件相關的複數個導線迴路的順序被提供。步驟204可包括確定產生複數個導線迴路的順序，使得包括在複數個導線迴路中的接地導線相較於複數個導線迴路中的其他導線迴路先被產生。再者，所述順序可被確定，使得複數個導線迴路可被產生而不干擾複數個導線迴路中的相鄰的導線迴路。步驟204可使用電腦（例如，圖1A中所繪示的電腦118、128）執行。這樣的電腦可在導線接合機上（例如，電腦118），或者獨立於導線接合機（例如，電腦128）。步驟204可使用在電腦上運作的演算法來執行。步驟204可使用在電腦上運作的演算法來執行。
如所屬領域中具有通常知識者將會理解的，步驟202能包括相對於上面描述有所不同的及／或額外的考慮。
特別地參考圖3，在步驟300中，用於工件的工件資料被提供。工件資料包括（i）用於工件之接合區位的位置資料，以及（ii）用於提供工件之接合區位中的接合區位之間的互接的複數個導線迴路的導線迴路資料。具例而言，導線迴路資料可包括複數個導線迴路中的導線迴路之二維形狀和三為形狀其中至少之一，以及相較於彼此複數個導線迴路中的導線迴路之方位。步驟300可再包括匯編工件資料成為可由電腦（例如，請參閱如圖1A所示的電腦118及／或電腦128）存取的資料結構。
在步驟302中，複數個導線迴路中的每一個藉由使用工件資料被分析。步驟302之分析包括子步驟302(a)、子步驟302(b)、子步驟302(c)、和子步驟302(d)。在子步驟302(a)中，複數個導線迴路中的每一個被檢查與複數個導線迴路中的其他導線迴路的重疊情況。在子步驟302(b)中，複數個導線迴路中的每一個相對於複數個導線迴路中的其他導線迴路的高度被檢查。在子步驟302(c)中，複數個導線迴路中的每一個相對於複數個導線迴路中的其他導線迴路的側向彎曲情況被檢查。在子步驟302(d)中，複數個導線迴路中的每一個相對於複數個導線迴路中的其他導線迴路的位置被檢查。步驟302可使用電腦（例如，在圖1A中繪示的電腦118、128）執行。這樣的電腦可在導線接合機上（例如，電腦118），或者獨立於導線接合機（例如，電腦128）。步驟302可使用在電腦上運作的演算法來執行。
工件資料可藉由相對於彼此給予子步驟302(a)、子步驟302(b)、子步驟302(c)、和子步驟302(d)中的每一個一優先權而在步驟302中被分析。舉例而言，這樣的優先權可為以絕對的形式、加權的形式等等優先於另一者的一個考慮（例如，與相關的規則）之偏好。
在一具體實施例中，子步驟302(a)之結果可被給予優先於子步驟302(b)、子步驟302(c)、和子步驟302(d)之結果的優先權。同樣地，子步驟302(b)之結果可被給予優先於子步驟302(c)和子步驟302(d)之結果的優先權。同樣地，子步驟302(c)之結果可被給予優先於子步驟302(d)之結果的優先權。
再者，步驟302可包括考慮與複數個導線迴路之產生相關的時間效率的另一步驟。
在步驟304中，至少基於步驟302之結果的產生與工件相關的複數個導線迴路的順序被提供。步驟304可包括確定產生複數個導線迴路的順序，使得包括在複數個導線迴路中的接地導線相較於複數個導線迴路中的其他導線迴路先被產生。再者，所述順序可被確定，使得複數個導線迴路可被產生而不干擾複數個導線迴路中的相鄰的導線迴路。步驟304可使用電腦（例如，圖1A中所繪示的電腦118、128）執行。這樣的電腦可在導線接合機上（例如，電腦118），或者獨立於導線接合機（例如，電腦128）。步驟304可使用在電腦上運作的演算法來執行。步驟304可使用在電腦上運作的演算法來執行。
如所屬領域中具有通常知識者將會理解的，步驟302能包括相對於上面描述有所不同的及／或額外的考慮。
關於確定形成複數個導線迴路的順序，在複數個導線迴路中的每一個中形成導線結合的順序（例如，一導線迴路之第一接合形成在一區位處，然後接著在另一區位處形成所述導線迴路之第二接合）可一併被考慮。如所屬領域中具有通常知識者將理解的，每一個導線迴路可沿著所述導線之長度包括多重接合部分。在一些示例中，單一接合部分可被包括（例如，請參閱美國專利號9,502,371，標題為「METHODS OF FORMING WIRE INTERCONNECT STRUCTURES」）。
儘管已在本文中參考具體實施例繪示和描述了本發明，但並不意圖使本發明限於所示的細節。相反，可以在請求項的範圍及其等同物的範圍內且在不偏離本發明的情況下於細節上作出各種修改。
本申請要求於2022年02月15日提交的美國臨時申請號63/310,200的權益，所述美國臨時申請的內容以引用的方式併入本文中。
100:導線接合機 102:基板 104:接合位址 106:導線 106a:導線迴路 106b:導線迴路 106c:導線迴路 106d:導線迴路 106e:導線迴路 106f:導線迴路 106g:導線迴路 106h:導線迴路 106i:導線迴路 108:接合位址 108a:內部接合位址 108b:外部接合位址 110:晶粒 112:工件 114:彎曲部 116:支撐結構 118:電腦 120:接合頭組件 122:導線接合工具 124:無空氣球 128:電腦 200:步驟 202:步驟 202(a):子步驟 202(b):子步驟 202(c):子步驟 202(d):子步驟 204:步驟 300:步驟 302:步驟 302(a):子步驟 302(b):子步驟 302(c):子步驟 302(d):子步驟 304:步驟
當結合附圖來閱讀時，從以下詳細描述最佳地理解本發明。要強調的是，按照慣例，附圖的各種特徵不是按比例繪製的。相反，為了清楚起見，各種特徵的尺寸被任意地擴大或縮小。附圖中包括以下這些圖： 圖1A是根據本發明各種示例性的實施例，繪示有助於執行所述方法的在形成複數個導線迴路期間的導線接合機的方塊圖的側視圖。 圖1B是根據本發明各種示例性的實施例，繪示有助於解釋所述方法的包括複數個導線迴路的工件的頂部方塊圖的視圖。 圖2是根據本發明一示例性的實施例，繪示確定用於產生與工件相關的複數個導線迴路的順序的方法的流程圖。 圖3是根據本發明另一示例性的實施例，繪示確定用於產生與工件相關的複數個導線迴路的順序的另一方法的流程圖。
200:步驟
202:步驟
202(a):子步驟
202(b):子步驟
202(c):子步驟
202(d):子步驟
204:步驟

Claims (28)

  1. 一種確定用於產生與工件相關的複數個導線迴路的順序的方法，所述方法包含以下步驟：  （a）提供用於該工件的工件資料，該工件資料包括：（i）用於該工件之接合區位的位置資料，以及（ii）用於該複數個導線迴路的導線迴路資料，該複數個導線迴路提供該工件之該等接合區位中的接合區位之間的互連； （b）分析該工件資料，所述分析之步驟包括以下子步驟：（b1）考慮該複數個導線迴路中的導線迴路之間的重疊情況， （b2）考慮該複數個導線迴路中的導線迴路之導線迴路高度，（b3）考慮該複數個導線迴路中的導線迴路之間的側向彎曲情況，以及（b4）考慮用於該複數個導線迴路中的導線迴路之導線迴路位置；以及 （c）至少部分地基於步驟（b）之結果提供產生與該工件相關的該複數個導線迴路之該順序。
  2. 如請求項1之方法，其中，步驟（b）和步驟（c）係使用一電腦執行。
  3. 如請求項2之方法，其中，該電腦在一導線接合機上。
  4. 如請求項2之方法，其中，該電腦獨立於一導線接合機。
  5. 如請求項1之方法，其中，步驟（b）和步驟（c）係使用在一電腦上運作的一演算法來執行。
  6. 如請求項1之方法，其中，該導線迴路資料包括：該複數個導線迴路中的導線迴路之一二維形狀和一三維形狀其中至少之一，以及該複數個導線迴路中的導線迴路相對於彼此的一方位。
  7. 如請求項1之方法，其中，步驟（a）包括將該工件資料匯編成為一電腦可存取的一資料結構。
  8. 如請求項1之方法，其中，步驟（c）包括確定產生該複數個導線迴路之該順序，使得包括在該複數個導線迴路中的接地導線被產生在該複數個導線迴路中的其他導線迴路之產生之前。
  9. 如請求項1之方法，其中，步驟（b）包括藉由相對於彼此給予子步驟（b1）~（b4）中的每一個一優先權以分析該工件資料。
  10. 如請求項9之方法，其中，子步驟（b1）之結果獲得優先於子步驟（b2）~（b4）之結果的優先權。
  11. 如請求項10之方法，其中，子步驟（b2）之結果獲得優先於子步驟（b3）~（b4）之結果的優先權。
  12. 如請求項11之方法，其中，子步驟（b3）之結果獲得優先於子步驟（b4）之結果的優先權。
  13. 如請求項1之方法，其中，步驟（c）包括提供該順序，使得該複數個導線迴路被產生，而沒有該複數個導線迴路中的相鄰導線迴路之干擾。
  14. 如請求項1之方法，其中，所述分析之步驟進一步包括子步驟（b5）：考慮與該複數個導線迴路之產生相關的時間效率。
  15. 一種確定用於產生與工件相關的複數個導線迴路的順序的方法，所述方法包含以下步驟： （a）提供用於該工件的工件資料，該工件資料包括：（i）用於該工件之接合區位的位置資料，以及（ii）用於該複數個導線迴路的導線迴路資料，該複數個導線迴路提供該工件之該等接合區位中的接合區位之間的互連； （b）使用該工件資料分析該複數個導線迴路中的每一個，所述分析之步驟包括以下子步驟：（b1）檢查該複數個導線迴路中的每一個與該複數個導線迴路中的其他導線迴路的重疊情況， （b2）檢查該複數個導線迴路中的每一個相對於該複數個導線迴路中的其他導線迴路的高度，（b3）檢查該複數個導線迴路中的每一個相對於該複數個導線迴路中的其他導線迴路的側向彎曲情況，以及（b4）檢查該複數個導線迴路中的每一個相對於該複數個導線迴路中的其他導線迴路的位置；以及 （c）至少部分地基於步驟（b）之結果提供產生與該工件相關的該複數個導線迴路之該順序。
  16. 如請求項15之方法，其中，步驟（b）和步驟（c）係使用一電腦執行。
  17. 如請求項16之方法，其中，該電腦在一導線接合機上。
  18. 如請求項16之方法，其中，該電腦獨立於一導線接合機。
  19. 如請求項15之方法，其中，步驟（b）和步驟（c）係使用在一電腦上運作的一演算法來執行。
  20. 如請求項15之方法，其中，該導線迴路資料包括：該複數個導線迴路中的導線迴路之一二維形狀和一三維形狀其中至少之一，以及該複數個導線迴路中的導線迴路相對於彼此的一方位。
  21. 如請求項15之方法，其中，步驟（a）包括將該工件資料匯編成為一電腦可存取的一資料結構。
  22. 如請求項15之方法，其中，步驟（c）包括確定產生該複數個導線迴路之該順序，使得包括在該複數個導線迴路中的接地導線被產生在該複數個導線迴路中的其他導線迴路之產生之前。
  23. 如請求項15之方法，其中，步驟（b）包括藉由相對於彼此給予子步驟（b1）~（b4）中的每一個一優先權以分析該工件資料。
  24. 如請求項23之方法，其中，子步驟（b1）之結果獲得優先於子步驟（b2）~（b4）之結果的優先權。
  25. 如請求項24之方法，其中，子步驟（b2）之結果獲得優先於子步驟（b3）~（b4）之結果的優先權。
  26. 如請求項25之方法，其中，子步驟（b3）之結果獲得優先於子步驟（b4）之結果的優先權。
  27. 如請求項15之方法，其中，步驟（c）包括提供該順序，使得該複數個導線迴路被產生，而沒有該複數個導線迴路中的相鄰導線迴路之干擾。
  28. 如請求項15之方法，其中，所述分析之步驟進一步包括子步驟（b5）：考慮與該複數個導線迴路之產生相關的時間效率。
TW112105231A 2022-02-15 2023-02-14 確定用於產生與工件相關的複數個導線迴路的順序的方法 TW202347637A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263310200P 2022-02-15 2022-02-15
US63/310,200 2022-02-15

Publications (1)

Publication Number Publication Date
TW202347637A true TW202347637A (zh) 2023-12-01

Family

ID=87559090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105231A TW202347637A (zh) 2022-02-15 2023-02-14 確定用於產生與工件相關的複數個導線迴路的順序的方法

Country Status (3)

Country Link
US (1) US20230260960A1 (zh)
TW (1) TW202347637A (zh)
WO (1) WO2023158625A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636776B2 (ja) * 1995-02-09 1997-07-30 日本電気株式会社 ワイヤーボンディング方法
JP3637653B2 (ja) * 1995-10-23 2005-04-13 ソニー株式会社 ボンディングワイヤーの配線順序決定装置および配線順序決定方法
JP3413340B2 (ja) * 1997-03-17 2003-06-03 株式会社新川 ワイヤボンディング方法
JP2003031610A (ja) * 2001-07-16 2003-01-31 Nec Corp 半導体装置及びそのワイヤーボンディング方法
KR100548795B1 (ko) * 2004-02-09 2006-02-02 삼성전자주식회사 자동 와이어 본딩 시스템의 본더 뷰어 시스템

Also Published As

Publication number Publication date
US20230260960A1 (en) 2023-08-17
WO2023158625A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
WO2014171160A1 (ja) 半導体装置および半導体装置の製造方法
WO2009108202A1 (en) Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same
KR102434915B1 (ko) 와이어 루프에 대한 와이어 루프 프로파일을 생성하는 방법 및 인접한 와이어 루프 사이의 적절한 클리어런스를 검사하는 방법
TW202347637A (zh) 確定用於產生與工件相關的複數個導線迴路的順序的方法
KR100548795B1 (ko) 자동 와이어 본딩 시스템의 본더 뷰어 시스템
TW202114008A (zh) 引線接合機上的接合引線及接合位置之間的接合檢測方法
PH12017000315A1 (en) Method of forming three-dimensional wire loops and wire loops formed using the method
TW202407940A (zh) 確定用於引線接合應用的引線接合工具的適用性的方法和相關方法
JP3335916B2 (ja) ワイヤボンディングパッドの自動検索装置及び検索方法
JP2008084897A (ja) 半導体パッケージの設計・製造システムおよびプログラム
US20230325578A1 (en) Methods of determining an effect of electronic component placement accuracy on wire loops in a semiconductor package, and related methods
TW202407292A (zh) 確定引線接合機上的引線迴路的高度和高度輪廓的方法
TWI816255B (zh) 打線結構、打線結構形成方法以及電子裝置
CN114299223B (zh) 一种多层打线封装的三维模型识别及构建方法
US6089443A (en) Balancing of x and y axis bonding by 45 degree capillary positioning
JP2524649C (zh)
JPH09115941A (ja) ボンディングワイヤーの配線順序決定装置および配線順序決定方法
JPH09232362A (ja) ボンディングワイヤのボンド座標決定装置
JP2000021925A (ja) ワイヤーボンディング方法及びワイヤーボンディング設備