TW202407940A - 確定用於引線接合應用的引線接合工具的適用性的方法和相關方法 - Google Patents

確定用於引線接合應用的引線接合工具的適用性的方法和相關方法 Download PDF

Info

Publication number
TW202407940A
TW202407940A TW112107581A TW112107581A TW202407940A TW 202407940 A TW202407940 A TW 202407940A TW 112107581 A TW112107581 A TW 112107581A TW 112107581 A TW112107581 A TW 112107581A TW 202407940 A TW202407940 A TW 202407940A
Authority
TW
Taiwan
Prior art keywords
wire bonding
wire
tool
application
bonding tool
Prior art date
Application number
TW112107581A
Other languages
English (en)
Inventor
巴西爾 米爾頓
巍 秦
Original Assignee
美商庫利克和索夫工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商庫利克和索夫工業公司 filed Critical 美商庫利克和索夫工業公司
Publication of TW202407940A publication Critical patent/TW202407940A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/18Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00Details relating to the application field
    • G06F2113/16Cables, cable trees or wire harnesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種確定用於引線接合應用的引線接合工具的適用性的方法,該方法包括以下步驟:(a)提供引線接合工具的規格;(b)使用(i)軟體工具和(ii)步驟(a)中提供的規格,確定引線接合工具對於引線接合應用是否可接受。

Description

確定用於引線接合應用的引線接合工具的適用性的方法和相關方法
本發明是關於一種引線接合操作,特別是關於一種確定引線接合工具是否適合引線接合應用的方法。
在半導體裝置的加工和封裝中,引線接合仍然是在封裝內的兩個位置之間(例如,在半導體晶粒的晶粒銲墊與引線框架的引線之間)提供電性互連的主要方法。更具體地,使用打線機(也稱為引線接合機),在各個位置之間形成引線迴路以達到電性互連。形成引線迴路的主要方法為球型接合和楔型接合。在(a)引線迴路的末端和(b)接合位置(例如,晶粒銲墊、引線等)之間形成接合時,可以使用不同種類的接合能量,包括例如超音波能、熱音波能、熱壓能等。引線接合機(例如,柱形凸起機)也用於從引線的一部分形成導電凸塊。
引線工具(例如,銲針工具、楔型接合工具等)用於引線接合製程中。某些引線接合工具並不適用於所有引線接合應用。因此,期望提供改良的方法來確定引線接合工具是否適合於引線接合應用。
根據本發明一示例性實施例,提供一種確定用於引線接合應用的引線接合工具的適用性的方法。該方法包括以下步驟:(a)提供引線接合工具的規格;(b)使用(i)軟體工具和(ii)步驟(a)中提供的規格,確定引線接合工具對於引線接合應用是否可接受。
本發明的方法也可以以裝置的方式實施(例如,作為引線接合機的智慧的一部分),或可以在電腦可讀取載體上以電腦程式指令的方式實施(例如,電腦可讀取載體中包含與引線接合機連接使用的引線接合程式)。
在引線接合(例如,球型接合)中,引線接合工具(例如,銲針工具)的整體形狀和尺寸是影響引線間距能力以及半導體封裝設計的整體可行性的重要因素。本發明的示例性態樣涉及模擬引線接合工具的規格(例如,形狀、幾何、尺寸等)以確認引線接合工具與引線接合應用中包含的其他結構之間的干擾(例如,相鄰的引線迴路、元件、晶粒以及其他結構)。
隨著半導體封裝(例如,高引腳數封裝、堆疊式晶片封裝、SiP、SMT等)的複雜性不斷增加,本發明的態樣有助於透過在開發周期的早期檢測設計問題和縮短產品上市時間來改進半導體封裝的設計。
本發明的態樣涉及:將引線接合工具的規格應用到引線接合應用的其他細節(例如半導體封裝的其他細節),透過軟體中的模擬檢測引線接合工具與引線接合應用中的其他結構(例如,相鄰的引線迴路、晶粒、晶粒邊緣、其他電子元件等)之間的任何潛在(和/或實際)干擾。舉例來說,在模擬中確定的「實際」干擾可能是引線接合工具與其他結構之間的接觸。舉例來說,在模擬中確定的「潛在」干擾可能是引線接合工具離其他結構太近的情況(例如,引線接合工具和其他結構之間不存在可接受程度的間隙)。透過這樣的製程,某些引線接合工具可以被驗證(例如,被確定為適合)用於引線接合應用,而其他引線接合工具可以被確定為不適合於引線接合應用。此外,本發明的態樣可用於模擬引線接合工具中預期的變異性(例如,引線接合工具的尺寸變化和尺寸的誤差),從而允許設計者彌補如此的變異性。
本發明的某些示例性方法包括確定是否存在以下的至少其中一種:引線接合工具與引線接合應用中包含的其他結構之間的實際干擾;以及引線接合工具與引線接合應用中包含的其他結構之間的潛在干擾。換句話說,該方法可以包括:確定引線接合操作期間,引線接合工具和引線接合應用中包含的其他結構之間是否存在可接受程度的間隙。
這些方法可以包括在以下的至少其中一個的期間確定引線接合工具與引線接合應用中包含的其他結構之間是否存在可接受程度的間隙:(i)引線迴路的第一引線接合的形成;(ii)引線迴路的第二引線接合的形成;以及(iii)在第一引線接合和第二引線接合之間形成引線迴路期間的引線接合工具的軌跡。當然,這些方法也適用於具有兩個以上的接合位置的引線迴路。
在某些實施例中,引線接合工具的規格(例如,與引線接合工具的尺寸相關的資料)可以用軟體工具取得和/或與軟體工具整合,例如,透過型號或類似方式整合。軟體工具可以在引線接合機線上(例如,在引線接合機的電腦上操作)或離線於引線接合機。
本文中使用的用語「半導體元件」意指包括(或配置為在後續步驟中包括)半導體晶片或晶粒的任何結構。示例性半導體元件包括半導體裸晶、基板(例如,引線框架、PCB、載體、半導體晶片、半導體晶圓、BGA基板、半導體元件等)上的半導體晶粒、封裝式半導體裝置、覆晶式半導體裝置、嵌入基板的晶粒、堆疊式半導體晶粒等。此外,半導體元件可以包括配置為接合或以其他方式被包含在半導體封裝中的元件(例如,堆疊式晶片配置中待接合的間隔件、基板等)。
本文中使用的用語「基板」意指半導體元件中可以接合的任何結構。示例性基板包括例如引線框架、PCB、載體、模組、半導體晶片、半導體晶圓、BGA基板、另一半導體元件等。
本文中使用的用語「封裝資料」意指與給定半導體封裝相關的資料。此類封裝資料中包含的資訊的示例可以包括:半導體封裝的二維(和/或三維)引線佈局、半導體元件(例如晶粒)的高度、半導體元件的接合位置(例如,晶粒銲墊位置)、基板的接合位置(例如,引線框架的引線位置)、第一接合位置和第二接合位置之間的相對距離、引線直徑和引線種類。
本文中使用的用語「半導體封裝」意指包括半導體元件的任何工件。雖然本發明主要是針對簡單半導體封裝(例如,基板上的半導體元件,例如引線框架上的半導體晶粒)進行描述,但不限於此。本發明的態樣尤其適用於更複雜的半導體封裝,例如高引腳數封裝、堆疊式晶片封裝、SiP封裝、SMT封裝等。
本文中使用的用語「引線接合應用」意指半導體封裝中的引線接合的細節。因此,引線接合應用包括半導體封裝的細節,其與在半導體封裝中形成的引線迴路相關(例如,引線迴路在半導體封裝中的位置、引線迴路的接合部分的位置、引線迴路之間的間距、形成複數個引線迴路的引線接合程式的細節等)。
圖1A至圖1B和圖2A至圖2B是在國際專利申請公開第WO 2008/005684號案(名稱為「BONDING TOOL WITH IMPROVED FINISH」)中說明和描述的引線接合工具的示例。具體參照圖1A,引線接合工具100包括軸桿部分102和圓錐形部分104。軸桿部分102和圓錐形部分104可以統稱為引線接合工具100的主體部分。如所屬技術領域中具有通常知識者所知,軸桿部分102的末端(即,在圖1A中圖式上方的軸桿部分102的端部)配置為與引線接合機接合的傳感器(例如,超音波傳感器)。圓錐形部分104的末端(即,在圖1A中圖式下方的圓錐形部分104的端部)配置為在接合位置(例如,半導體晶粒的晶粒銲墊、引線框架的引線/基板等)形成引線接合。圖1B是圓錐形部分104的末端的詳細視圖。更具體地,圖1B顯示引線接合工具100的尖端部分100a。尖端部分100a界定孔洞100b、內倒角100c、面部分100d、以及其他特徵。
圖2A是另一引線接合工具200的側剖面圖。引線接合工具200包括軸桿部分202和圓錐形部分204(統稱為主體部分)。圖2B是圓錐形部分204的末端的詳細視圖。更具體地,圖2B顯示引線接合工具200的尖端部分200a。尖端部分200a界定孔洞200b、內倒角200c、面部分200d、以及其他特徵。
圖3A至圖3B是顯示半導體封裝106。圖3A是半導體封裝106的側視圖,而圖3B是半導體封裝106的俯視圖。半導體封裝106包括半導體元件108(例如,半導體晶粒)和基板110(例如,引線框架)。引線迴路114a、114b和114c各自包括:(i)已接合到半導體元件108上的接合位置108a(例如,晶粒銲墊)的第一引線接合;(ii)已接合到基板110上的接合位置110a(例如,引線)的第二引線接合;以及(iii)在第一引線和第二引線之間延伸的一部分引線。
所屬技術領域中具有通常知識者將理解的是,在形成半導體封裝106的引線迴路114a、114b和114c時,引線接合工具(例如,圖4A至圖4D的引線接合工具)的規格與確保引線接合工具和引線接合應用的其他結構之間的適當間隙相關。同樣地,在引線接合應用中,引線接合工具的規格與在半導體封裝中形成複數個引線迴路的順序的設計相關(也確保引線接合工具與半導體封裝的其他結構之間的適當間隙)。
現在參照圖4A至圖4D,顯示一種確定用於引線接合應用的引線接合工具的適用性的方法。更具體地,圖4A至圖4D中的每一圖顯示與半導體封裝(即,圖3A至圖3B的半導體封裝106)的一部分相關的引線接合工具的尖端部分的模擬,以例如確定引線接合工具與引線接合應用中包含的其他結構之間是否存在足夠的間隙(例如,其中引線接合應用是處於引線接合時的狀態下的半導體封裝)。也就是說,雖然圖4A至圖4D實際顯示出與引線接合製程相關的引線接合工具的尖端部分(例如,尖端部分100a1、100a2、100a3和100a4),但這些圖式顯示了使用引線接合工具的規格和半導體封裝的封裝資料所完成的(例如,在軟體中)模擬的一部分,以了解引線接合工具是否適用於引線接合應用。
雖然圖4A至圖4D顯示用於檢查與半導體封裝106中一個位置相關的足夠間隙的模擬,但可以理解的是,實際上確定引線接合工具對於特定引線接合應用的適用性通常涉及確認在半導體封裝106中的多個(或許很多個)位置。
具體參照圖4A,顯示引線接合工具的尖端部分100a1的模擬。引線迴路114a、114b和114c已經在半導體元件108和基板110之間形成(例如,已模擬在半導體封裝中各自相應的位置)。引線接合工具的尖端部分100a1配置為在半導體元件108和基板110之間接合引線114d’。圖4A是顯示尖端部分100a1準備形成另一引線迴路(例如,參照圖3B中虛線所示的引線迴路114d)。在這個模擬中,可以確定引線接合工具(包括尖端部分100a1)干擾(或將會干擾)現存的引線迴路114c。因此,尖端部分100a1不適用於半導體封裝106的引線接合應用,至少因為尖端部分100a1與引線迴路114c沒有足夠的間隙。
同樣地,圖4B是顯示準備形成引線迴路114d(見圖3B)的尖端部分100a2。在這個模擬中,可以確定引線接合工具(包括尖端部分100a2)干擾(或將會干擾)現存的引線迴路114c。因此,尖端部分100a2不適用於半導體封裝106的引線接合應用,至少因為尖端部分100a2與引線迴路114c沒有足夠的間隙。
然而,在圖4C中,由於尖端部分100a3與現存的引線迴路114c之間沒有干擾,因此可以確定引線接合工具(包括尖端部分100a3)適用於半導體封裝106的引線接合應用。同樣地,在圖4D中,由於尖端部分100a4與引線迴路114c之間沒有干擾,可以確定引線接合工具(包括尖端部分100a4)適用於半導體封裝106的引線接合應用。以類似於圖4A至圖4D中所示的驗證過程的方式,可以驗證引線接合工具(包括尖端部分100a3/100a4)和半導體封裝106中的其他結構之間的間隙。
圖5是顯示確定用於引線接合應用的引線接合工具的適用性的方法的流程圖。如所屬技術領域中具有通常知識者所理解,流程圖中包含的某些步驟可以省略;可以增加某些額外的步驟;並且步驟的順序可以與所示的順序不同,這些全部都落入本發明的範圍內。
在步驟502中,提供引線接合工具的規格(例如,包括與引線接合工具的尺寸相關的資料)。在可選的步驟504中,提供引線接合應用的封裝資料。例如,所提供的封裝資料可以包括以下的至少其中一種:(i)與引線接合應用相關的CAD資料;和/或(ii)使用引線接合機的線上教學參考系統導出的封裝資料。所提供的封裝資料的細節可以包括以下的至少其中一種:半導體封裝的二維(和/或三維)引線佈局、半導體元件的高度、半導體元件的晶粒銲墊位置、引線框架的引線位置、第一接合位置和第二接合位置之間的相對距離、引線直徑、引線種類等。
在步驟506中,使用(i)軟體工具和(ii)步驟502中提供的規格(以及如果需要的封裝資料)以確定引線接合工具對於引線接合應用是否可接受。例如,圖4A至圖4D是顯示關於四種不同的引線接合工具對於引線接合應用(包括半導體封裝106)是否可接受的判斷。
例如,可以對複數個引線接合工具重複進行步驟502和506(和步驟504),例如直到確定用於引線接合應用的可接受的引線接合工具。在圖3A至圖3B所示的引線接合應用中,圖4A至圖4D中檢查了四種不同的引線接合工具,並確定發現了兩種不同的「可接受的」引線接合工具(即,圖4C和圖4D中所示的引線接合工具)。
在可選的步驟508中,調整引線接合應用的態樣,以解決在引線接合操作期間對引線接合工具的潛在干擾。引線接合應用態樣的示例性調整包括:(i)在引線接合程式中調整引線接合位置;(ii)調整引線接合應用中形成引線迴路的軌跡;(iii)調整引線接合應用中引線迴路的形狀;(iv)調整引線接合應用中形成複數個引線迴路的順序;以及(v)在引線接合應用中形成至少一個引線接合的期間調整至少一個接合參數。
儘管本發明在本文中參照特定實施例進行說明和描述,但本發明並不旨在限於所示的細節。相反地,在不脫離本發明的情況下,可以在申請專利範圍和均等的範圍內對細節進行各種修改。
本申請案主張於2022年4月6日所提交之美國臨時申請案第63/327,855號之優先權,其全文內容透過引用作為參考文件併入本文中。
100:引線接合工具 100a:尖端部分 100a1:尖端部分 100a2:尖端部分 100a3:尖端部分 100a4:尖端部分 100b:孔洞 100c:內倒角 100d:面部分 102:軸桿部分 104:圓錐形部分 106:半導體封裝 108:半導體元件 108a:接合位置 110:基板 110a:接合位置 114a:引線迴路 114b:引線迴路 114c:引線迴路 114d:引線迴路 114d':引線 200:引線接合工具 200a:尖端部分 200b:孔洞 200c:內倒角 200d:面部分 202:軸桿部分 204:圓錐形部分 502:步驟 504:步驟 506:步驟 508:步驟
當結合所附圖式閱讀時,本發明藉由下列詳細描述可以被更佳地理解。需要強調的是,根據一般慣例,所附圖式的各種特徵並未按照比例繪製。反之,為清楚起見,各種特徵的尺寸經過任意地擴大或縮小。圖式中包括下列圖式: 圖1A至圖1B是顯示習知的引線接合工具的側剖面圖; 圖2A至圖2B是顯示另一習知的引線接合工具的側剖面圖; 圖3A至圖3B是顯示半導體封裝的側視方塊圖和俯視方塊圖,用於解釋本發明的各種示例性實施例; 圖4A至圖4D是顯示根據本發明各種示例性實施例的與引線接合應用相關的引線接合工具的模擬的各種方塊圖;以及 圖5是顯示根據本發明一示例性實施例的確定用於引線接合應用的引線接合工具的適用性的方法的流程圖。
502:步驟
504:步驟
506:步驟
508:步驟

Claims (20)

  1. 一種確定用於引線接合應用的引線接合工具的適用性的方法,該方法包括以下步驟: (a)提供一引線接合工具的規格;以及 (b)使用(i)一軟體工具和(ii)步驟(a)中提供的所述規格,確定該引線接合工具對於該引線接合應用是否可接受。
  2. 如請求項1所述之方法,其中,在步驟(a)中提供的所述規格包括與該引線接合工具的尺寸相關的資料。
  3. 如請求項1所述之方法,其中,步驟(b)包括在一引線接合機上使用該軟體工具來確定該引線接合工具對於該引線接合應用是否可接受。
  4. 如請求項1所述之方法,其中,步驟(b)包括在離線於一引線接合機的一電腦上使用該軟體工具來確定該引線接合工具對於該引線接合應用是否可接受。
  5. 如請求項1所述之方法,其中,步驟(b)包括確定是否存在以下的至少其中一種:該引線接合工具與該引線接合應用中包含的其他結構之間的實際干擾;以及該引線接合工具與該引線接合應用中包含的其他結構之間的潛在干擾。
  6. 如請求項1所述之方法,其中,步驟(b)包括在引線接合操作期間,確定該引線接合工具和該引線接合應用中包含的其他結構之間是否存在可接受程度的間隙。
  7. 如請求項6所述之方法,其中,所述其他結構包括相鄰的引線迴路和其他電子元件的至少其中一種。
  8. 如請求項1所述之方法,其中,步驟(b)包括在以下的至少其中一個的期間確定該引線接合工具與該引線接合應用中包含的其他結構之間是否存在可接受程度的間隙:(b1)一引線迴路的一第一引線接合的形成;(b2)該引線迴路的一第二引線接合的形成;以及(b3)在該第一引線接合和該第二引線接合之間形成該引線迴路期間該引線接合工具的軌跡。
  9. 如請求項1所述之方法,其中,對複數個引線接合工具重複進行步驟(a)和步驟(b)。
  10. 如請求項1所述之方法,其中,對複數個引線接合工具重複進行步驟(a)和步驟(b),直到確定用於該引線接合應用的可接受的引線接合工具為止。
  11. 如請求項1所述之方法,進一步包括調整該引線接合應用的態樣,以解決在引線接合操作期間對該引線接合工具的潛在干擾的步驟。
  12. 如請求項11所述之方法,其中,該調整的步驟包括調整一引線接合程式中的引線接合位置。
  13. 如請求項11所述之方法,其中,該調整的步驟包括調整該引線接合應用中形成引線迴路的軌跡。
  14. 如請求項11所述之方法,其中,該調整的步驟包括調整該引線接合應用中引線迴路的形狀。
  15. 如請求項11所述之方法,其中,該調整的步驟包括調整該引線接合應用中形成複數個引線迴路的順序。
  16. 如請求項11所述之方法,其中,該調整的步驟包括在該引線接合應用中,在至少一個引線接合的形成期間調整至少一接合參數。
  17. 如請求項1所述之方法,進一步包括為該引線接合應用提供封裝資料的步驟,並且其中,步驟(b)包括使用該軟體工具、步驟(a)中提供的所述規格以及該封裝資料,確定該引線接合工具對於該引線接合應用是否可接受。
  18. 如請求項17所述之方法,其中,所提供的該封裝資料包括以下的至少其中一種:(i)與該引線接合應用相關的CAD資料;和(ii)使用一引線接合機的線上教學參考系統導出的封裝資料。
  19. 如請求項17所述之方法,其中,所提供的該封裝資料包括以下的至少其中一種:一半導體封裝的二維引線佈局、該半導體封裝的三維引線佈局、一半導體元件的高度、該半導體元件的接合位置、一基板的接合位置、第一接合位置和一第二接合位置之間的相對距離、一引線直徑、以及一引線種類。
  20. 如請求項1所述之方法,其中,在步驟(a)中提供的所述規格與該軟體工具整合。
TW112107581A 2022-04-06 2023-03-02 確定用於引線接合應用的引線接合工具的適用性的方法和相關方法 TW202407940A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263327855P 2022-04-06 2022-04-06
US63/327,855 2022-04-06

Publications (1)

Publication Number Publication Date
TW202407940A true TW202407940A (zh) 2024-02-16

Family

ID=88239413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107581A TW202407940A (zh) 2022-04-06 2023-03-02 確定用於引線接合應用的引線接合工具的適用性的方法和相關方法

Country Status (3)

Country Link
US (1) US20230325552A1 (zh)
TW (1) TW202407940A (zh)
WO (1) WO2023196063A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085699B2 (en) * 2003-12-23 2006-08-01 Texas Instruments Incorporated Wire bonding simulation
KR101795458B1 (ko) * 2009-05-19 2017-12-01 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 루프 형성 공정에서의 루프 변수들과 루프 궤도를 최적화하는 시스템 및 방법
KR102127892B1 (ko) * 2013-06-03 2020-06-29 삼성전자주식회사 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치
US10325878B2 (en) * 2016-06-30 2019-06-18 Kulicke And Soffa Industries, Inc. Methods for generating wire loop profiles for wire loops, and methods for checking for adequate clearance between adjacent wire loops
CN113111570A (zh) * 2021-03-09 2021-07-13 武汉大学 一种基于机器学习的引线键合质量预测控制方法

Also Published As

Publication number Publication date
WO2023196063A1 (en) 2023-10-12
US20230325552A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
JP4567689B2 (ja) 半導体装置の設計支援装置
TWI826479B (zh) 接合導線與導線接合機上的接合位置之間的接合的檢測方法
TWI308282B (en) Method for designing chip package by re-using existing mask designs
CN106684066A (zh) 一种封装芯片及基于封装芯片的信号传输方法
TWI712094B (zh) 用於引線接合的接合機上的自動懸伸晶粒優化工具及相關方法
TW202407940A (zh) 確定用於引線接合應用的引線接合工具的適用性的方法和相關方法
US11289448B2 (en) Methods for generating wire loop profiles for wire loops, and methods for checking for adequate clearance between adjacent wire loops
CN109643706A (zh) 嵌入式管芯的互连
TW201909363A (zh) 具有堆疊式積體電路晶片之記憶體製作方法
US7631795B2 (en) System and method for automated wire bonding
TW202401590A (zh) 確定電子元件放置準確度對半導體封裝中的引線迴路的影響的方法和相關方法
Huang et al. The bonding forming simulation and reliability research of the flip-chip stacked gold stud bump
US20230335532A1 (en) Methods of determining a height, and a height profile, of a wire loop on a wire bonding machine
TW202347637A (zh) 確定用於產生與工件相關的複數個導線迴路的順序的方法
TWI613780B (zh) 半導體結構及其製作方法
KR102708730B1 (ko) 브리지 다이를 포함한 반도체 패키지
Pei-Siang et al. Challenges and approaches of TSV thin die stacking on organic substrate
US7020858B1 (en) Method and apparatus for producing a packaged integrated circuit
JP2001203293A (ja) 半導体装置の製造方法
Ren et al. Integrated Process-Mechanical Stress Analysis of 2.5 D/3D ICs with Two Types of Interconnections in Advanced Packaging
Psota et al. Optimization of wire loop formation in wirebonding process using computer simulation
TW202114008A (zh) 引線接合機上的接合引線及接合位置之間的接合檢測方法
US8937010B2 (en) Information encoding using wirebonds
JP2005150188A (ja) 半導体装置の製造方法
Psota et al. The Use of Computer Simulation in the Electronic Packaging Process