JP3335916B2 - ワイヤボンディングパッドの自動検索装置及び検索方法 - Google Patents

ワイヤボンディングパッドの自動検索装置及び検索方法

Info

Publication number
JP3335916B2
JP3335916B2 JP19290598A JP19290598A JP3335916B2 JP 3335916 B2 JP3335916 B2 JP 3335916B2 JP 19290598 A JP19290598 A JP 19290598A JP 19290598 A JP19290598 A JP 19290598A JP 3335916 B2 JP3335916 B2 JP 3335916B2
Authority
JP
Japan
Prior art keywords
straight line
inner lead
bonding
data
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19290598A
Other languages
English (en)
Other versions
JP2000031197A (ja
Inventor
寿子 杉本
Original Assignee
エヌイーシーマイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌイーシーマイクロシステム株式会社 filed Critical エヌイーシーマイクロシステム株式会社
Priority to JP19290598A priority Critical patent/JP3335916B2/ja
Publication of JP2000031197A publication Critical patent/JP2000031197A/ja
Application granted granted Critical
Publication of JP3335916B2 publication Critical patent/JP3335916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ワイヤボンディン
グパッドの自動検索装置及び検索方法に関し、特に、リ
ードフレームのインナーリードとチップ上のボンディン
グパッドとをワイヤボンディング法で接続する構造の半
導体装置を設計するに当たり、インナリードを決めたと
きこれに最適状態で接続可能なボンディングパッドを、
自動的に検索する装置及びその自動検索装置を用いた検
索方法に関する。
【０００２】
【従来の技術】近年、ロジック機能やメモリ機能或いは
マクロ等の異なる機能の回路を同一チップ上に搭載する
技術の進展により、ＬＳＩに多様な機能を持たせること
が可能となり、ＬＳＩは非常に多くの応用分野で利用さ
れるようになってきている。このような状況にあって、
ＬＳＩの設計、製造は必然的に、従来の少品種、大量生
産のみならず多品種、少量生産にも対応できるものであ
ることが要求される。すなわち、設計、製造から検査も
含めたＴＡＴ（ターン・アラウンド・タイム）の短縮、
製造コストの圧縮が重要になってきている。
【０００３】例えば、ゲートアレイのように、チップ内
に品種設計とは関わりなく素子を規則的に並べたウエー
ハを予め製造しておき、品種設計時には配線の布線設計
のみを行なうことにより、設計期間、製造期間を短縮す
る技術がある。一方、パッケージ内でのチップと外部接
続用端子との間の接続に関して、金属製リードフレーム
を用い、そのリードフレームのインナーリードとチップ
上の接続用電極（ボンディングパッド）とをワイヤボン
ディング法で接続する構造のＬＳＩについて言えば、従
来、品種毎にチップのパッド配置に合せた専用のリード
フレームを設計していたところ、この方法では、チップ
上のパッドとリードフレームのインナーリードとを、ボ
ンディングワイヤの長さや伸長方向などが最適となるよ
うに接続できはするものの、多品種、少量生産のＬＳＩ
にあっては量産効果によるコスト削減が小さく、製造コ
ストの削減は困難である。このようなことから、チップ
の外形或いはパッド配置に関わりなく使用可能な、つま
り複数の品種に共通して使用可能な汎用のリードフレー
ムが用いられるようになってきている。
【０００４】そのような、汎用のリードフレームを用い
たＬＳＩにあっては、製造に先立つ設計の段階で、リー
ドフレームのインナーリードとチップ上のパッドとを最
適なワイヤボンディングが行われるであろうように組み
合わせるための、最適組合せの検索と、検索結果の組合
せが、製造段階で現実にワイヤボンディングが行われた
ときワイヤの接続状態が実際に最適になるようなもので
あるかどうかの検証とが、予め必要になる。
【０００５】ところで、上述したリードフレーム側のイ
ンナーリードとチップ側のボンディングパッドとの最適
組合せ検索は、基本的には、例えばＥＷＳ（エンジニア
リング・ワーク・ステーション）のディスプレイ上に、
リードフレームの特にインナーリードとチップの特にパ
ッドそれぞれの形状、レイアウトを同時に表示させてお
いて、マウスなどの入力装置でディスプレイ上のポイン
タを移動させることにより、或る一つのインナーリード
（又は、ボンディングパッド）を選択し、これに最適に
接続するであろうと予測される或る一つのボンディング
パッド（同、インナーリード）を同様にポインタで選択
することを、検索が必要な全インナーリード（同、ボン
ディングパッド）に順次繰り返し実行することによっ
て、行われる。その場合、上記一連の作業は、従来、人
間が行なうのが一般的であった。つまり、インナーリー
ドとパッドとの組合せが最適であるかどうかの検索段階
での判断は、人間が行なうのである。
【０００６】その結果、設計者は、所定の判断基準（設
計基準）に従って、最適であろう組合せを決めはするも
のの、経験や熟練度によって、検索した組合せが必ずし
も最適組合せではない場合が、当然、起り得る。このよ
うな場合は、次に行われる検証で「不適切組合せ」と判
定されて検索をやり直すことになり、設計コストが増加
し、ＴＡＴが長期化してしまう。或いは、製造工程で実
際ボンディングが行われたとしても、剥がれ、断線、短
絡などの障害が生じ易いので、良品率の低下、延いては
製造コストの上昇を招来するのみならず、インナーリー
ドとボンディングパッドとの接続は信頼性の低いものに
しかならない。このような、人間が設計することに伴う
問題は、ＬＳＩが大規模化して、ボンディングパッド数
が増加しリードフレームの形状が複雑になればなるほ
ど、生じ易い。従って、インナーリードとボンディング
パッドとの最適組合せ検索を自動的に行なう装置が強く
要求される。
【０００７】そのような要求に対し、特開平８−１５３
７４５号公報に、チップ側のボンディングパッドを決め
たとき、これに最適組合せとなるインナーリードを自動
的に検索する方法が開示されている。上記公報記載の検
索方法では、先ず、チップ上の複数のボンディングパッ
ドから、一つのパッドを選択する。
【０００８】次いで、ボンディング範囲設定部が規格情
報記憶部から、ワイヤの性質などによって決まる接続可
能な最小限の距離情報Ｌ１を呼び出し、そのワイヤ情報
Ｌ１により、選択したパッドの中心点を中心として半径
ｒ１（＝Ｌ１）の円を描く。そして、同様に規格情報記
憶部から、接続可能な角度範囲に関する情報θを呼び出
し、ボンディング可能な範囲Ａを設定する。
【０００９】次に、パッドとインナーリードとを接続す
るのに必要な最小限の接続距離（ワイヤ長最小値
Ｌmin ）に関する情報に基づいて、パッドの中心点を中
心として半径ｒmin （＝Ｌmin ）の円を描く。更に、パ
ッドとインナーリードとを接続するための最大限の接続
距離（ワイヤ長最大値Ｌmax ）に関する情報に基づき、
パッドの中心点から半径ｒmax （＝Ｌmax ）の円を描
く。
【００１０】これら半径ｒmax の円及び半径ｒmin の円
と範囲Ａとから、それらに囲まれた幅Ｌａのボンディン
グ可能な範囲Ｂが抽出される。ボンディング範囲Ｂ内に
複数のインナーリードがあるときは、予め定めた条件に
合う方のインナーリードを選択する。そして、選択した
インナーリードに対し、インナーリードの端部にボンデ
ィングされないように制限する情報（端部距離情報Ｌ
２）に基づき、インナーリードの端部から内側に幅Ｌｂ
（＝Ｌ２）で制限線を描き、ボンディング範囲Ｃを設定
する。
【００１１】最後に、ボンディング範囲Ｃの中から最適
なボンディング点を設定するための情報（ボンディング
点設定情報Ｌ３）に基づいて、ボンディング範囲Ｃ内で
両側の制限線の中間点を求め、その中間点をインナーリ
ードのボンディング点として決定する。
【００１２】このように、上記公報記載のボンディング
パッドとインナーリードとの最適組合せ検索方法によれ
ば、チップ側のパッドを決めたとき、これに最適な組合
せとなるインナーリードのボンディング可能領域が、予
め設定したＬ１，Ｌ２，Ｌ３，Ｌmin ，Ｌmax などの規
格情報に基づいて徐々に絞られ、インナーリードの最適
ボンディング点が自動的に設定される。
【００１３】
【発明が解決しようとする課題】上述したように、特開
平８−１５３７４５号公報に開示されたボンディングパ
ッドとインナーリードとの最適組合せ検索方法に依れ
ば、チップ側のボンディングパッドを決めると、これに
最適にワイヤボンディング接続できるインナーリードを
自動的に検索できる。この自動検索方法は、外部と接続
させるべきチップ側のボンディングパッドが予め決まっ
ているとき、すなわち、チップ側のどのパッドにどんな
電圧やどのような信号が入力され、どのパッドからどん
な信号が出力されるかが予め決まっていて、外部接続用
端子の配置は各パッドの機能に合せて任意に決めること
ができるときに、有効である。しかし、一方で、外部接
続用端子のピン配置、換言すれば各インナーリード毎の
機能が予め決められていて、どのインナーリードにどん
な電圧や信号が入力され、どのインナーリードからどん
な信号が出力されるべきかが予め決められているとき
は、上記公報記載の検索方法は適用できない。
【００１４】従って、本発明は、リードフレーム側のイ
ンナーリードとチップ側のパッドとをワイヤボンディン
グで接続する構造のＬＳＩを設計するに際して、インナ
ーリードとパッドとの最適組合せを自動的に検索するた
めの装置及び方法であって、予めインナーリードを決め
たとき、これに最適状態でワイヤボンディングされるチ
ップ側のパッドを、インナーリードの側から、自動的に
検索する装置及び方法を提供することを目的とするもの
である。
【００１５】
【課題を解決するための手段】本発明のワイヤボンディ
ングパッドの自動検索装置は、チップの一辺と交差する
方向に延びるインナーリードの中心線を算出する手段
と、チップ上にあって前記チップの一辺に平行に並ぶ複
数の接続用電極の内から、インナーリードのボンディン
グ点と接続用電極のボンディング点とを結ぶ直線が前記
インナーリードの中心線となす角が最小である接続用電
極を検索する手段とを少なくとも備えることを特徴とす
る。
【００１６】本発明のワイヤボンディングパッドの検索
方法では、上記のワイヤボンディングパッドの自動検索
装置を用い、一のインナーリードを指定してその指定し
たインナーリードの中心線を算出し、チップ上にあって
チップの一辺に平行に並ぶ複数の接続用電極のうちか
ら、前記指定したインナーリードのボンディング点と接
続用電極のボンディング点とを結ぶ直線が前記指定した
インナーリードの中心線となす角が最小である接続用電
極を検索することを各各のインナーリードについて実行
することにより、各各のインナーリード毎にワイヤボン
ディングで接続すべき一の接続用電極を、インナーリー
ド側から、検索する。
【００１７】また、本発明のワイヤボンディングパッド
の自動検索装置は、チップの外部にあって前記チップの
Ｘ軸に平行な一辺に沿って並ぶ複数のインナーリードそ
れぞれのボンディング座標のデータと、各各のインナー
リードのチップ側先端の二つの頂点の座標データと、チ
ップサイズのデータとを読み込むデータ入力手段と、一
のインナーリードについて、前記データ入力手段から送
出されるチップ側先端の二つの頂点の座標を用いてイン
ナーリード先端の中心の座標を算出し、インナーリード
のボンディング点とインナーリードのチップ側先端の中
心とを通る直線を算出するリード直線算出手段と、チッ
プ上の前記リード直線算出手段が算出した直線上に位置
する点の座標を最適な接続用電極のボンディング座標の
候補として算出するパッド検索手段とを少なくとも備え
ることを特徴とする。
【００１８】そして、本発明のワイヤボンディングパッ
ドの検索方法では、上記のワイヤボンディングパッドの
自動検索装置を用いて、前記データ入力手段に、チップ
のＸ軸に平行な一辺に沿って並ぶ複数のインナーリード
それぞれのボンディング座標のデータと、各各のインナ
ーリードのチップ側先端の二つの頂点の座標データと、
チップサイズのデータとを入力する第１の過程と、一の
インナーリードについて、前記チップ側先端の二つの頂
点の座標を用いてインナーリード先端の中心の座標を算
出し、インナーリードのボンディング点とインナーリー
ドのチップ側先端の中心とを通る直線を算出する第２の
過程と、チップ上の前記リード直線算出部が算出した直
線上に位置する点の座標を最適接続用電極のボンディン
グ座標の候補として算出する第３の過程とに基づき、前
記第２の過程から第３の過程までをインナーリード毎に
繰り返し実行することにより、インナーリードにワイヤ
ボンディングで接続すべき最適な接続用電極の位置を、
インナーリード側から、検索する。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１を参照すると、本発
明の第１の実施の形態の自動検索装置の構成及び、その
検索装置を用いた最適パッドの自動検索の処理フローが
示されている。本実施の形態は、図２に示すような、予
めボンディングパッドがチップの辺に沿って単列に配置
されているチップを対象にして、インナーリードが決ま
ったとき、これに最適状態（インナーリードの伸長方向
とボンディングワイヤの伸長方向とのずれが最小である
状態）でワイヤボンディング接続できるパッド（最適パ
ッド）を検索する例を示すものである。
【００２０】図１を参照して、本実施の形態の自動検索
装置は、大きく次の二つの部分からなる。すなわち、デ
ータ入力部１とボンディングパッド検索部２Ａである。
データ入力部１は、インナーリードやチップ或いはパッ
ドの位置や寸法に関する各種データを、ファイル等から
読み込む。一方、ボンディングパッド検索部２Ａは、更
に、パッド直線算出部２１と、リード直線算出部２２
と、交点算出部２３と、角度算出部２４と、パッド選択
部２５と、パッド接続部２６とからなり、上記データ入
力部１に入力されたデータに基づいて、インナーリード
に接続すべき最適パッドを選択するための各種のデータ
を算出し、インナーリードと最適パッドとの組合せをデ
ィスプレイなどの出力装置に送出する。
【００２１】以下に、本実施の形態による最適パッドの
検索フローについて、説明する。なお、以下に述べる最
適パッドの検索においては、チップ３（図２参照）の辺
に沿って配列された複数のパッド４Ａ（同）を、チップ
を反時計周りに順に検索して行くものとする。又、或る
インナーリードに対して複数のパッドが選択候補として
検索されたときは、向心ボンディング（インナーリード
のボンディング点とチップの中心とを結ぶ、仮想的なボ
ンディング）に近い方のパッドを優先的に最適パッドと
するものとする。
【００２２】検索フローを示す図１、チップ上のパッド
のレイアウトを示す図２及び図２の一部を拡大して示す
図３を参照して、データ入力部１は、チップ３の辺に沿
って単列、等間隔に並ぶ複数のパッド４Ａの各ボンディ
ング点の座標（以後、ボンディング座標と記す）ＰＺ
と、インナーリード５のボンディング座標ＬＺと、イン
ナーリードのチップ側先端の二つの頂点の座標ＬＳと、
チップサイズＣのデータとを読み込み、各データをボン
ディングパッド検索部２Ａへ送出する（ステップＳ
１）。ここで、パッドのボンディング点はパッドの中心
とし、インナーリードのボンディング点は、予め定めら
れているインナーリードのボンディング指定領域におけ
る幅方向の中心とする。
【００２３】ボンディングパッド検索部２Ａでは、先ず
パッド直線算出部２１が、各パッドのボンディング座標
ＰＺを用いて、チップの同一辺（この例の場合は、チッ
プの紙面下側の辺）に沿って並ぶ全パッドのボンディン
グ点を通る直線Ｌ１を算出する（ステップＳ２）。
【００２４】リード直線算出部２２は、指定された或る
インナーリードについて、そのチップ側先端の二つの頂
点の座標ＬＳを用いて、インナーリード先端の中心の座
標ＬＭを算出する。更に、インナーリードのボンディン
グ点とインナーリードのチップ側先端の中心とを通る直
線Ｌ２を算出する。このステップＳ３で算出した直線Ｌ
２のデータとステップＳ２で算出した直線Ｌ１のデータ
とが、交点算出部２３へ送出される（ステップＳ３）。
尚、上記直線Ｌ２をインナーリードの中心線と呼ぶこと
とする。
【００２５】交点算出部２３は、ステップＳ２でパッド
直線算出部２１が算出した直線Ｌ１と、ステップＳ３で
リード直線算出部２２が算出した直線Ｌ２とを用いて、
それら二つの直線Ｌ１，Ｌ２の交点Ｐ１の座標を算出
し、その交点Ｐ１の座標データを角度算出部２４へ供給
する（ステップＳ４）。
【００２６】角度算出部２４は、インナーリードのボン
ディング座標ＬＺと、パッドのボンディング座標ＰＺ
と、ステップＳ３で算出された直線Ｌ２と、ステップＳ
４で算出された交点Ｐ１の座標のデータから、交点Ｐ１
を挟んで位置する２つのパッドを検索する。そして、そ
れら２つのパッドについて、パッドのボンディング点と
インナーリードのボンディング点とを結ぶ直線が直線Ｌ
２となす角度を算出する（ステップＳ５）。
【００２７】パッド選択部２５は、ステップＳ５で検索
した２つのパッドのうちから、角度算出部２４が算出し
た角度が小さい方のパッドを検索し、その角度が小さい
方のパッドのボンディング座標のデータＰＢをパッド接
続部２５へ供給する（ステップＳ６）。上記小角度のパ
ッドの検索に際して、インナーリードの伸長方向となす
角度が同一となるパッドが複数あるときは、前述した向
心ボンディングにより近い方のパッドを最適パッドとす
る。インナーリードとのなす角度が同一で、向心ボンデ
ィングについても同一のパッドがあるときは、先に検索
した方（この例では、紙面左側のパッド）のパッドを最
適パッドとする。
【００２８】パッド接続部２６は、ステップＳ６でパッ
ド選択部２５が検索したパッドのボンディング点（座標
ＰＢ）とインナーリードのボンディング点（座標ＬＺ）
とを結ぶボンディングワイヤを、ディスプレイやプリン
タなどの出力装置に送出する（ステップＳ７）。
【００２９】上記のステップＳ３〜ステップＳ７を、他
のインナーリードについて、繰り返し実行する。
【００３０】本実施の形態によれば、インナーリードの
側から、そのインナーリードの伸長方向とボンディング
ワイヤの伸長方向とのなす角が最も小さいパッドを、イ
ンナーリードの側から、自動的に検索ができる。従っ
て、例えばゲートアレイなどのようにパッドが等間隔で
配置されているＬＳＩで、インナーリードの数よりチッ
プ側のパッド数の方が多く、ボンディングをしない所謂
空きパッドがあるようなものの場合でも、インナーリー
ドに対する最適パッドを自動で検索できる。この場合
は、各インナーリードに対して最適パッドとして選択さ
れたパッド以外の、残されたパッドを空きパッドとする
ようにチップ側の配線布設設計を行なえば良い。
【００３１】次に、本発明の第２の実施の形態につい
て、説明する。本実施の形態は、チップ側のパッドが複
数列、列内等間隔にレイアウトされたＬＳＩに本発明を
適用した例を示すものである。図４に、本実施の形態に
用いるチップのパッドのレイアウト図を示す。本実施の
形態においても、図１に示す検索装置及び検索フローに
従って、インナーリードに対する最適パッドの検索を実
行する。
【００３２】図１及び図４を参照して、データ入力部１
が、各パッドのボンディング座標ＰＺと、インナーリー
ドのボンディング座標ＬＺと、インナーリードのチップ
側先端の二つの頂点の座標ＬＳと、チップサイズＣのデ
ータとを読み込む（ステップＳ１）。
【００３３】パッド直線算出部２１は、各パッドのボン
ディング座標を用い、同一のチップ辺に沿って３列に並
ぶパッドに対し、ｙ座標を同一にするパッドどうしをグ
ループとして、それぞれのグループ毎に、グループに含
まれる各パッドのボンディング点を通りチップの辺に平
行な直線を算出する。算出された３本の直線をそれぞ
れ、直線Ｌ１１、Ｌ１２、Ｌ１３とする（ステップＳ
２）。
【００３４】リード直線算出部２２は、インナーリード
のチップ側先端の二つの頂点の座標ＬＳを用いて、イン
ナーリード先端の中心の座標ＬＭを算出する。更に、イ
ンナーリードのボンディング点（座標ＬＺ）とインナー
リードのチップ側先端の中心（座標ＬＭ）を通る直線Ｌ
２を算出する（ステップＳ３）。
【００３５】交点算出部２３は、ステップＳ３で求めた
直線Ｌ２と、ステップＳ２で求めた３本の直線Ｌ１１，
Ｌ１２，Ｌ１３との交点Ｐ１，Ｐ２，Ｐ３を算出する
（ステップＳ４）。
【００３６】角度算出部２４は、インナーリードのボン
ディング座標と、パッドのボンディング座標と、ステッ
プＳ３で算出された直線Ｌ２と、ステップＳ４で算出さ
れた交点Ｐ１，Ｐ２，Ｐ３の座標のデータから、直線Ｌ
１１上に位置して交点Ｐ１を挟む２つのパッド、直線Ｌ
１２上に位置して交点Ｐ２を挟む２つのパッド及び直線
Ｌ１３上に位置して交点Ｐ３を挟む２つのパッドの計６
つのパッドを、検索する。そして、それら６つのパッド
について、例えば図４において左から４番目のインナー
リードで示すように、パッドのボンディング点とインナ
ーリードのボンディング点とを結ぶ直線が直線Ｌ２とな
す角度を算出する（ステップＳ５）。
【００３７】パッド選択部２５は、ステップＳ５で検索
した６つのパッドのうちから、角度算出部２４が算出し
た角度が最小のパッドを検索し、その角度最小のパッド
のボンディング座標のデータＰＢをパッド接続部２6へ
供給する（ステップＳ６）。上記角度最小パッドの検索
に際して、インナーリードの伸長方向となす角度が同一
となるパッドが複数あるときは、前述した向心ボンディ
ングにより近い方のパッドを最適パッドとする。インナ
ーリードとのなす角度が同一で、向心ボンディングにつ
いても同一のパッドがあるときは、先に検索した方（こ
の例では、紙面左側のパッド）のパッドを最適パッドと
する。
【００３８】パッド接続部２６は、ステップＳ６でパッ
ド選択部２５が算出したパッドのボンディング点（座標
ＰＢ）とインナーリードのボンディング点（座標ＬＺ）
とを結ぶボンディングワイヤを、ディスプレイやプリン
タなどの出力装置に送出する（ステップＳ７）。
【００３９】尚、第１の実施の形態及び第２の実施の形
態における最適パッドの検索は、チップの下辺に沿って
並ぶパッドに対する検索であるが、チップの上辺に沿っ
て並ぶパッドについても、同様の検索方法で最適パッド
の検索が可能である。一方、チップの左辺に沿って並ぶ
パッドと右辺に沿って並ぶパッドについては、ステップ
Ｓ２で、パッド直線算出部２１に、同一Ｙ座標を持つパ
ッドのボンディング点を通りチップの下辺又は上辺に平
行な直線を算出させるのに替えて、同一Ｘ座標を持つパ
ッドのボンディング点を通り左辺又は右辺に平行な直線
を算出することで、最適パッドの自動検索が可能であ
る。
【００４０】本実施の形態によれば、パッドの配列が複
数列で列内等間隔配置のアレイパッド型と呼ばれるＬＳ
Ｉや、パッド数の方がインナーリード数より少ないよう
なＬＳＩついても、インナーリード側から最適パッドを
自動検索することが可能である。
【００４１】次に、本発明の理解を容易にするために、
参考例について説明する。本参考例は、チップ側のパッ
ドの配置が予め決まっておらず、チップ側のパッドを、
インナーリードに合せて、任意にレイアウト可能なＬＳ
Ｉを対象にして、チップのパッドの配置検討に本発明の
自動検索装置を用いた例を示すものである。
【００４２】図５に、本参考例におけるパッド配置決定
のフローを示す。又、図６に、配置決定後のパッド４Ｂ
のレイアウトを示す。図５及び図６を参照して、本参考
例に係るワイヤボンディングパッド検索装置は、データ
入力部１とパッド配置位置検索部２Ｂとからなる。デー
タ入力部１は、インナーリードのボンディング座標ＬＺ
と、チップ側先端の二つの頂点の座標ＬＳと、チップサ
イズＣのデータとを読み込む（ステップＳ１１）。
【００４３】リード直線算出部２２は、インナーリード
のチップ側先端の２つの頂点の座標ＬＳを用い、チップ
側先端の中心の座標ＬＭを算出する。そして、インナー
リードのボンディング点（座標ＬＺ）とチップ側先端の
中心（座標ＬＭ）とを通る直線Ｌ２を算出する（ステッ
プＳ１２）。
【００４４】ボンディング座標算出部２７は、直線Ｌ２
上にあってチップ上に位置する点を最適パッド４Ｂのボ
ンディング点の候補として、その座標ＰＺを算出する
（ステップＳ１３）。
【００４５】本参考例によれば、インナーリードのチッ
プ側への伸長方向上に必ずパッドのボンディング点を配
置するので、製造工程で実際にワイヤボンディングを実
行するとき、どのパッドについても常に最適状態でボン
ディングが行われる。
【００４６】
【発明の効果】以上説明したように、本発明は、或るイ
ンナーリードに対し、そのインナーリードのボンディン
グ点とパッドのボンディング点とを結ぶ直線がインナー
リードの中心線となす角が最小となるようなパッドを検
索している。これにより本発明によれば、各インナーリ
ードに対し、インナーリードの伸張方向とボンディング
ワイヤの伸張方向とのずれが最も小さくなるパッドを、
インナーリードの側から、自動的に検索できる。従っ
て、インナーリード数よりパッド数が多い場合でも、最
適なパッドを自動的に検索可能である。この効果は、パ
ッドが等間隔に配置されているような、いわゆるアレイ
パッド型と呼ばれるＬＳＩに対して、特に有効である。
【００４７】本発明のボンディングパッドの自動検索装
置を用いれば、或るインナーリードに対し、そのインナ
ーリードのボンディング点とチップ側先端の中心とを結
ぶ線をチップ側に延長した線上にパッドを配置すること
ができるので、チップ側のパッドをインナーリードに合
せて任意に配置できるようなＬＳＩに適用して、インナ
ーリードの伸張方向とボンディングワイヤの伸張方向と
が常に一致するようにパッドを配置することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態及び第２の実施の形
態の自動検索装置の構成及び検索フローを表す図であ
る。
【図２】第１の実施の形態に用いたチップのパッド配置
の一例を示す図である。
【図３】図２の一部を拡大して示す図である。
【図４】第２の実施の形態に用いたチップのパッド配置
の一例を示す図である。
【図５】参考例に係る自動検索装置の構成及び検索フロ
ーを表す図である。
【図６】参考例におけるパッド配置の一例を示す図であ
る。
【符号の説明】
１ データ入力部 ２Ａ ボンディングパッド検索部 ２Ｂ パッド配置位置検索部 ３ チップ ４Ａ，４Ｂ パッド ５ インナーリード ２１ パッド直線算出部 ２２ リード直線算出部 ２３ 交点算出部 ２４ 角度算出部 ２５ パッド選択部 ２６ パッド接続部 ２７ ボンディング座標算出部

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 チップの一辺と交差する方向に延びるイ
    ンナーリードの中心線を算出する手段と、チップ上にあ
    って前記チップの一辺に平行に並ぶ複数の接続用電極の
    内から、インナーリードのボンディング点と接続用電極
    のボンディング点とを結ぶ直線が前記インナーリードの
    中心線となす角が最小である接続用電極を検索する手段
    とを少なくとも備えることを特徴とするワイヤボンディ
    ングパッドの自動検索装置。
  2. 【請求項２】 請求項１に記載のワイヤボンディングパ
    ッドの自動検索装置を用い、一のインナーリードを指定
    してその指定したインナーリードの中心線を算出し、チ
    ップ上にあってチップの一辺に平行に並ぶ複数の接続用
    電極のうちから、前記指定したインナーリードのボンデ
    ィング点と接続用電極のボンディング点とを結ぶ直線が
    前記指定したインナーリードの中心線となす角が最小で
    ある接続用電極を検索することを各各のインナーリード
    について実行することにより、各各のインナーリード毎
    にワイヤボンディングで接続すべき一の接続用電極を、
    インナーリード側から、検索することを特徴とするワイ
    ヤボンディングパッドの検索方法。
  3. 【請求項３】 チップ上にあってチップのＸ軸に平行な
    一辺に沿って並ぶ複数の接続用電極それぞれのボンディ
    ング座標のデータと、チップの外部にあって前記チップ
    のＸ軸に平行な一辺に沿って並ぶ複数のインナーリード
    それぞれのボンディング座標のデータと、各各のインナ
    ーリードのチップ側先端の二つの頂点の座標データと、
    チップサイズのデータとを読み込むデータ入力手段と、 前記データ入力手段が送出する各各の接続用電極のボン
    ディング座標のデータを用いて、前記チップのＸ軸に平
    行な一辺に沿って並ぶＹ座標が同一な各各の接続用電極
    のボンディング点を通る第１の直線を算出するパッド直
    線算出手段と、 一のインナーリードについて、前記データ入力手段が送
    出するチップ側先端の二つの頂点の座標を用いてインナ
    ーリード先端の中心の座標を算出し、インナーリードの
    ボンディング点とインナーリードのチップ側先端の中心
    とを通る第２の直線を算出するリード直線算出手段と、 前記第１の直線と前記第２の直線とを用いて、第１の直
    線と第２の直線との交点の座標を算出する交点算出手段
    と、 前記一のインナーリードのボンディング座標のデータ
    と、各各の接続用電極のボンディング座標のデータと、
    前記第２の直線のデータと、前記第１の直線と第２の直
    線との交点のデータとから、前記第１の直線と第２の直
    線との交点を挟む二つの接続用電極を検索し、検索した
    ２つの接続用電極について、各各の接続用電極のボンデ
    ィング点と前記一のインナーリードのボンディング点と
    を結ぶ直線が前記第２の直線となす角度を算出する角度
    算出手段と、 前記第１の直線と第２の直線の交点を挟む二つの接続用
    電極から、接続用電極のボンディング点と前記一のイン
    ナーリードのボンディング点とを結ぶ直線が前記第２の
    直線となす角度が小なる方の接続用電極を検索するパッ
    ド選択手段と、 前記パッド選択手段が検索した接続用電極のボンディン
    グ点と前記一のインナーリードのボンディング点とを結
    ぶ直線のデータを外部に出力する手段とを備えることを
    特徴とするワイヤボンディングパッドの自動検索装置。
  4. 【請求項４】 請求項３に記載のワイヤボンディングパ
    ッドの自動検索装置を用いて、前記データ入力手段に、
    チップのＸ軸に平行な一辺に沿って並ぶ複数の接続用電
    極それぞれのボンディング座標のデータと、前記チップ
    のＸ軸に平行な一辺に沿って並ぶ複数のインナーリード
    それぞれのボンディング座標のデータと、各各のインナ
    ーリードのチップ側先端の二つの頂点の座標データと、
    チップサイズのデータとを入力する第１の過程と、 前記接続用電極のボンディング座標のデータを用いて、
    前記チップのＸ軸に平行な一辺に沿って並ぶＹ座標が同
    一な各各の接続用電極のボンディング点を通る第１の直
    線を算出する第２の過程と、 一のインナーリードについて、前記チップ側先端の二つ
    の頂点の座標を用いてインナーリード先端の中心の座標
    を算出した後、インナーリードのボンディング点とイン
    ナーリードのチップ側先端の中心とを通る第２の直線を
    算出する第３の過程と、 前記第１の直線と第２の直線とを用いて、第１の直線と
    第２の直線との交点の座標を算出する第４の過程と、 前記一のインナーリードのボンディング座標のデータ
    と、各各の接続用電極のボンディング座標のデータと、
    前記第２の直線のデータと、前記第１の直線と第２の直
    線との交点のデータとから、前記第１の直線と第２の直
    線との交点を挟む二つの接続用電極を検索し、検索した
    ２つの接続用電極について、各各の接続用電極のボンデ
    ィング点と前記一のインナーリードのボンディング点と
    を結ぶ直線が前記第２の直線となす角度を算出する第５
    の過程と、 前記第１の直線と第２の直線の交点を挟む二つの接続用
    電極から、接続用電極のボンディング点と前記一のイン
    ナーリードのボンディング点とを結ぶ直線が前記第２の
    直線となす角度が小なる方の接続用電極を検索する第６
    の過程と、 前記第６の過程で検索した接続用電極のボンディング点
    と前記一のインナーリードのボンディング点とを結ぶ直
    線のデータを外部に出力する第７の過程とを備え、 前記第３の過程から前記第７の過程までをインナーリー
    ド毎に繰り返し実行することにより、インナーリードに
    ワイヤボンディングで接続すべき最適な接続用電極を、
    インナーリード側から、検索することを特徴とするワイ
    ヤボンディングパッドの検索方法。
  5. 【請求項５】 請求項３に記載のワイヤボンディングパ
    ッドの自動検索装置を用いて、前記データ入力手段に、
    チップのＸ軸に平行な一辺に沿ってｎ列に並ぶ複数の接
    続用電極それぞれのボンディング座標のデータと、前記
    チップのＸ軸に平行な一辺に沿って並ぶ複数のインナー
    リードそれぞれのボンディング座標のデータと、各各の
    インナーリードのチップ側先端の二つの頂点の座標デー
    タと、チップサイズのデータとを入力する第１の過程
    と、 前記接続用電極のボンディング座標のデータを用いて、
    前記チップのＸ軸に平行な一辺に沿って並ぶＹ座標が同
    一な各各の接続用電極のボンディング点を通る、ｎ本の
    第１の直線を算出する第２の過程と、 一のインナーリードについて、前記チップ側先端の二つ
    の頂点の座標を用いてインナーリード先端の中心の座標
    を算出した後、インナーリードのボンディング点とイン
    ナーリードのチップ側先端の中心とを通る第２の直線を
    算出する第３の過程と、 前記第１の直線と前記ｎ本の第２の直線とを用いて、第
    １の直線と第２の直線のｎ個の交点の座標を算出する第
    ４の過程と、 前記一のインナーリードのボンディング座標のデータ
    と、各各の接続用電極のボンディング座標のデータと、
    前記第２の直線のデータと、前記第１の直線と第２の直
    線との交点のデータとから、前記第１の直線と第２の直
    線とのｎ個の交点を挟む２ｎ個の接続用電極を検索し、
    検索した２ｎ個の接続用電極について、各各の接続用電
    極のボンディング点と前記一のインナーリードのボンデ
    ィング点とを結ぶ直線が前記第２の直線となす角度を算
    出する第５の過程と、 前記第１の直線と第２の直線の交点を挟む２ｎ個の接続
    用電極から、接続用電極のボンディング点と前記一のイ
    ンナーリードのボンディング点とを結ぶ直線が前記第２
    の直線となす角度が最小な接続用電極を検索する第６の
    過程と、 前記第６の過程で検索した接続用電極のボンディング点
    と前記一のインナーリードのボンディング点とを結ぶ直
    線のデータを外部に出力する第７の過程とを備え、 前記第３の過程から前記第７の過程までをインナーリー
    ド毎に繰り返し実行することにより、インナーリードに
    ワイヤボンディングで接続すべき最適な接続用電極を、
    インナーリード側から、検索することを特徴とするワイ
    ヤボンディングパッドの検索方法。
JP19290598A 1998-07-08 1998-07-08 ワイヤボンディングパッドの自動検索装置及び検索方法 Expired - Fee Related JP3335916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19290598A JP3335916B2 (ja) 1998-07-08 1998-07-08 ワイヤボンディングパッドの自動検索装置及び検索方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19290598A JP3335916B2 (ja) 1998-07-08 1998-07-08 ワイヤボンディングパッドの自動検索装置及び検索方法

Publications (2)

Publication Number Publication Date
JP2000031197A JP2000031197A (ja) 2000-01-28
JP3335916B2 true JP3335916B2 (ja) 2002-10-21

Family

ID=16298939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19290598A Expired - Fee Related JP3335916B2 (ja) 1998-07-08 1998-07-08 ワイヤボンディングパッドの自動検索装置及び検索方法

Country Status (1)

Country Link
JP (1) JP3335916B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008013756B4 (de) * 2008-03-12 2019-08-22 F&K Delvotec Bondtechnik Gmbh Verfahren und Drahtbonder zur Herstellung einer Golddraht-Bondverbindung
CN115410935B (zh) * 2022-08-30 2023-09-26 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统
CN116313859B (zh) * 2023-05-26 2023-09-15 青岛泰睿思微电子有限公司 悬臂产品的焊线方法
CN117245266B (zh) * 2023-11-17 2024-02-23 深圳市大族封测科技股份有限公司 一种焊点修正方法、装置、计算机设备以及存储介质

Also Published As

Publication number Publication date
JP2000031197A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
US7673269B2 (en) Automatic trace determination apparatus and method
US7496878B2 (en) Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package
US6532572B1 (en) Method for estimating porosity of hardmacs
JP3335916B2 (ja) ワイヤボンディングパッドの自動検索装置及び検索方法
JP4562625B2 (ja) 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム
JP2007129121A (ja) 半導体チップ組立判定装置
JP3349996B2 (ja) チップパッドの検索方法
JP4549094B2 (ja) クリアランス検査装置および方法
JP4663473B2 (ja) 半導体装置設計支援装置、半導体装置設計支援方法、その方法をコンピュータにより実行可能なプログラム、及び、そのプログラムを記録した記録媒体
JP2007094511A (ja) Ｌｓｉ設計支援装置及びｌｓｉ設計支援方法
JP3112896B2 (ja) 半導体集積回路のフロアプランニング方法及び装置
JP2776402B2 (ja) 配線経路表示方法
JP3247011B2 (ja) セル配置改善装置及び方法
JP2000216252A (ja) 半導体集積回路のレイアウト設計方法および装置
JP3062149B2 (ja) 自動配線方法
JP2914025B2 (ja) Ｌｓｉの自動配置配線処理方法
JP2707989B2 (ja) Ｌｓｉ設計支援システム
JP3132554B2 (ja) 半導体装置の自動レイアウト設計方法および装置
JPH10256378A (ja) 半導体集積回路装置の配線方法および半導体集積回路装置
JP2525940B2 (ja) 集積回路用マスクパタ―ン作成方法
JPH02278829A (ja) 半導体装置の配線方法
JPH1092941A (ja) 配置レイアウト方法
JP2000231577A (ja) 部品配置装置および部品配置方法
JPH10320431A (ja) リードフレームの設計方法およびプログラムを記録した記録媒体
JPH08125025A (ja) マイコンコア及びそのレイアウト方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020709

LAPS Cancellation because of no payment of annual fees