JPH02166744A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02166744A
JPH02166744A JP63322346A JP32234688A JPH02166744A JP H02166744 A JPH02166744 A JP H02166744A JP 63322346 A JP63322346 A JP 63322346A JP 32234688 A JP32234688 A JP 32234688A JP H02166744 A JPH02166744 A JP H02166744A
Authority
JP
Japan
Prior art keywords
silicon nitride
bonding pad
nitride film
pad electrode
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63322346A
Other languages
English (en)
Inventor
Shigeru Ugajin
宇賀神　茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63322346A priority Critical patent/JPH02166744A/ja
Publication of JPH02166744A publication Critical patent/JPH02166744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明はパッシベーション膜としてシリコン窒化膜を有
する半導体装置に関し、特にポンディングパッドを備え
る半導体装置に関する。
〔従来の技術〕
従来、半導体装置のボンディングパッドは、第３図のよ
うに、半導体基板に各種素子を形成した半導体チップ本
体１１の上面に導電膜からなるポンディングパッド電極
１２を形成し、このポンディングパッド電極１２を開窓
するようにパッシベーション膜１５を設けている。この
パッシベーション膜１５は、通常ではシリコン酸化膜１
３とシリコン窒化膜１４を積層した構成とされている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置では、半導体装置の電気的特
性測定に際しては、第４図に示すように、プローブカー
ドの探針１６をポンディングパッド電＋へ１２に接触さ
せている。このとき、この探針１６の接触位置が中心よ
りずれて開窓部のシリコン窒化膜１４に接触すると、そ
の際の機械的な衝撃により、シリコン酸化膜に対して機
械的強度が低いシリコン窒化膜１４にクラックＸが入り
易い。
このため半導体装置の外観不良を引き起こし、或いはパ
ッシベーション膜能の低下による耐湿性劣化を起こすお
それがある。
本発明はパ・ンシベーション膜におけるクラックの発生
を防止したボンディングパッドを備える半導体装置を提
供することを目的とする。
〔課題を解決するための手段〕
本発明の半導体装置は、パッシベーション膜を構成し、
かつポンディングパッド電極を開窓するシリコン窒化膜
の開窓端を、ポンディングパッド電極上から後退させた
構成としている。
（作用） 上述した構成では、ポンディングパッド電極に接触させ
る探針がシリコン窒化膜に接触することを回避し、シリ
コン窒化膜でのクラックの発生を防止する。
（実施例〕 次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の断面図である。
図において、半導体基板に各種素子を形成した半導体チ
ップ本体１の上面には金属膜等からなるポンディングパ
ッド電極２を所要パターンに形成している。そして、こ
のポンディングパッド電極２を開窓するように、パッシ
ベーション膜としてのシリコン窒化膜４を形成している
。換言すれば、この構成ではポンディングパッド電極２
の周辺部には、これを覆うようにしたシリコン窒化膜４
の開窓端を形成していない。
この構成によれば、ポンディングパッド電極２０周辺部
を覆うようなシリコン窒化膜４が形成されていないため
、電気的特性の測定時にプローブカードの探針が大きく
位置ずれを起こした場合でも、探針がシリコン窒化膜４
の開窓端に接触することが無い。これにより、シリコン
窒化膜４におけるクラックが生じ難く、外観不良や耐湿
性の低下を防止できる。
第２図は本発明の第２実施例の断面図であり、第１図と
同一部分には同一符号を付しである。
ここでは半導体装置のパッシベーション膜５をシリコン
酸化膜３及びシリコン窒化膜４の２層構造で構成してい
る。そして、シリコン酸化膜３の開窓端はポンディング
パッド電極２の周辺部を覆うようにパターン形成してい
るが、シリコン窒化膜４はその開窓端がポンディングパ
ッド電極２の周辺部から後退されるように形成している
。換言すれば、シリコン酸化膜３のみがポンディングパ
ッド電極２の周辺部を覆っている。
二の構成においても、プローブカードの探針がポンディ
ングパッドの中心から位置ずれを起こしてシリコン酸化
膜３に接触しても、シリコン窒化膜４にクランクが発生
することはなく、かつシリコン酸化膜はシリコン窒化膜
と比較して機械的強度が大きいためにクランクは発生せ
ず、外観不良と耐湿性の低下を防止できる。
〔発明の効果〕
以上説明したように本発明は、ポンディングパッド電極
を開窓するパッシベーション膜としてのシリコン窒化膜
の開窓端を、ポンディングパッド電極上から後退させて
いるので、半導体装置の電気的特性の測定時にポンディ
ングパッド電極に接触される探針がシリコン窒化膜に接
触することが回避でき、シリコン窒化膜でのクランクの
発生を防止して外観不良、耐湿性の低下を夫々防止する
ことができる効果がある。
【図面の簡単な説明】
第１図は本発明の第１実施例の要部の縦断面図、第２図
は本発明の第２実施例の要部の縦断面図、第３図は従来
構造の一部の縦断面図、第４図は従来の不具合を説明す
るための縦断面図である。 １．１１・・・半導体チップ本体、２，１２・・・ポン
ディングパッド電極、１３・・・シリコン酸化膜、４．
１４・・・シリコン窒化膜、５．１５・・・パッシベー
ション膜、１６・・・プローブカード探針。

Claims (1)

    【特許請求の範囲】
  1. １、半導体チップ本体の表面に形成したボンディングパ
    ッド電極を開窓するパッシベーション膜をシリコン窒化
    膜で構成した半導体装置において、このシリコン窒化膜
    の開窓端を前記ボンディングパッド電極上から後退させ
    たことを特徴とする半導体装置。
JP63322346A 1988-12-21 1988-12-21 半導体装置 Pending JPH02166744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63322346A JPH02166744A (ja) 1988-12-21 1988-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63322346A JPH02166744A (ja) 1988-12-21 1988-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH02166744A true JPH02166744A (ja) 1990-06-27

Family

ID=18142618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63322346A Pending JPH02166744A (ja) 1988-12-21 1988-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH02166744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008542A (en) * 1997-08-27 1999-12-28 Nec Corporation Semiconductor device having long pads and short pads alternated for fine pitch without sacrifice of probing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008542A (en) * 1997-08-27 1999-12-28 Nec Corporation Semiconductor device having long pads and short pads alternated for fine pitch without sacrifice of probing

Similar Documents

Publication Publication Date Title
US20070212867A1 (en) Method and structure for improving bonding reliability in bond pads
JPS594853B2 (ja) 半導体装置
JPH02166744A (ja) 半導体装置
JPS62261139A (ja) 半導体装置
JPH01219566A (ja) プローブ・カード
JP2000058577A (ja) 半導体装置
JP2001284394A (ja) 半導体素子
JPH01319956A (ja) 半導体集積回路
JPS61255039A (ja) 半導体素子
JP2707483B2 (ja) 半導体装置の製造方法
JPS61170056A (ja) 半導体装置の電極材料
JP2004207556A (ja) 半導体装置とその製造方法
JP2932824B2 (ja) 磁気抵抗センサ
JP2781688B2 (ja) 半導体装置
JPH0529375A (ja) 半導体装置
JPH08293513A (ja) 半導体装置およびその製造方法
JPS617638A (ja) 半導体装置
JPH0864631A (ja) ボンディングパッド
JPH0529870A (ja) チツプ型表面波デバイス
JPH01143237A (ja) 半導体装置
JPH06310559A (ja) 半導体装置
JPH11163014A (ja) 半導体装置及びその電極形成方法
JPH042130A (ja) 半導体装置
KR20030032465A (ko) 플립 칩 패드 및 그 제조방법
JPH0888253A (ja) 半導体装置用端子接触装置