JPH11163014A - 半導体装置及びその電極形成方法 - Google Patents
半導体装置及びその電極形成方法Info
- Publication number
- JPH11163014A JPH11163014A JP9329974A JP32997497A JPH11163014A JP H11163014 A JPH11163014 A JP H11163014A JP 9329974 A JP9329974 A JP 9329974A JP 32997497 A JP32997497 A JP 32997497A JP H11163014 A JPH11163014 A JP H11163014A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- electrode
- contact
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 各種電気機器に使用されるチップ（小薄片）
型半導体素子において、熱応力に適応性のある突起電極
構造の提供を目的とする。 【解決手段】 半導体基板の表面所定領域に導電接触し
た配線層の上に、この配線層と接触する突起電極の構造
として、その高さ方向に直交する底面で最大面積、かつ
その頂部で最小面積の形状のものを設ける。これによ
り、突起電極の直下での前記配線層と接触する半導体基
板の応力集中による破壊現象が抑制される。
型半導体素子において、熱応力に適応性のある突起電極
構造の提供を目的とする。 【解決手段】 半導体基板の表面所定領域に導電接触し
た配線層の上に、この配線層と接触する突起電極の構造
として、その高さ方向に直交する底面で最大面積、かつ
その頂部で最小面積の形状のものを設ける。これによ
り、突起電極の直下での前記配線層と接触する半導体基
板の応力集中による破壊現象が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の実装技
術、詳しくは、集積回路などの小型、高集積回路素子に
利用される電極構造、およびその電極形成方法に関する
ものである。
術、詳しくは、集積回路などの小型、高集積回路素子に
利用される電極構造、およびその電極形成方法に関する
ものである。
【０００２】
【従来の技術】従来の半導体装置の実装技術で、チップ
型半導体素子に利用される電極構造の例を図２に側断面
図で示す。この図は、チップ型半導体素子の中にあっ
て、外部の回路配線基板（図示せず）との電気的、機械
的接続を行う電極部、いわゆる突起電極部分の拡大図で
あり、外部の回路配線基板と直接接する突起電極１、バ
リアメタル層２、絶縁膜３、配線層４およびチップ本体
のシリコン基板５を表している。シリコン基板５の中に
は回路素子の各領域（図示せず）が形成されており、各
素子間は配線層４で電気的に接続され、突起電極１は、
外部の回路配線基板上の配線に直接接するためのもので
ある。配線層４と突起電極１とは冶金学的安定性を得る
ために、バリアメタル層２を介して接続しており、半導
体素子表面は電気的、物理的保護を目的とする絶縁膜３
で覆われている。
型半導体素子に利用される電極構造の例を図２に側断面
図で示す。この図は、チップ型半導体素子の中にあっ
て、外部の回路配線基板（図示せず）との電気的、機械
的接続を行う電極部、いわゆる突起電極部分の拡大図で
あり、外部の回路配線基板と直接接する突起電極１、バ
リアメタル層２、絶縁膜３、配線層４およびチップ本体
のシリコン基板５を表している。シリコン基板５の中に
は回路素子の各領域（図示せず）が形成されており、各
素子間は配線層４で電気的に接続され、突起電極１は、
外部の回路配線基板上の配線に直接接するためのもので
ある。配線層４と突起電極１とは冶金学的安定性を得る
ために、バリアメタル層２を介して接続しており、半導
体素子表面は電気的、物理的保護を目的とする絶縁膜３
で覆われている。
【０００３】
【発明が解決しようとする課題】図２に示された従来の
突起電極の構造では、突起電極１が、半導体素子本体の
シリコン基板５の上のバリアメタル層２と直接接してお
り、その接合端部２１に応力が集中しやすく、このた
め、突起電極１が接合端部２１から破断し、電気的な接
続が切断されるという問題が発生しやすかった。これ
は、特に、かかるチップ型半導体素子を回路配線基板に
直接接続した後で両者の熱膨張率の違いによって生じる
熱応力で起こるものである。
突起電極の構造では、突起電極１が、半導体素子本体の
シリコン基板５の上のバリアメタル層２と直接接してお
り、その接合端部２１に応力が集中しやすく、このた
め、突起電極１が接合端部２１から破断し、電気的な接
続が切断されるという問題が発生しやすかった。これ
は、特に、かかるチップ型半導体素子を回路配線基板に
直接接続した後で両者の熱膨張率の違いによって生じる
熱応力で起こるものである。
【０００４】本発明は、かかるチップ型半導体素子にお
ける突起電極１の直下での応力集中による破壊現象を抑
制・防止することを目的とする。
ける突起電極１の直下での応力集中による破壊現象を抑
制・防止することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、半導体基板の
所定領域に導電接触した配線層上に、高さ方向に直交す
る断面形状として、前記配線層と接触する底面で最大断
面積かつ頂部で最小断面積の突起電極を備えた半導体装
置である。これにより、突起電極の直下での前記配線層
と接触する半導体基板の応力集中による破壊現象を抑制
・防止することができる。
所定領域に導電接触した配線層上に、高さ方向に直交す
る断面形状として、前記配線層と接触する底面で最大断
面積かつ頂部で最小断面積の突起電極を備えた半導体装
置である。これにより、突起電極の直下での前記配線層
と接触する半導体基板の応力集中による破壊現象を抑制
・防止することができる。
【０００６】本発明の半導体装置は、前記突起電極構造
が、高さ方向に直交する断面形状として、前記配線層上
の接触面側で最大断面の半球状または円錐形状でなるこ
とにより、突起電極の直下での前記配線層と接触する半
導体基板の応力集中による破壊現象を抑制することがで
きる。
が、高さ方向に直交する断面形状として、前記配線層上
の接触面側で最大断面の半球状または円錐形状でなるこ
とにより、突起電極の直下での前記配線層と接触する半
導体基板の応力集中による破壊現象を抑制することがで
きる。
【０００７】本発明の半導体装置は、一面が前記突起電
極の全底面に接触し、他面が前記配線層の一部及び前記
配線層上を覆う絶縁膜に接したバリアメタル層を有する
ことにより、突起電極の直下での前記配線層と接触する
半導体基板への応力集中を緩和し、接触端部での破壊現
象を抑制することができる。
極の全底面に接触し、他面が前記配線層の一部及び前記
配線層上を覆う絶縁膜に接したバリアメタル層を有する
ことにより、突起電極の直下での前記配線層と接触する
半導体基板への応力集中を緩和し、接触端部での破壊現
象を抑制することができる。
【０００８】また、本発明は、半導体基板の所定領域に
導電接触する配線層を形成する工程、前記配線層を覆う
絶縁膜を形成する工程、前記絶縁膜に開口を形成する工
程、前記開口を塞ぎ周辺の前記絶縁膜を覆うバリアメタ
ル層を形成する工程、および前記バリアメタル層上に、
高さ方向に直交する断面形状として、底面で最大断面積
かつ頂部で最小断面積の突起電極を形成する工程を備え
た半導体装置の電極形成方法であり、これにより、半導
体装置は、突起電極の直下での前記配線層と接触する半
導体基板の応力集中による破壊現象が抑制されたものと
なる。
導電接触する配線層を形成する工程、前記配線層を覆う
絶縁膜を形成する工程、前記絶縁膜に開口を形成する工
程、前記開口を塞ぎ周辺の前記絶縁膜を覆うバリアメタ
ル層を形成する工程、および前記バリアメタル層上に、
高さ方向に直交する断面形状として、底面で最大断面積
かつ頂部で最小断面積の突起電極を形成する工程を備え
た半導体装置の電極形成方法であり、これにより、半導
体装置は、突起電極の直下での前記配線層と接触する半
導体基板の応力集中による破壊現象が抑制されたものと
なる。
【０００９】さらに、本発明の半導体装置の電極形成方
法では、前記突起電極を形成した後、この突起電極をマ
スクにして前記バリアメタル層を選択エッチングする工
程を有することにより、半導体装置は前記突起電極の直
下での前記配線層と接触する半導体基板への応力集中が
緩和され、接触端部での破壊現象が抑制される。
法では、前記突起電極を形成した後、この突起電極をマ
スクにして前記バリアメタル層を選択エッチングする工
程を有することにより、半導体装置は前記突起電極の直
下での前記配線層と接触する半導体基板への応力集中が
緩和され、接触端部での破壊現象が抑制される。
【００１０】
【発明の実施の形態】本発明の半導体装置は、半導体基
板、好ましくはシリコン基板の表面所定領域に導電接触
した配線層を有し、この上に、高さ方向に直交する断面
形状として、前記配線層と接触する底面で最大断面積か
つ頂部で最小断面積の突起電極を備えている。
板、好ましくはシリコン基板の表面所定領域に導電接触
した配線層を有し、この上に、高さ方向に直交する断面
形状として、前記配線層と接触する底面で最大断面積か
つ頂部で最小断面積の突起電極を備えている。
【００１１】本発明の半導体装置は、前記突起電極構造
を、高さ方向に直交する断面形状として、前記配線層上
の接触面側で最大断面の半球状または円錐形状にするこ
とにより、突起電極の直下での前記配線層と接触する半
導体基板への応力集中を緩和する作用が顕著であり、こ
れにより、接触面に起こる応力による破壊現象を抑制す
ることができる。
を、高さ方向に直交する断面形状として、前記配線層上
の接触面側で最大断面の半球状または円錐形状にするこ
とにより、突起電極の直下での前記配線層と接触する半
導体基板への応力集中を緩和する作用が顕著であり、こ
れにより、接触面に起こる応力による破壊現象を抑制す
ることができる。
【００１２】本発明の半導体装置は、半導体基板、好ま
しくはシリコン基板の表面所定領域に導電接触した配線
層と前記突起電極との間に、一面が前記突起電極の全底
面に接触し、他面が前記配線層の一部及び前記配線層上
を覆う絶縁膜に接したバリアメタル層を有することによ
り、突起電極の直下での前記配線層と接触する半導体基
板への応力集中を緩和し、接触端部での破壊現象を抑制
する機能を備えたものとなる。
しくはシリコン基板の表面所定領域に導電接触した配線
層と前記突起電極との間に、一面が前記突起電極の全底
面に接触し、他面が前記配線層の一部及び前記配線層上
を覆う絶縁膜に接したバリアメタル層を有することによ
り、突起電極の直下での前記配線層と接触する半導体基
板への応力集中を緩和し、接触端部での破壊現象を抑制
する機能を備えたものとなる。
【００１３】また、本発明の半導体装置の電極形成方法
は、半導体基板、好ましくはシリコン基板の所定領域に
導電接触する配線層を形成する工程、前記配線層を覆う
絶縁膜を形成する工程、前記絶縁膜に開口を形成する工
程、前記開口を塞ぎ周辺の前記絶縁膜を覆うバリアメタ
ル層を形成する工程、および前記バリアメタル層上に、
高さ方向に直交する断面形状として、底面で最大断面積
かつ頂部で最小断面積の突起電極を形成する工程を備え
ており、これにより、この半導体装置は、突起電極の直
下での前記配線層と接触する半導体基板の応力集中によ
る破壊現象が抑制されるものとなる。
は、半導体基板、好ましくはシリコン基板の所定領域に
導電接触する配線層を形成する工程、前記配線層を覆う
絶縁膜を形成する工程、前記絶縁膜に開口を形成する工
程、前記開口を塞ぎ周辺の前記絶縁膜を覆うバリアメタ
ル層を形成する工程、および前記バリアメタル層上に、
高さ方向に直交する断面形状として、底面で最大断面積
かつ頂部で最小断面積の突起電極を形成する工程を備え
ており、これにより、この半導体装置は、突起電極の直
下での前記配線層と接触する半導体基板の応力集中によ
る破壊現象が抑制されるものとなる。
【００１４】さらに、本発明の半導体装置の電極形成方
法では、前記バリアメタル層上に、高さ方向に直交する
断面形状として、底面で最大断面積かつ頂部で最小断面
積の突起電極を形成した後、この突起電極をマスクにし
て前記バリアメタル層を選択エッチングする工程を有す
ることにより、この半導体装置は、前記突起電極の直下
での前記配線層と接触する半導体基板への応力集中が緩
和され、接触端部での破壊現象が抑制されるものとな
る。
法では、前記バリアメタル層上に、高さ方向に直交する
断面形状として、底面で最大断面積かつ頂部で最小断面
積の突起電極を形成した後、この突起電極をマスクにし
て前記バリアメタル層を選択エッチングする工程を有す
ることにより、この半導体装置は、前記突起電極の直下
での前記配線層と接触する半導体基板への応力集中が緩
和され、接触端部での破壊現象が抑制されるものとな
る。
【００１５】以上のように、本発明では、突起電極とチ
ップ型半導体素子本体との接合面で、高さ方向に直交す
る断面形状としての断面積、すなわち、突起電極の高さ
方向に直交する断面での最下面（底面）の面積が相対的
に最大となるような突起電極構造となっている。これに
より、チップ型半導体素子本体と突起電極との界面の接
合面の断面積が突起電極全体の中で最も大きくなってい
るので、突起電極によって接合部にもたらされる応力が
分散緩和され、突起電極からの応力集中による破壊が抑
制あるいは防止される。
ップ型半導体素子本体との接合面で、高さ方向に直交す
る断面形状としての断面積、すなわち、突起電極の高さ
方向に直交する断面での最下面（底面）の面積が相対的
に最大となるような突起電極構造となっている。これに
より、チップ型半導体素子本体と突起電極との界面の接
合面の断面積が突起電極全体の中で最も大きくなってい
るので、突起電極によって接合部にもたらされる応力が
分散緩和され、突起電極からの応力集中による破壊が抑
制あるいは防止される。
【００１６】
【実施例】次に、本発明の実施例を、図面により、説明
する。
する。
【００１７】本発明に係るチップ型半導体素子の突起電
極構造の一例を図１の側断面図によって示す。図１で
は、この半導体装置が、突起電極１、バリアメタル層
２、絶縁膜３、配線層４、シリコン基板５で構成された
ものであることを示している。突起電極１は、この図中
にはないが、外部の回路配線基板の配線部分に直接接す
るためのものである。
極構造の一例を図１の側断面図によって示す。図１で
は、この半導体装置が、突起電極１、バリアメタル層
２、絶縁膜３、配線層４、シリコン基板５で構成された
ものであることを示している。突起電極１は、この図中
にはないが、外部の回路配線基板の配線部分に直接接す
るためのものである。
【００１８】そして、シリコン基板５の中には回路素子
の所定領域（図示せず）が形成されており、各回路素子
の電極間、あるいは電極と配線層４とが電気的に接続さ
れ、また、配線層４と突起電極１とはバリアメタル層２
を介して接続される。このバリアメタル層２には、下層
の配線層４および上層の突起電極１の両者に良好な接触
性を保ち、かつ物理的、化学的にも安定性の高い金属素
材が用いられ、代表的には、Ｔｉ,Ｃｒ,Ｎｉ,Ｐｔ,Ａｕ
等が選択的に多層膜或いは複合膜で用いられる。
の所定領域（図示せず）が形成されており、各回路素子
の電極間、あるいは電極と配線層４とが電気的に接続さ
れ、また、配線層４と突起電極１とはバリアメタル層２
を介して接続される。このバリアメタル層２には、下層
の配線層４および上層の突起電極１の両者に良好な接触
性を保ち、かつ物理的、化学的にも安定性の高い金属素
材が用いられ、代表的には、Ｔｉ,Ｃｒ,Ｎｉ,Ｐｔ,Ａｕ
等が選択的に多層膜或いは複合膜で用いられる。
【００１９】また、半導体基板表面の一部は電気的、物
理的保護を目的とする絶縁膜３で覆われている。
理的保護を目的とする絶縁膜３で覆われている。
【００２０】図１に示すように、突起電極１は、絶縁膜
３上まで拡張して延在させてバリアメタル層２の上部に
形成しているため、シリコン基板５及びバリアメタル層
２との接合面がなだらかな傾斜を有し、高さ方向に直交
する断面で見て、接合面での断面積が、各上部のそれに
比べ、小さくならないような形状になっている。これ
は、半球形状あるいは円錐形状の突起電極形成後、この
突起電極をマスクとして、バリアメタル層をエッチング
することにより容易に形成することができる。
３上まで拡張して延在させてバリアメタル層２の上部に
形成しているため、シリコン基板５及びバリアメタル層
２との接合面がなだらかな傾斜を有し、高さ方向に直交
する断面で見て、接合面での断面積が、各上部のそれに
比べ、小さくならないような形状になっている。これ
は、半球形状あるいは円錐形状の突起電極形成後、この
突起電極をマスクとして、バリアメタル層をエッチング
することにより容易に形成することができる。
【００２１】これにより、突起電極１とシリコン基板５
との接合部へ加わる力（図１の矢印Ａで表記のベクト
ル）が分散され、応力緩和がはかられる。
との接合部へ加わる力（図１の矢印Ａで表記のベクト
ル）が分散され、応力緩和がはかられる。
【００２２】
【発明の効果】以上のように、本発明によれば、突起電
極と半導体基板本体との接合部での接触断面積が、高さ
方向に直交する断面で見て、当該突起電極の上部の断面
積に比べて、小さくならないようにし、かつ接触部の形
状がなだらかな斜面を形成しているので、この突起電極
により応力が加わった場合にも、突起電極と半導体基板
との接触部へ加わる力が分散され、応力緩和によって突
起電極の破壊を防止することができる。
極と半導体基板本体との接合部での接触断面積が、高さ
方向に直交する断面で見て、当該突起電極の上部の断面
積に比べて、小さくならないようにし、かつ接触部の形
状がなだらかな斜面を形成しているので、この突起電極
により応力が加わった場合にも、突起電極と半導体基板
との接触部へ加わる力が分散され、応力緩和によって突
起電極の破壊を防止することができる。
【００２３】特に、チップ型半導体素子を回路配線基板
へ実装した後、両者の熱膨張率の差によって生じる面内
の熱応力に対して、最も大きな応力緩和の効果を得るこ
とができる。
へ実装した後、両者の熱膨張率の差によって生じる面内
の熱応力に対して、最も大きな応力緩和の効果を得るこ
とができる。
【００２４】また仮に、繰り返し応力によって、突起電
極にクラックが入った場合も、クラックが進展して、半
導体基板面の配線層接触面破断に至るまでの距離が従来
例に比べて長いので、不良になるまでの期間、したがっ
て、その寿命が長くなるという利点がある。
極にクラックが入った場合も、クラックが進展して、半
導体基板面の配線層接触面破断に至るまでの距離が従来
例に比べて長いので、不良になるまでの期間、したがっ
て、その寿命が長くなるという利点がある。
【図１】本発明に係る半導体装置の突起電極構造の側断
面図
面図
【図２】従来の半導体装置の突起電極構造の側断面図
１ 突起電極 ２ バリアメタル層 ３ 絶縁膜 ４ 配線層 ５ シリコン基板
Claims (6)
- 【請求項１】 半導体素子の所定領域に導電接触した配
線層上に、高さ方向に直交する断面形状として、前記配
線層と接触する底面で最大断面積となる突起電極を備え
た半導体装置。 - 【請求項２】 前記突起電極構造が、高さ方向に直交す
る断面形状として、前記配線層上の接触面側で最大断面
の半球状または円錐形状でなる請求項１に記載の半導体
装置。 - 【請求項３】 一面が前記突起電極の全底面に接触し、
他面が前記配線層の一部及び前記配線層上を覆う絶縁膜
に接したバリアメタル層を有する請求項１又は２に記載
の半導体装置。 - 【請求項４】 前記配線層は前記半導体素子の所定領域
に直接導電接触し、かつ直上に前記突起電極を有する請
求項１乃至３のいずれかに記載の半導体装置。 - 【請求項５】 半導体基板の所定領域に導電接触する配
線層を形成する工程、前記配線層を覆う絶縁膜を形成す
る工程、前記絶縁膜に開口を形成する工程、前記開口を
塞ぎ周辺の前記絶縁膜を覆うバリアメタル層を形成する
工程、および前記バリアメタル層上に、高さ方向に直交
する断面形状として、底面で最大断面積かつ頂部で最小
断面積の突起電極を形成する工程を備えた半導体装置の
電極形成方法。 - 【請求項６】 前記突起電極を形成した後、この突起電
極をマスクにして前記バリアメタル層を選択エッチング
する工程を有する請求項５に記載の半導体装置の電極形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329974A JPH11163014A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置及びその電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329974A JPH11163014A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置及びその電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163014A true JPH11163014A (ja) | 1999-06-18 |
Family
ID=18227363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9329974A Pending JPH11163014A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置及びその電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203238A (ja) * | 1999-12-03 | 2001-07-27 | Delphi Technologies Inc | 接点バンプを形成する方法及び集積回路と可撓性回路を結合させる方法並びに接点バンプ及び可撓性回路 |
| WO2011083524A1 (ja) * | 2010-01-05 | 2011-07-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-12-01 JP JP9329974A patent/JPH11163014A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203238A (ja) * | 1999-12-03 | 2001-07-27 | Delphi Technologies Inc | 接点バンプを形成する方法及び集積回路と可撓性回路を結合させる方法並びに接点バンプ及び可撓性回路 |
| WO2011083524A1 (ja) * | 2010-01-05 | 2011-07-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| CN102656677A (zh) * | 2010-01-05 | 2012-09-05 | 松下电器产业株式会社 | 半导体装置和该半导体装置的制造方法 |
| US8575749B2 (en) | 2010-01-05 | 2013-11-05 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984061A (en) | Semiconductor device in which wiring layer is formed below bonding pad | |
| KR100418000B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH07183325A (ja) | 円形の被露出領域を有するボンディング・パッドとその方法 | |
| US6605873B1 (en) | Integrated electronic device comprising a mechanical stress protection structure | |
| JP2002118199A (ja) | 半導体装置 | |
| JP2006332533A (ja) | 半導体素子及びその製造方法 | |
| JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
| US20090174061A1 (en) | Semiconductor Device | |
| JP2718854B2 (ja) | 半導体装置 | |
| JP3683434B2 (ja) | 半導体装置 | |
| JP4165460B2 (ja) | 半導体装置 | |
| JP4045261B2 (ja) | 半導体装置 | |
| JPH11163014A (ja) | 半導体装置及びその電極形成方法 | |
| JP3608393B2 (ja) | 半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| JPH08330310A (ja) | 半導体装置 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JP2007042702A (ja) | 半導体装置 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| US20220028750A1 (en) | Electronic component module | |
| KR950005456B1 (ko) | 수지봉지형 반도체장치 | |
| JPH11312772A (ja) | リードフレームと半導体装置と電子機器 | |
| JPH0377326A (ja) | バンプ電極形半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |