JPH1092872A - テープキャリアパッケージテープ配線基板のダミーリード構造 - Google Patents

テープキャリアパッケージテープ配線基板のダミーリード構造

Info

Publication number
JPH1092872A
JPH1092872A JP8245350A JP24535096A JPH1092872A JP H1092872 A JPH1092872 A JP H1092872A JP 8245350 A JP8245350 A JP 8245350A JP 24535096 A JP24535096 A JP 24535096A JP H1092872 A JPH1092872 A JP H1092872A
Authority
JP
Japan
Prior art keywords
wiring board
flexible tape
tape
semiconductor element
carrier package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8245350A
Other languages
English (en)
Inventor
Katsuyoshi Nakajima
勝義 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8245350A priority Critical patent/JPH1092872A/ja
Publication of JPH1092872A publication Critical patent/JPH1092872A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】フレキシブルテープを配線基板とした半導体装
置において、フレキシブルテープからなる配線基板の反
りが吸収でき、且つモールド剤の流動条件も安定し、テ
ープキャリアパッケージの寸法精度及び歩留りを極めて
向上させることのできる半導体装置を提供することを目
的とする。 【解決手段】フレキシブルテープ配線基板2は例えばポ
リイミドやポリエステル等の柔軟性を持った材料を採用
する。フレキシブルテープ配線基板2の一面上に形成さ
れた配線パターン3の一端には、半導体素子4のバンプ
と電気的に導通されるリード6が形成されており、リー
ド6の先端には半導体素子4のバンプが設けられてい
る。またフレキシブルテープ配線基板2に形成された配
線パターン3と同一面上に平面的に一定間隔でダミーリ
ード11が配置されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレキシブルテー
プをベースとした配線基板に半導体素子を実装するフレ
キシブルテープ配線基板の構造に関するものである。
【0002】
【従来の技術】近年、エレクトロニクス技術の著しい進
歩によって様々な民生用、産業用電子機器の液晶ディス
プレイの利用が急速に進んでいる。さらに民生用電子機
器において、液晶ディスプレイの表示の高速化、大画面
化対応の製品を提供することは必須項目であり、液晶デ
ィスプレイの駆動用半導体素子においても薄型化および
ファインパターン化、小型化等に加え、より安価な半導
体素子の提供も必須項目とならざるをえない状況であ
る。中でも比較的容易に安価なパッケージを提供するこ
とのできる、フレキシブルテープを配線基板のベースと
したテープキャリアのパッケージ形態が提案されてい
る。これは、長尺状のフレキシブルテープを用い、リー
ルツーリール方式でTAB実装技術を用い、ギャングボ
ンディングと称する実装技術を用いて、半導体素子を連
続的に一括接合できる等の点から、生産性が向上でき、
結果的に安価なパッケージを提供することができるとい
う利点がある。又ギャングボンディングは半導体素子の
バンプ数に関係なく一括接合が可能であるため、生産性
が低下することは全くない。ところで、ギャングボンデ
ィングとは、ボンディングツールに熱と圧力を加え、半
導体素子の電極とフレキシブルテープから成る配線基板
に形成されたリードとを一括接合する実装技術である。
このようにフレキシブルテープを用いて、TAB等の実
装技術により完成されたパッケージをテープキャリアパ
ッケージと称されており、図2はテープキャリアパッケ
ージと称する半導体装置の代表的な断面構造である。
【0003】図2において、2はフレキシブルテープ配
線基板であり、ポリイミドやポリエステル等の柔軟性を
持った材料がベースである。フレキシブルテープ8の一
面上には配線パターン3が形成されている。4は半導体
素子であり、5は半導体素子4のバンプである。
【0004】配線パターン3の一端には半導体素子4の
バンプ5と電気的に導通されるリード6が半導体素子4
のバンプ5の数だけ形成されている。リード6の先端は
半導体素子4のバンプ5とギャングボンディングによっ
て一括接合が成される。7はソルダーレジストであり、
リード6以外はソルダーレジスト7にて保護されてい
る。
【0005】このようにしてフレキシブルテープ配線基
板2に実装された半導体素子4は、外部環境から保護す
るために、モールド剤10により樹脂封止される。これ
ら、半導体素子4とフレキシブルテープ配線基板2の接
合部がモールド剤10にて樹脂封止されているフレキシ
ブルテープ基板のリード構造である。
【0006】
【発明が解決しようとする課題】従来技術で説明したテ
ープキャリアパッケージと称する半導体装置の課題につ
いて説明する。フレキシブルテープ配線基板のリードピ
ッチの不均一によるモールド剤の流れ方に影響を及ぼし
封止後のテープキャリアパッケージの寸法精度のバラツ
キが大きくなり、低歩留りという課題が上げられる。先
ず1は半導体装置でポリイミドテープやポリエステルテ
ープ等を採用した、柔軟性を持ったフレキシブルテープ
配線基板2をベースとした半導体装置1の構造なため、
リジッドな配線基板と比較すると、配線基板自体が非常
に反り易い。このため、フレキシブルテープ配線基板2
が反っていた場合、半導体素子4の平面とフレキシブル
テープ配線基板2面との平行が保たれず、隙間の寸法に
バラツキがでてしまいモールド剤10の流れ方が均一で
無くなってしまう。
【0007】次に、フレキシブルテープ基板2のリード
ピッチの不均一についての課題を図3で要部正面図を用
いて述べる。図3において半導体素子4のパターン設計
でそれぞれのバンプ5の必要数、位置等がきめられてし
まう。この半導体素子4の設計を受けて、フレキシブル
テープ配線基板2のパターン設計が行われ、この中でリ
ード6の必要数、位置等が決められる。しかし、図3の
ようにリード6のピッチが不均一なため、モールド剤1
0の流れ方が均一でなくなってしまう。したがって、本
発明はテープキャリアパッケージと称する半導体装置に
おけるフレキシブルテープ配線基板の柔軟性を損なうこ
となく、テープキャリアパッケージの寸法精度の安定し
たフレキシブル配線基板を提供することを目的としたも
のである。
【0008】
【課題を解決するための手段】本発明は、上述した目的
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。請求項1記載のテープ
キャリアパッケーテープジ配線基板のリードのピッチを
均一にしたことを特徴とする構造である。
【0009】
【作用】したがって、請求項1記載のフレキシブルテー
プ配線基板のリードとダミーリードの組み合わせによる
テープキャリアパッケージ基板のため寸法精度が極めて
向上する。
【0010】
【発明の実施の形態】図1は本発明実施例を模式的に示
した正面図である。図1において、2はフレキシブルテ
ープ配線基板である。フレキシブルテープ配線基板2は
例えばポリイミドやポリエステル等の柔軟性を持った材
料を採用する。3は配線パターンであり、フレキシブル
テープ配線基板2の一面上に形成されている。この配線
パターン3の一端には半導体素子4のバンプと電気的に
導通されるリード6が形成されており、リード6の先端
には半導体素子4のバンプが設けられている。また、ダ
ミーリード11は、あくまでもダミーであり半導体素子
とは接続されないフリーの状態にあり、フレキシブルテ
ープ配線基板2に形成された配線パターン3と同一面上
に平面的に一定間隔で配置されている。半導体素子4の
能動面および半導体素子4のバンプとの接合部近傍を例
えばディスペンサーを用いた塗布方法、もしくは印刷機
を用いた塗布方法にて樹脂封止を行う。
【0011】ところで上述の半導体装置1は、次に説明
するような製造工程および製造方法を経て完成される。
先ず、ポリイミドやポリエステル等、柔軟性を持ったフ
レキシブルテープにデバイスホール9と称する穴をプレ
スを用いて開ける。デバイスホール9の大きさは半導体
素子4の大きさによって決定される。
【0012】次にデバイスホール9が形成されたフレキ
シブルテープに接着剤を用いて銅箔をラミネートする。
フレキシブルテープの厚みは例えば25μmから250
μmと幅広く、25μm間隔で厚みが設定されており、
目的や用途によって選択する。また、フレキシブルテー
プの幅は例えば35mm、48mm、70mmが挙げら
れ、これも目的や用途によって選択する。銅箔の厚みは
例えば18μm、25μm、35μmが挙げられ、目的
や用途によって選択する。また、銅箔の幅はフレキシブ
ルテープの幅等によって決定される。
【0013】次にエッチングにより銅箔をパターニング
し、配線パターン3およびリード6とダミーリード11
を形成する。エッチング前には、配線パターン3および
リード6とダミーリード11が形成されるべく銅箔の所
定位置に露光、現像等の処理を施すことはいうまでもな
い。リード6とダミーリード11はデバイスホール9内
にオーバーハングしている。その後リード6とダミーリ
ード11の形成された銅箔にはニッケルめっきが施され
る。このとき、リード6、ダミーリード11以外の導体
面も同様にして、ニッケルめっきが施される。このよう
にしてフレキシブルテープ配線基板2が形成される。
【0014】次に、リード6と、半導体素子4のバンプ
とを接続する。接続方式はギャングボンディングと呼ば
れ、ボンディングツールに熱と圧力を加えリード6を潰
しながら半導体素子4のバンプと接合をする。しかしダ
ミーリード11はとくにバンプがないためフリーとして
おく。ボンディングツールに加える熱と圧力は、リード
6や、半導体素子4のバンプの数等によって異なるの
で、条件だしを行いながら適正なボンディング条件を設
定する。また、長尺状のテープにフレキシブルテープ配
線基板2が形成されているので、リールツーリール方式
による半導体素子4の実装が可能である。したがって、
半導体素子4を連続的にフレキシブルテープ配線基板2
に実装する、いわゆるTAB実装方式が可能であるた
め、生産性が向上し、結果的に安価な半導体装置1を容
易に提供することができる。ここでいう接合部近傍と
は、半導体素子4のバンプと少なくとも半導体素子4の
断面および、デバイスホール9にリード6とダミーリー
ド11がオーバーハングしている範囲のことをいう。モ
ールド剤は液状樹脂を採用し、ディスペンサーを用いた
塗布方式もしくは、印刷機を用いた塗布方式にてモール
ド剤をリード6とダミーリード11に供給を行う。この
ように本発明実施例によれば、テープキャリアパッケー
ジと称する半導体装置におけるフレキシブルテープ配線
基板の柔軟性を損なうことなく、テープキャリアパッケ
ージの寸法精度の安定したフレキシブル配線基板の提供
が可能となる。
【0015】
【発明の効果】以上の説明から明かなように本発明はテ
ープキャリアパッケージと称する半導体装置において、
フレキシブルテープ配線基板のリードとダミーリドの組
み合わせでリードが均一である。このためフレキシブル
テープ配線基板自体の反りによる隙間の寸法のバラツキ
を吸収し、モールド剤の流動条件も安定し、テープキャ
リアパッケージの寸法精度及び歩留りを極めて向上させ
ることのできる半導体装置を容易に提供することが可能
となる。
【図面の簡単な説明】
【図1】本発明実施例を模式的に示した正面図である。
【図2】テープキャリアパッケージと称する半導体装置
の代表的な断面構造図である。
【図3】テープキャリアパッケージと称する半導体装置
の正面構造図である。
【符号の説明】
1 半導体装置 2 フレキシブルテープ配線基板 3 配線パターン 4 半導体素子 5 バンプ 6 リード 7 ソルダーレジスト 8 フレキシブルテープ 9 デバイスホール 10 モールド剤 11 ダミーリード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】フレキシブルテープの表面に銅箔で配線パ
    ターンが形成されたフレキシブルテープ配線基板で前記
    配線パターンの一端は半導体素子のバンプと接続される
    リードと半導体素子のバンプと接続されないリードを有
    することを特徴としたテープキャリアパッケージテープ
    配線基板のダミーリード構造。
JP8245350A 1996-09-17 1996-09-17 テープキャリアパッケージテープ配線基板のダミーリード構造 Withdrawn JPH1092872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8245350A JPH1092872A (ja) 1996-09-17 1996-09-17 テープキャリアパッケージテープ配線基板のダミーリード構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8245350A JPH1092872A (ja) 1996-09-17 1996-09-17 テープキャリアパッケージテープ配線基板のダミーリード構造

Publications (1)

Publication Number Publication Date
JPH1092872A true JPH1092872A (ja) 1998-04-10

Family

ID=17132374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8245350A Withdrawn JPH1092872A (ja) 1996-09-17 1996-09-17 テープキャリアパッケージテープ配線基板のダミーリード構造

Country Status (1)

Country Link
JP (1) JPH1092872A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084291A (en) * 1997-05-26 2000-07-04 Seiko Epson Corporation Tape carrier for TAB, integrated circuit device, a method of making the same, and an electronic device
JP2007142103A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 配線基板およびそれを用いた半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084291A (en) * 1997-05-26 2000-07-04 Seiko Epson Corporation Tape carrier for TAB, integrated circuit device, a method of making the same, and an electronic device
US6342727B1 (en) 1997-05-26 2002-01-29 Seiko Epson Corporation Tape carrier device for a tab
JP2007142103A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 配線基板およびそれを用いた半導体装置
JP4717604B2 (ja) * 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
JP3536023B2 (ja) Cof用テープキャリアおよびこれを用いて製造されるcof構造の半導体装置
US5563445A (en) Semiconductor device
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JP2004048022A (ja) 半導体集積回路装置の製造方法
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2001291739A (ja) 半導体装置およびそれを用いる液晶モジュール
JPH09152621A (ja) 液晶表示装置およびその製造方法
US6057174A (en) Semiconductor device, method of fabricating the same, and electronic apparatus
JPH10289931A (ja) テープキャリアおよびこれを用いたテープキャリアデバイス
JPH09232474A (ja) Fpc上のベアチップicの樹脂封止構造およびその製造方法
US6465876B1 (en) Semiconductor device and lead frame therefor
JPH1092872A (ja) テープキャリアパッケージテープ配線基板のダミーリード構造
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JPH10242213A (ja) フレキシブル基板
JP3271500B2 (ja) 半導体装置
JPH0537121A (ja) 半導体装置実装用基板およびこれを用いた半導体装置の実装方法
JP2000058701A (ja) 補強部付キャリアテープおよびこれを用いた半導体装置
JPH0645763A (ja) 印刷配線板
JP2774179B2 (ja) 半導体装置および電子装置
JP3373445B2 (ja) 半導体装置、半導体チップ用基板、半導体装置の製造方法
KR20010019260A (ko) 접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지
JPH04329649A (ja) Tab実装体
KR100886701B1 (ko) 에프비지에이 타입으로 반도체 칩을 패키징하는 방법
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JPH0385740A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202