JPS61180453A - 半導体装置の構造 - Google Patents

半導体装置の構造

Info

Publication number
JPS61180453A
JPS61180453A JP1993885A JP1993885A JPS61180453A JP S61180453 A JPS61180453 A JP S61180453A JP 1993885 A JP1993885 A JP 1993885A JP 1993885 A JP1993885 A JP 1993885A JP S61180453 A JPS61180453 A JP S61180453A
Authority
JP
Japan
Prior art keywords
wiring
dogbone
shape
contact hole
dog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1993885A
Other languages
English (en)
Inventor
Michiyoshi Hayase
早瀬 道芳
Shuichi Terai
寺井 秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1993885A priority Critical patent/JPS61180453A/ja
Publication of JPS61180453A publication Critical patent/JPS61180453A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はLSI内の配線とコンタクトホールとの重ね合
せ余裕を確保するために設ける、配線のコンタクトホー
ル部の寸法及び形状に係り、LSIの配線密度を上げて
チップ面積を小さくするのに好適な構造に関する。
〔発明の背景〕
LSI内の複数の配線層による配線を電気的に結合する
コンタクトホール部分(あるいはスルーホールともいう
)において、配線マスク間の位置合せ余裕をもたせるた
めに配線の寸法を広くすることは一般に知られた方法で
ある。以下、この配線の寸法を広げた形状部分をドツグ
ボーン部という。
従来のLSI内のドツグボーン部の形状は、第2図に示
すように、配線の中心線と平行な辺と直交する辺ででき
る四辺形である。例えば、半導体ハンドブック第2版、
オーム社(昭和52年)第543頁図7.153に一例
がある。このドツグボーン部の形状は、第2図のように
ドツグボーン部が配線格子の対角線上に並んだ場合に、
異なるドツグボーン部の間で最小許容距離を保って配線
格子間隔を設定すると、配線格子間隔が大きくなるとい
う問題が明らかになった。
〔発明の目的〕
本発明は、ドツグボーン部の四辺形の辺長が配線幅に比
べて約3倍弱以上大きい時に、従来のドツグボーン部の
形状よりもLSIの配線格子間隔を小さくして配線密度
を高くできるドッグボーン部の形状を提供することにあ
る。以下、従来の形状と本発明の形状を対比しながら内
容を説明する。
〔発明の概要〕
従来のドツグボーン部の形状は、配線の中心線との平行
線及び直交線から成る四辺形であった。
このため、一般に配線格子の対角に置いた時互に四辺形
の角aおよびbが接近する。本発明の要点は四辺形の角
は四辺形の中心から最も遠い点であるので、中心から最
も近い辺の中央を互に接近させれば配線格子間隔を小さ
くできるという原理に基づく。
〔発明の実施例〕
本発明の一実施例を第1図により説明する。
本発明はドツグボーン部1の形状を、配線の中心線に対
して45度傾いた線を辺とする四角形にすることである
。以下、この45度傾いた四辺形を斜四辺形と云う。
本発明の効果は、ドツグボーン部1の辺の長さt2が配
線幅3に比べて大きくなった時に、第2図に示す従来の
配線の中心線と平行な辺をもつ同じ面積の四辺形のドツ
グボーン部4に比べて、配線の中心線間距離を小さくす
ることができ、Ls工の配線密度を高くしてチップ面積
を小さくできることである。
次に、従来のドツグボーン部4の形状と比べて、本発明
のドツグボーン部1の形状が効果を発揮する場合の条件
と効果について詳述する。
チップ面積を小さくするためには、配線密度を高くする
会費があり、配線密度を高くするには配線格子の間隔(
第1図のt5.第2図のt6)を小さくする必要がある
。一方、2つの配線を結合するコンタクトホールのまわ
りにはドツグボーン部の広がりがあるため、レイアウト
設計時には次の3種の最小許容距離をすべて満さねばな
らない。
(1)平行した配線どうしの配線中心線間の最小許容距
離。
(2)  コンタクトホール中心と配線中心線との間の
最小許容距離。
(8)  :y ンタクトホール中心とコンタクトホー
ル中心との間の最小許容距離。
これら3者の値の大きさは(1) < (2) < (
1)の関係がある。配線格子を用いてレイアウト設計す
る場合、配線格子間隔をコンタクトホール中心と配線の
中心線との間の最小許容距離にするのが普通である。
配線格子の間隔(第1図のt5、及び第2図のt6)を
コンタクトホールの中心と配線の中心線との間の最小許
容距離にした時、コンタクトホールのある格子点(第1
図の7、第2図の8)の隣の格子点(第1図の9、及び
第2図の10)には、別の電気信号のコンタクトホール
を置くことはできない。それは、配線格子間隔がコンタ
クトホール中心とコンタクトホール中心との間の最小許
容距離よシも小さいからである。しかし、コンタクトホ
ールのある格子点と対角線上の格子点(第1図の11、
及び第2図の12)については、配線格子間隔とドツグ
ボーン部の大きさと形状の関係によって、コンタクトホ
ールを置くことができたシ、できなかったシする。レイ
アウト設計のし易さからは、この対角線上の格子点にコ
ンタクトホールを置ける方がよい。そこで、対角線上の
格子点にコンタクトホールを置ける場合について、本発
明のドツグボーン部1の形状の時の配線格子間隔5が、
従来のドツグボーン部4の形状の時の配線格子間隔t6
よシも小さくできる条件を求める。
2つのドツグボーン部の形状による配線格子間隔を比較
するために、次の3つの値は同じとする。
(1)  ドツグボーン形状は正方形とし、この−辺の
長さt2゜これをbと表わす。
(2)配線の線幅t3゜これをWと表わす。
(8)配線と配線の隙間、または、配線とドツグボーン
部の隙間、または、ドツグボーン部とドツグボーン部の
隙間にあけなければならない隣接許容距離。これをmと
表わす。
第1図の斜正方形のドツグボーン部形状の時の配線格子
間隔t5をd、と表わし、第2図の正方形のドツグボー
ン部形状の時の配線格子間隔t6をd2と表わす。
配線格子の対角線上の格子点(第1図の7と11、また
は、第2図の8と12)にコンタクトホールを置くこと
ができるためには、次の2つの条件を同時に満さなけれ
ばならない。
(1)配線格子間隔が、コンタクトホール中心と配線中
心線間の最小許容距離以上である。
(2)配線格子の対角線が、コンタクト中心とコンタク
ト中心との間の最小許容距離以上である。
第1図の斜正方形の時の上記2条件は となる。(1−1)の条件を満たせば (1−2)の条
件を自動的に満たすので、第1図のドツグボーン部形状
では(1−1)条件を満たせばよい。
嬉2図の正方形の時の上記2条件は、 となる。これは、bの値を変化させると、dzが(2−
1)式で決まったり、(2−2)式で決まつたりする。
これを整理すると次になる。
配線格子間隔は小さい方がよいので、等号が成立する時
のdI、dzの値とする。このd、とdzの値を比べて
小さい方が配線格子間隔を小さくする。従って、 (8)  b <w+ (2−v’2 ) mの時、す
なわち、dz <dI o第2図の正方形の方が配線格
子間隔が小さい。
(4)  b>”+(2−V丁)mの時、=  ((2
−V2)b W  (2v”)m1すなわち、更に b>2−キ[w+(2−v’2)m)の時、dl(dz
b<(w+(2v’2)m)の時、d + > d 2
゜2−v” (3) 、 (4)を総合すると、 b > −+ mの時、dt<dz。
−vT bく2−f+”の時・ 4・2d・・ トングボーン部の正方形が小さい時には第2図の形状の
方が配線格子間隔が小さく、ドツグボーン部の正方形が
大きい時には第1図の形状の方が配線格子間隔が小さく
なる。この分岐点は、b = −+ m −V2 である。
以上より、本発明のドッグボー7部1の形状は、b )
 2−V−!−+ m’:= 1・7 w + mの時
に、従来のドツグボーン部4の形状よりも配線格子間隔
を小さくできる。配線幅Wと隣接許容距離mはほぼ同じ
値であるので、m=wとおくと、b ) 2..7 W である。結局、ドツグボーン部の四辺形の辺長が配線幅
と比べて約3倍弱以上大きい時に、従来のドツグボーン
部の形状より配線密度を高くでき、LSIのチップ面積
を小さくできる。
〔発明の効果〕
配線のドツグボーン部の大きさが配線の線幅よりも大き
い時(トングボーン部の四辺形の一辺が配線幅のおよそ
3倍弱以上)、従来の第2図のドツグボーン部に比べて
配線格子間隔を小さくできる。配線格子間隔が小さくな
れば、配線密度を高くできてチップ面積を小さくするこ
とができる。
チップ面積を小さくできることは、ウェハーからのチッ
プの取得数を高くするとともに、良品取得率(歩留り率
)の向上につながり、チップのコストを下げるという経
済性効果を生む。
【図面の簡単な説明】
第1図は不発明のドツグボーン部の形状を示す図、第2
図は従来のドツグボーン部の形状を示す図である。 1・・・本祐明のドツグボーン、t2・・・ドツグボー
ン部の一辺の長さ、t3・・・金属配線の線幅、4・・
・従来のドツグボーン、t5.t6・・・配線格子間隔
、7.8・・・既にコンタクトホールがある格子点、9
゜10・・・コンタクトホールを作れない格子点、11
゜12・・・コンタクトホールを作れるとした格子点。

Claims (1)

    【特許請求の範囲】
  1.  コンタクトホールによつて2つ以上の異なる配線層を
    接続する半導体集積回路において、当該コンタクトホー
    ル部における配線パターンの形状を、一般の配線パター
    ンの幅よりも大きくすると共に、当該配線及びこれと直
    交する配線のいずれの中心線とも平行でない直線を辺と
    する四辺形としたことを特徴とする半導体装置の構造。
JP1993885A 1985-02-06 1985-02-06 半導体装置の構造 Pending JPS61180453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993885A JPS61180453A (ja) 1985-02-06 1985-02-06 半導体装置の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993885A JPS61180453A (ja) 1985-02-06 1985-02-06 半導体装置の構造

Publications (1)

Publication Number Publication Date
JPS61180453A true JPS61180453A (ja) 1986-08-13

Family

ID=12013148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993885A Pending JPS61180453A (ja) 1985-02-06 1985-02-06 半導体装置の構造

Country Status (1)

Country Link
JP (1) JPS61180453A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
JPWO2006035877A1 (ja) * 2004-09-29 2008-05-15 松下電器産業株式会社 半導体装置
US7435108B1 (en) 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US7638232B2 (en) 2003-02-04 2009-12-29 Brother Kogyo Kabushiki Kaisha Structure for mounting backup battery

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US7435108B1 (en) 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US7638232B2 (en) 2003-02-04 2009-12-29 Brother Kogyo Kabushiki Kaisha Structure for mounting backup battery
JPWO2006035877A1 (ja) * 2004-09-29 2008-05-15 松下電器産業株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2668981B2 (ja) 半導体集積回路
US20060081984A1 (en) Power grid layout techniques on integrated circuits
JPH06334104A (ja) 等長等負荷バス配線
JP2002190526A (ja) フリップチップ型半導体装置
JPH05121548A (ja) クロツク供給回路及びクロツク供給回路を有する集積回路
JPS61180453A (ja) 半導体装置の構造
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
JPH0293917A (ja) クロツク分配回路
JPS58197747A (ja) マスタスライスlsi
JPH0693480B2 (ja) 半導体集積回路装置
US6734547B2 (en) Semiconductor wiring structure having divided power lines and ground lines on the same layer
JPH07153844A (ja) 半導体集積回路装置
JP2508206B2 (ja) 集積回路装置
JP2656263B2 (ja) 半導体集積回路装置
JP2555774B2 (ja) 半導体集積回路
JPS5935448A (ja) マスタスライス集積回路装置
JPS63161638A (ja) 半導体集積回路の電源配線方法
JP2001036051A (ja) 半導体集積回路装置及びその設計方法
JPS60111443A (ja) 半導体集積回路
JPS62140430A (ja) 半導体集積回路の配線方法
JPS6020239Y2 (ja) バブルメモリチツプ
JPS60121756A (ja) 半導体集積回路装置
JP2707705B2 (ja) マスタースライス方式の半導体集積装置
JPH03179769A (ja) 半導体接続方法
JPS62128152A (ja) 半導体集積回路装置