JP2001036051A - 半導体集積回路装置及びその設計方法 - Google Patents
半導体集積回路装置及びその設計方法Info
- Publication number
- JP2001036051A JP2001036051A JP11209307A JP20930799A JP2001036051A JP 2001036051 A JP2001036051 A JP 2001036051A JP 11209307 A JP11209307 A JP 11209307A JP 20930799 A JP20930799 A JP 20930799A JP 2001036051 A JP2001036051 A JP 2001036051A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- wiring
- belonging
- designing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】別々の設計データ（ＣＡＤデータ）に依存して
いる集積回路どうしの接続部における精度の不安定箇所
をなくし、高信頼性の接続部構造を有する半導体集積回
路装置及びその設計方法を提供する。 【解決手段】ＬＳＩチップ１上においてゲートアレイ集
積回路１１側とマクロセル１２側の配線パターン相互の
接続端部１３は、互いに異なるＣＡＤグリッドに依存し
たデータにより自動配置配線されている。そこで、上記
接続端部１３は、ゲートアレイ集積回路１１側、マクロ
セル１２側のうちのいずれかの配線端部を幅広くした延
在端部を含んで構成される。これは自動配置配線の設計
段階において、ゲートアレイ集積回路側１１、マクロセ
ル側１２いずれかの配線端部に対して幅広の配線延在端
部を構成（配置設計）しておくものである。
いる集積回路どうしの接続部における精度の不安定箇所
をなくし、高信頼性の接続部構造を有する半導体集積回
路装置及びその設計方法を提供する。 【解決手段】ＬＳＩチップ１上においてゲートアレイ集
積回路１１側とマクロセル１２側の配線パターン相互の
接続端部１３は、互いに異なるＣＡＤグリッドに依存し
たデータにより自動配置配線されている。そこで、上記
接続端部１３は、ゲートアレイ集積回路１１側、マクロ
セル１２側のうちのいずれかの配線端部を幅広くした延
在端部を含んで構成される。これは自動配置配線の設計
段階において、ゲートアレイ集積回路側１１、マクロセ
ル側１２いずれかの配線端部に対して幅広の配線延在端
部を構成（配置設計）しておくものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置における内部配線構造に係り、特に別々の設計データ
から構成される集積回路どうしを同一の半導体チップ上
に集積する半導体集積回路装置及びその設計方法に関す
る。
置における内部配線構造に係り、特に別々の設計データ
から構成される集積回路どうしを同一の半導体チップ上
に集積する半導体集積回路装置及びその設計方法に関す
る。
【０００２】
【従来の技術】半導体集積回路装置の多機能化、大規模
集積化に伴い、一つのＬＳＩチップ製品について、全体
の回路開発をせず、機能の一部は外部から入手したマク
ロセルや他の機能セル等を利用して製品化することがあ
る。
集積化に伴い、一つのＬＳＩチップ製品について、全体
の回路開発をせず、機能の一部は外部から入手したマク
ロセルや他の機能セル等を利用して製品化することがあ
る。
【０００３】例えば、ゲートアレイ等から構成された集
積回路チップ上に、メモリ機能を提供するＤＲＡＭ（Dy
namic Random Access Memory）マクロセルを混載した
り、モジュール化されたＲＩＳＣ（Reduced Instructio
n Set Computer）型のプロセッサ・マクロセルを混載し
たりする。これにより、ＡＳＩＣ（Application Specif
ic Integrated Circuit；特定用途向けＩＣ）等、多機
能で大規模なＬＳＩチップ製品を短期間に設計・製造す
ることが可能である。
積回路チップ上に、メモリ機能を提供するＤＲＡＭ（Dy
namic Random Access Memory）マクロセルを混載した
り、モジュール化されたＲＩＳＣ（Reduced Instructio
n Set Computer）型のプロセッサ・マクロセルを混載し
たりする。これにより、ＡＳＩＣ（Application Specif
ic Integrated Circuit；特定用途向けＩＣ）等、多機
能で大規模なＬＳＩチップ製品を短期間に設計・製造す
ることが可能である。
【０００４】このような、外部から入手されるマクロセ
ルは、ベースとなるＳＯＧ（Sea ofGate）等のゲートア
レイ集積回路に設計データごと取り込んで組み合わされ
ることになる。その場合、ゲートアレイ集積回路の設計
データと上記マクロセルの設計データは、異なったＣＡ
Ｄ（Computer Aided Design）データで設計されている
ことが少なくない。
ルは、ベースとなるＳＯＧ（Sea ofGate）等のゲートア
レイ集積回路に設計データごと取り込んで組み合わされ
ることになる。その場合、ゲートアレイ集積回路の設計
データと上記マクロセルの設計データは、異なったＣＡ
Ｄ（Computer Aided Design）データで設計されている
ことが少なくない。
【０００５】別々の設計データでは、ＣＡＤグリッド及
びそれに伴う配線グリッドが異なっている場合があり、
ゲートアレイ集積回路とマクロセルとの相互の接続配線
端部を、両者の配線幅も含めて全て一致させて接続する
ことは困難である。
びそれに伴う配線グリッドが異なっている場合があり、
ゲートアレイ集積回路とマクロセルとの相互の接続配線
端部を、両者の配線幅も含めて全て一致させて接続する
ことは困難である。
【０００６】図４は従来のゲートアレイ集積回路側とマ
クロセル側の配線パターン相互の接続端部を示すパター
ン平面図である。互いに異なるＣＡＤグリッドに依存し
たデータを利用して配置配線する場合、所定の接続点で
全て一致させることは容易ではなく、図示のような接続
部４１１〜４１４となるパターンが発生する場合があ
る。
クロセル側の配線パターン相互の接続端部を示すパター
ン平面図である。互いに異なるＣＡＤグリッドに依存し
たデータを利用して配置配線する場合、所定の接続点で
全て一致させることは容易ではなく、図示のような接続
部４１１〜４１４となるパターンが発生する場合があ
る。
【０００７】このような接続部の精度の不安定さは、高
抵抗になったり、エレクトロマイグレーションによる断
線等、導電性に問題が生じる恐れがある。そのため、接
続部はＣＡＤ上で確認し、問題が起こらない接続構造に
仕上げるべく計算する時間を割いているのが現状であっ
た。
抵抗になったり、エレクトロマイグレーションによる断
線等、導電性に問題が生じる恐れがある。そのため、接
続部はＣＡＤ上で確認し、問題が起こらない接続構造に
仕上げるべく計算する時間を割いているのが現状であっ
た。
【０００８】
【発明が解決しようとする課題】このように、別々の設
計データ（ＣＡＤデータ）に依存している集積回路どう
しを１つの集積回路上に混載する技術構成では、ＣＡＤ
グリッド及びそれに伴う配線グリッドが異なっている場
合がある。
計データ（ＣＡＤデータ）に依存している集積回路どう
しを１つの集積回路上に混載する技術構成では、ＣＡＤ
グリッド及びそれに伴う配線グリッドが異なっている場
合がある。
【０００９】従って、双方の集積回路の接続配線端部を
互いに全て一致させて接続することは困難であり、相互
の接続部の精度が不安定であった。特に、マクロセルの
設計データをさらに縮小化して搭載しなければならない
場合などは、最悪、接続されるべき配線端部両者が全く
噛み合わず、オープンになってしまう箇所が現れる恐れ
がある。
互いに全て一致させて接続することは困難であり、相互
の接続部の精度が不安定であった。特に、マクロセルの
設計データをさらに縮小化して搭載しなければならない
場合などは、最悪、接続されるべき配線端部両者が全く
噛み合わず、オープンになってしまう箇所が現れる恐れ
がある。
【００１０】上記懸念を解消するため、接続部はＣＡＤ
上で確認し、問題が起こらない接続構造に仕上げるべく
計算し、時間を割き、結線作業はいわば手作業によらざ
るを得なかった。
上で確認し、問題が起こらない接続構造に仕上げるべく
計算し、時間を割き、結線作業はいわば手作業によらざ
るを得なかった。
【００１１】本発明は上記事情を考慮してなされたもの
で、その課題は、別々の設計データ（ＣＡＤデータ）に
依存している集積回路どうしにおける接続部の精度の不
安定箇所をなくし、高信頼性の接続部構造を有する半導
体集積回路装置及びその設計方法を提供することにあ
る。
で、その課題は、別々の設計データ（ＣＡＤデータ）に
依存している集積回路どうしにおける接続部の精度の不
安定箇所をなくし、高信頼性の接続部構造を有する半導
体集積回路装置及びその設計方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
装置は、第１の半導体集積回路と、前記第１の半導体集
積回路に隣接して配置された第２の半導体集積回路と、
前記第１の半導体集積回路に属する第１配線と第２の半
導体集積回路に属する第２配線の相互接続部とを具備
し、前記相互接続部は少なくとも前記第１、第２配線の
うちのいずれかを幅広くした延在端部で構成されている
ことを特徴とする。
装置は、第１の半導体集積回路と、前記第１の半導体集
積回路に隣接して配置された第２の半導体集積回路と、
前記第１の半導体集積回路に属する第１配線と第２の半
導体集積回路に属する第２配線の相互接続部とを具備
し、前記相互接続部は少なくとも前記第１、第２配線の
うちのいずれかを幅広くした延在端部で構成されている
ことを特徴とする。
【００１３】本発明は、第１の半導体集積回路に隣接し
て第２の半導体集積回路を配置し、両者所望の接続関係
を構築する半導体集積回路装置の設計方法であって、前
記第１、第２の半導体集積回路の各々が依存する配線グ
リッドが異なっているとき、前記第１、第２の半導体集
積回路いずれかの配線端部に対して幅広の配線延在端部
を構成しておき、前記第１の半導体集積回路に属する配
線と第２の半導体集積回路に属する配線とを配置配線接
続することを特徴とする。
て第２の半導体集積回路を配置し、両者所望の接続関係
を構築する半導体集積回路装置の設計方法であって、前
記第１、第２の半導体集積回路の各々が依存する配線グ
リッドが異なっているとき、前記第１、第２の半導体集
積回路いずれかの配線端部に対して幅広の配線延在端部
を構成しておき、前記第１の半導体集積回路に属する配
線と第２の半導体集積回路に属する配線とを配置配線接
続することを特徴とする。
【００１４】また、本発明のより好ましい実施態様とし
ては、第１の半導体集積回路に隣接して第２の半導体集
積回路を配置し、両者所望の接続関係を構築する半導体
集積回路装置の設計方法であって、前記第１、第２の半
導体集積回路の各々が依存する配線グリッドのうち、配
線グリッドのピッチが大きい方の半導体集積回路に属す
る配線において、配線グリッドのピッチが小さい方の半
導体集積回路に属する配線に関する配線グリッドのピッ
チの２倍を越えない幅広の配線延在端部を構成してお
き、前記第１の半導体集積回路に属する配線と第２の半
導体集積回路に属する配線とを配置配線接続することを
特徴とする。
ては、第１の半導体集積回路に隣接して第２の半導体集
積回路を配置し、両者所望の接続関係を構築する半導体
集積回路装置の設計方法であって、前記第１、第２の半
導体集積回路の各々が依存する配線グリッドのうち、配
線グリッドのピッチが大きい方の半導体集積回路に属す
る配線において、配線グリッドのピッチが小さい方の半
導体集積回路に属する配線に関する配線グリッドのピッ
チの２倍を越えない幅広の配線延在端部を構成してお
き、前記第１の半導体集積回路に属する配線と第２の半
導体集積回路に属する配線とを配置配線接続することを
特徴とする。
【００１５】また、本発明のより好ましい実施態様とし
ては、第１の半導体集積回路に隣接して第２の半導体集
積回路を配置し、両者所望の接続関係を構築する半導体
集積回路装置の設計方法であって、前記第１、第２の半
導体集積回路の各々が依存する配線グリッドのうち、配
線グリッドのピッチが小さい方の半導体集積回路に属す
る配線において、配線グリッドのピッチが大きい方の半
導体集積回路に属する配線に関する配線グリッドのピッ
チの２倍を越えない幅広の配線延在端部を構成してお
き、前記第１の半導体集積回路に属する配線と第２の半
導体集積回路に属する配線とを配置配線接続することを
特徴とする。
ては、第１の半導体集積回路に隣接して第２の半導体集
積回路を配置し、両者所望の接続関係を構築する半導体
集積回路装置の設計方法であって、前記第１、第２の半
導体集積回路の各々が依存する配線グリッドのうち、配
線グリッドのピッチが小さい方の半導体集積回路に属す
る配線において、配線グリッドのピッチが大きい方の半
導体集積回路に属する配線に関する配線グリッドのピッ
チの２倍を越えない幅広の配線延在端部を構成してお
き、前記第１の半導体集積回路に属する配線と第２の半
導体集積回路に属する配線とを配置配線接続することを
特徴とする。
【００１６】本発明によれば、幅広くした配線の延在端
部で構成された領域により、互いに異なる配線グリッド
に対する合わせ余裕を提供することになる。
部で構成された領域により、互いに異なる配線グリッド
に対する合わせ余裕を提供することになる。
【００１７】
【発明の実施の形態】図１は、本発明の基本的な実施形
態に係る半導体集積回路装置の要部構成を示す平面図で
ある。例えばＬＳＩチップ１上においてＳＯＧ構成のゲ
ートアレイ集積回路１１側とマクロセルで構成される集
積回路１２（マクロセル１２と称する）側の配線パター
ン相互の接続端部１３を示している。互いに異なるＣＡ
Ｄグリッド及びそれに伴う配線グリッドに依存したデー
タにより自動配置配線する場合、相互の接続端部１３は
所定の接続点で配線幅も含めて全て一致させることは不
可能である。
態に係る半導体集積回路装置の要部構成を示す平面図で
ある。例えばＬＳＩチップ１上においてＳＯＧ構成のゲ
ートアレイ集積回路１１側とマクロセルで構成される集
積回路１２（マクロセル１２と称する）側の配線パター
ン相互の接続端部１３を示している。互いに異なるＣＡ
Ｄグリッド及びそれに伴う配線グリッドに依存したデー
タにより自動配置配線する場合、相互の接続端部１３は
所定の接続点で配線幅も含めて全て一致させることは不
可能である。
【００１８】そこで、上記配線パターン相互の接続端部
１３は、ゲートアレイ集積回路１１側、マクロセル１２
側のうちのいずれかの配線端部を幅広くした延在端部を
含んで構成されている。
１３は、ゲートアレイ集積回路１１側、マクロセル１２
側のうちのいずれかの配線端部を幅広くした延在端部を
含んで構成されている。
【００１９】すなわち、依存するＣＡＤの配線グリッド
が異なっているゲートアレイ集積回路１１側とマクロセ
ル１２側の配線パターン相互の接続端部１３に関し、自
動配置配線の設計段階において、ゲートアレイ集積回路
側１１、マクロセル側１２いずれかの配線端部に対して
幅広の配線延在端部を構成しておくのである。
が異なっているゲートアレイ集積回路１１側とマクロセ
ル１２側の配線パターン相互の接続端部１３に関し、自
動配置配線の設計段階において、ゲートアレイ集積回路
側１１、マクロセル側１２いずれかの配線端部に対して
幅広の配線延在端部を構成しておくのである。
【００２０】図２は、本発明の実施形態に係る半導体集
積回路装置の設計方法を示す平面図である。図１と同様
の箇所は同一符号を付す。ゲートアレイ集積回路１１に
隣接してマクロセル１２を配置し、両者所望の接続関係
を構築する。この配置配線設計段階において、互いのＣ
ＡＤグリッドが異なり、例えばゲートアレイ集積回路１
１の依存する配線グリッドのピッチＰ１よりマクロセル
１２の依存する配線グリッドのピッチＰ２が小さくなっ
ている。
積回路装置の設計方法を示す平面図である。図１と同様
の箇所は同一符号を付す。ゲートアレイ集積回路１１に
隣接してマクロセル１２を配置し、両者所望の接続関係
を構築する。この配置配線設計段階において、互いのＣ
ＡＤグリッドが異なり、例えばゲートアレイ集積回路１
１の依存する配線グリッドのピッチＰ１よりマクロセル
１２の依存する配線グリッドのピッチＰ２が小さくなっ
ている。
【００２１】そこで、ゲートアレイ集積回路１１側に属
する各配線１１１において、マクロセル１２に属する配
線グリッドのピッチ（Ｐ２）の２倍を越えない程度の幅
広の配線延在端部１３１を構成（配置設計）しておく。
このようにして、ゲートアレイ集積回路１１側に属する
各配線１１１とマクロセル１２側に属する各配線１２１
とを自動配置配線接続する。
する各配線１１１において、マクロセル１２に属する配
線グリッドのピッチ（Ｐ２）の２倍を越えない程度の幅
広の配線延在端部１３１を構成（配置設計）しておく。
このようにして、ゲートアレイ集積回路１１側に属する
各配線１１１とマクロセル１２側に属する各配線１２１
とを自動配置配線接続する。
【００２２】図３は、本発明の他の実施形態に係る半導
体集積回路装置の設計方法を示す平面図である。図１と
同様の箇所は同一符号を付す。ゲートアレイ集積回路１
１に隣接してマクロセル１２を配置し、両者所望の接続
関係を構築する。この配置配線設計段階において、互い
のＣＡＤグリッドが異なり、例えばゲートアレイ集積回
路１１の依存する配線グリッドのピッチＰ１よりマクロ
セル１２の依存する配線グリッドのピッチＰ２が小さく
なっている。
体集積回路装置の設計方法を示す平面図である。図１と
同様の箇所は同一符号を付す。ゲートアレイ集積回路１
１に隣接してマクロセル１２を配置し、両者所望の接続
関係を構築する。この配置配線設計段階において、互い
のＣＡＤグリッドが異なり、例えばゲートアレイ集積回
路１１の依存する配線グリッドのピッチＰ１よりマクロ
セル１２の依存する配線グリッドのピッチＰ２が小さく
なっている。
【００２３】そこで、マクロセル１２側に属する各配線
１２１において、ゲートアレイ集積回路１１に属する配
線グリッドのピッチ（Ｐ１）の２倍を越えない程度の幅
広の配線延在端部１３２を構成（配置設計）しておく。
このようにして、ゲートアレイ集積回路１１側に属する
各配線１１１とマクロセル１２側に属する各配線１２１
とを自動配置配線接続する。
１２１において、ゲートアレイ集積回路１１に属する配
線グリッドのピッチ（Ｐ１）の２倍を越えない程度の幅
広の配線延在端部１３２を構成（配置設計）しておく。
このようにして、ゲートアレイ集積回路１１側に属する
各配線１１１とマクロセル１２側に属する各配線１２１
とを自動配置配線接続する。
【００２４】上記各実施形態及びその方法によれば、接
続すべき２つの集積回路において互いのＣＡＤグリッド
が異なっても、接続部１３に関し幅広の配線延在端部１
３２を構成（配置設計）して相互接続することで、接続
部の精度が安定する。すなわち、幅広くした配線の延在
端部１３２で構成された領域により、互いに異なる配線
グリッドに対する合わせ余裕を提供することになる。
続すべき２つの集積回路において互いのＣＡＤグリッド
が異なっても、接続部１３に関し幅広の配線延在端部１
３２を構成（配置設計）して相互接続することで、接続
部の精度が安定する。すなわち、幅広くした配線の延在
端部１３２で構成された領域により、互いに異なる配線
グリッドに対する合わせ余裕を提供することになる。
【００２５】この結果、特に、マクロセルの設計データ
をさらに縮小化（shrink）して搭載しなければならない
場合などは、接続されるべき配線端部両者が安定して接
続でき、オープンになってしまう箇所が現れるような懸
念は解消される。よって、ＣＡＤ上で新たに計算する時
間をほとんど費やすことなく高信頼性の接続部構造が実
現できる。
をさらに縮小化（shrink）して搭載しなければならない
場合などは、接続されるべき配線端部両者が安定して接
続でき、オープンになってしまう箇所が現れるような懸
念は解消される。よって、ＣＡＤ上で新たに計算する時
間をほとんど費やすことなく高信頼性の接続部構造が実
現できる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
幅広くした配線の延在端部で構成された領域により、別
々の設計データ（ＣＡＤデータ）に依存している互いに
異なるＣＡＤグリッド（配線グリッド）に対する合わせ
余裕が与えられる。この結果、互いに異なるＣＡＤグリ
ッドを有する集積回路どうしの接続において、高信頼性
の接続部構造が短時間で実現できる半導体集積回路装置
及びその設計方法が提供できる。
幅広くした配線の延在端部で構成された領域により、別
々の設計データ（ＣＡＤデータ）に依存している互いに
異なるＣＡＤグリッド（配線グリッド）に対する合わせ
余裕が与えられる。この結果、互いに異なるＣＡＤグリ
ッドを有する集積回路どうしの接続において、高信頼性
の接続部構造が短時間で実現できる半導体集積回路装置
及びその設計方法が提供できる。
【図１】本発明の基本的な実施形態に係る半導体集積回
路装置の要部構成を示す平面図である。
路装置の要部構成を示す平面図である。
【図２】本発明の実施形態に係る半導体集積回路装置の
設計方法を示す平面図である。
設計方法を示す平面図である。
【図３】本発明の他の実施形態に係る半導体集積回路装
置の設計方法を示す平面図である。
置の設計方法を示す平面図である。
【図４】従来のゲートアレイ集積回路側とマクロセル側
の配線パターン相互の接続端部を示すパターン平面図で
ある。
の配線パターン相互の接続端部を示すパターン平面図で
ある。
１１…ゲートアレイ集積回路、１２…マクロセル、１３
…配線パターン相互の接続端部、１３１，１３２…配線
延在端部。
…配線パターン相互の接続端部、１３１，１３２…配線
延在端部。
Claims (4)
- 【請求項１】 第１の半導体集積回路と、 前記第１の半導体集積回路に隣接して配置された第２の
半導体集積回路と、 前記第１の半導体集積回路に属する第１配線と第２の半
導体集積回路に属する第２配線の相互接続部と、を具備
し、 前記相互接続部は少なくとも前記第１、第２配線のうち
のいずれかを幅広くした延在端部で構成されていること
を特徴とする半導体集積回路装置。 - 【請求項２】 第１の半導体集積回路に隣接して第２の
半導体集積回路を配置し、両者所望の接続関係を構築す
る半導体集積回路装置の設計方法であって、 前記第１、第２の半導体集積回路の各々が依存する配線
グリッドが異なっているとき、前記第１、第２の半導体
集積回路いずれかの配線端部に対して幅広の配線延在端
部を構成しておき、 前記第１の半導体集積回路に属する配線と第２の半導体
集積回路に属する配線とを配置配線接続することを特徴
とする半導体集積回路装置の設計方法。 - 【請求項３】 第１の半導体集積回路に隣接して第２の
半導体集積回路を配置し、両者所望の接続関係を構築す
る半導体集積回路装置の設計方法であって、 前記第１、第２の半導体集積回路の各々が依存する配線
グリッドのうち、配線グリッドのピッチが大きい方の半
導体集積回路に属する配線において、配線グリッドのピ
ッチが小さい方の半導体集積回路に属する配線に関する
配線グリッドのピッチの２倍を越えない幅広の配線延在
端部を構成しておき、 前記第１の半導体集積回路に属する配線と第２の半導体
集積回路に属する配線とを配置配線接続することを特徴
とする半導体集積回路装置の設計方法。 - 【請求項４】 第１の半導体集積回路に隣接して第２の
半導体集積回路を配置し、両者所望の接続関係を構築す
る半導体集積回路装置の設計方法であって、 前記第１、第２の半導体集積回路の各々が依存する配線
グリッドのうち、配線グリッドのピッチが小さい方の半
導体集積回路に属する配線において、配線グリッドのピ
ッチが大きい方の半導体集積回路に属する配線に関する
配線グリッドのピッチの２倍を越えない幅広の配線延在
端部を構成しておき、 前記第１の半導体集積回路に属する配線と第２の半導体
集積回路に属する配線とを配置配線接続することを特徴
とする半導体集積回路装置の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209307A JP2001036051A (ja) | 1999-07-23 | 1999-07-23 | 半導体集積回路装置及びその設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209307A JP2001036051A (ja) | 1999-07-23 | 1999-07-23 | 半導体集積回路装置及びその設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001036051A true JP2001036051A (ja) | 2001-02-09 |
Family
ID=16570798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11209307A Withdrawn JP2001036051A (ja) | 1999-07-23 | 1999-07-23 | 半導体集積回路装置及びその設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001036051A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004028023A1 (ja) * | 2002-09-18 | 2004-04-01 | Nec Corporation | 無線通信装置及びそれを用いた無線通信システム |
| WO2016129109A1 (ja) * | 2015-02-13 | 2016-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-07-23 JP JP11209307A patent/JP2001036051A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004028023A1 (ja) * | 2002-09-18 | 2004-04-01 | Nec Corporation | 無線通信装置及びそれを用いた無線通信システム |
| WO2016129109A1 (ja) * | 2015-02-13 | 2016-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JPWO2016129109A1 (ja) * | 2015-02-13 | 2017-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9947708B2 (en) | 2015-02-13 | 2018-04-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6987293B2 (en) | Semiconductor integrated circuit device and standard cell placement design method | |
| US6404226B1 (en) | Integrated circuit with standard cell logic and spare gates | |
| US6820248B1 (en) | Method and apparatus for routing interconnects to devices with dissimilar pitches | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| KR20010029851A (ko) | 표준 셀, 표준 셀 어레이 및 표준 셀들을 배치하고루팅하는 시스템 및 방법 | |
| US4499484A (en) | Integrated circuit manufactured by master slice method | |
| JPH10335612A (ja) | 高密度ゲートアレイセル構造およびその製造方法 | |
| KR930003838B1 (ko) | 유니트 블록(unit block)구조를 갖는 바이폴라 집적회로 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| EP0021661B1 (en) | Semiconductor master-slice device | |
| JP2001036051A (ja) | 半導体集積回路装置及びその設計方法 | |
| US20030038377A1 (en) | Flip chip semiconductor integrated circuit | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| US7073154B1 (en) | Apparatus and methods for interconnect zones and associated cells in integrated circuits | |
| JP2001036016A (ja) | 半導体集積回路装置及びその設計方法 | |
| JPH0221145B2 (ja) | ||
| JP2001036053A (ja) | 半導体集積回路装置及びその設計方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP2001036052A (ja) | 半導体集積回路装置及びその設計方法 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JP2000269341A (ja) | 機能マクロ及びその設計方法、及び半導体装置の設計方法 | |
| JPS63300530A (ja) | 集積回路 | |
| JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
| JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |