JPH01231346A - 集積回路の設計方法 - Google Patents
集積回路の設計方法Info
- Publication number
- JPH01231346A JPH01231346A JP5863288A JP5863288A JPH01231346A JP H01231346 A JPH01231346 A JP H01231346A JP 5863288 A JP5863288 A JP 5863288A JP 5863288 A JP5863288 A JP 5863288A JP H01231346 A JPH01231346 A JP H01231346A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- special function
- wiring
- cell
- special functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の設計方法に関し、特にＲＯＭ、ＲＡ
Ｍ、ＰＬＡ又はハードマクロ等の特殊機能セルを含んだ
集積回路の設計方法に関する。
Ｍ、ＰＬＡ又はハードマクロ等の特殊機能セルを含んだ
集積回路の設計方法に関する。
集積度の増大に伴ない、マスタスライスＬＳＩでもラン
ダム論理回路だけでなく、ＲＯＭ、ＲＡＭ、ＰＬＡ又は
既設針のハードマクロといった特殊機能セルを１チツプ
内に搭載したものが使用されてきている。
ダム論理回路だけでなく、ＲＯＭ、ＲＡＭ、ＰＬＡ又は
既設針のハードマクロといった特殊機能セルを１チツプ
内に搭載したものが使用されてきている。
従来、この種の集積回路の設計方法としては、縦方向及
び横方向に規則的に配列された基本セルの一部領域を、
搭載すべき特殊機能セルで置き換えるというマスタスラ
イス型ＬＳＩの設計方法が提案されている。
び横方向に規則的に配列された基本セルの一部領域を、
搭載すべき特殊機能セルで置き換えるというマスタスラ
イス型ＬＳＩの設計方法が提案されている。
この設計方法の詳細は、アール ドーンズ（Ｒ。
Ｄｏｎｚｅ）他、ｒＰＨＩＬＯ−超ＬＳＩ設計システム
Ｊプロシーディング オブ ナインティースデザイン
オートメーション コンファランス（Ｐｒｏｃｅｅｄｉ
ｎｇｓ ｏｆ １９ｔｈ Ｄｅｓｉｇｎ Ａｕｔｏｍａ
口ｏｎ Ｃｏｆｅｒｅｎｃｅ）、 １９８２年、１６３
〜１６９頁に記載されている。
Ｊプロシーディング オブ ナインティースデザイン
オートメーション コンファランス（Ｐｒｏｃｅｅｄｉ
ｎｇｓ ｏｆ １９ｔｈ Ｄｅｓｉｇｎ Ａｕｔｏｍａ
口ｏｎ Ｃｏｆｅｒｅｎｃｅ）、 １９８２年、１６３
〜１６９頁に記載されている。
この設計方法は、第２図に示すように、半導体基板２上
のほぼ全面に複数の基本セル３が規則正しく配置設定さ
れた既設針のマスタスライスＬＳＩ基板１１の上に、Ｒ
ＯＭ、ＲＡＭ及びハードマイクロ等の所定の機能をもつ
特殊機能セル４ａ、４ｂを配置設定した後、これら特殊
機能セル４−．４ｂと重なる基本セル３を除去して配線
設計を行うもので、特殊機能セル４−．４ｂと重なる基
本セル３群の境界寸法がこの特殊機能セル４−．４ｂの
外形寸法と一致しなければならないという制約があった
。
のほぼ全面に複数の基本セル３が規則正しく配置設定さ
れた既設針のマスタスライスＬＳＩ基板１１の上に、Ｒ
ＯＭ、ＲＡＭ及びハードマイクロ等の所定の機能をもつ
特殊機能セル４ａ、４ｂを配置設定した後、これら特殊
機能セル４−．４ｂと重なる基本セル３を除去して配線
設計を行うもので、特殊機能セル４−．４ｂと重なる基
本セル３群の境界寸法がこの特殊機能セル４−．４ｂの
外形寸法と一致しなければならないという制約があった
。
上述した従来の集積回路の設計方法は、基本セル３を特
殊機能セル４ａ、４ｂで置き換えるとき、置き換えられ
る基本セル３群の境界寸法と特殊機能セル４−．４ｂの
外形寸法とが一致しなければならないという制約がある
ので、特殊機能セル４．．４ｂは、マスタスライスＬＳ
Ｉ基板１１上の基本セル３の配列に合わせて設計しなけ
ればならないだけでなく、基本セル３の配列間隔の異な
るマスタスライスＬ Ｓ Ｉ基板に対しては、同一機能
で外形寸法の異なる特殊機能セルを用意しなければなら
ず、設計が煩雑になり設計工数が増大するという欠点が
ある。
殊機能セル４ａ、４ｂで置き換えるとき、置き換えられ
る基本セル３群の境界寸法と特殊機能セル４−．４ｂの
外形寸法とが一致しなければならないという制約がある
ので、特殊機能セル４．．４ｂは、マスタスライスＬＳ
Ｉ基板１１上の基本セル３の配列に合わせて設計しなけ
ればならないだけでなく、基本セル３の配列間隔の異な
るマスタスライスＬ Ｓ Ｉ基板に対しては、同一機能
で外形寸法の異なる特殊機能セルを用意しなければなら
ず、設計が煩雑になり設計工数が増大するという欠点が
ある。
また、特殊機能セル４−．４ｂは占有面積が大きく、か
つその領域上は他の配線６が通過できないことが多い。
つその領域上は他の配線６が通過できないことが多い。
その上、特殊機能セル４−．４ｂは通常多くの信号入出
力端子を持つので、特殊機能セル４−．４ｂの境界が置
き換えられる基本セル３群の境界と一致している従来の
設計方法では、特殊機能セル４−．４ｂの周辺で接続不
能な配線が生じやすいという欠点がある。
力端子を持つので、特殊機能セル４−．４ｂの境界が置
き換えられる基本セル３群の境界と一致している従来の
設計方法では、特殊機能セル４−．４ｂの周辺で接続不
能な配線が生じやすいという欠点がある。
本発明の目的は、任意の形状及び外形寸法の特殊機能セ
ルを使用することができて設計工数を低減することがで
き、かつ配線が接続不能となることを防１Ｆすることが
できる集積回路の設計方法を提供することにある。
ルを使用することができて設計工数を低減することがで
き、かつ配線が接続不能となることを防１Ｆすることが
できる集積回路の設計方法を提供することにある。
本発明の集積回路の設計方法は、半導体基板上のほぼ全
面に、縦方向及び横方向に規則的に複数の基本セルを配
列したマスタスライスＬＳＩ基板上の所定の位置に、特
定の機能を備えた少なくとも１つの特殊機能セルを配置
設定する手順と、配置設定された前記特殊機能セルの各
辺の外側に所定の広さの配線領域を配置設定する手順と
、前記特殊機能セル及び配線領域と重なる前記基本セル
を除去する手順と、前記基本セル間、前記特殊機能セル
・基本セル間及び特殊機能セル間を接続する配線を配置
設定する手順とを有している。
面に、縦方向及び横方向に規則的に複数の基本セルを配
列したマスタスライスＬＳＩ基板上の所定の位置に、特
定の機能を備えた少なくとも１つの特殊機能セルを配置
設定する手順と、配置設定された前記特殊機能セルの各
辺の外側に所定の広さの配線領域を配置設定する手順と
、前記特殊機能セル及び配線領域と重なる前記基本セル
を除去する手順と、前記基本セル間、前記特殊機能セル
・基本セル間及び特殊機能セル間を接続する配線を配置
設定する手順とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）はそれぞれ本発明の一実施例を説
明するための設計順に示したマスタスライスＬＳＩ基板
の配置図である。
明するための設計順に示したマスタスライスＬＳＩ基板
の配置図である。
マスタスライスＬＳＩ基板１には、第１図（ａ＞に示す
ように、半導体基板２上のほぼ全面に縦方向及び横方向
に複数の基本セル３が規則的に配列された既設針のマス
タスライスＬＳＩ基板を使用する。
ように、半導体基板２上のほぼ全面に縦方向及び横方向
に複数の基本セル３が規則的に配列された既設針のマス
タスライスＬＳＩ基板を使用する。
次に第１図（ｂ）に示すように、まず、マスタスライス
ＬＳＩ基板１上の所定の位置に、それぞれ任意の形状で
特定の機能をもつ特殊機能セル４Ａ 、４［１を配置設
定する。
ＬＳＩ基板１上の所定の位置に、それぞれ任意の形状で
特定の機能をもつ特殊機能セル４Ａ 、４［１を配置設
定する。
これらの配置設定する位置は、特殊機能セル４Ａ 、４
Ｂ間及び特殊機能セル４Ａ 、 ４Ｂ ・基本セル３間
等の配線接続関係を考慮して設定する。
Ｂ間及び特殊機能セル４Ａ 、 ４Ｂ ・基本セル３間
等の配線接続関係を考慮して設定する。
次に、特殊機能セル４Ａ、４Ｂの各辺の外側にそれぞれ
所定の広さの配線領域５Ａ、５Ｂを配置設定する。
所定の広さの配線領域５Ａ、５Ｂを配置設定する。
この配線領域５Ａ、５Ｂの広さは、これら特殊機能セル
４Ａ 、４Ｂに出入りする配線等が接続不能とならない
広さに設定する。
４Ａ 、４Ｂに出入りする配線等が接続不能とならない
広さに設定する。
次に、これら特殊機能セル４Ａ 、４Ｂ及び配線領域５
Ａ、５Ｂと重なる部分の基本セル３を除去し、基本セル
３．特殊機能セル４Ａ 、４Ｂ及び配線領域５Ａ、５Ｂ
の配置が決定される。
Ａ、５Ｂと重なる部分の基本セル３を除去し、基本セル
３．特殊機能セル４Ａ 、４Ｂ及び配線領域５Ａ、５Ｂ
の配置が決定される。
次に、第１図（ｃ）に示すように、基本セル３間、基本
セル３・特殊機能スラ４Ａ 、４Ｂ間及び特殊機能セル
４Ａ 、４８間を接続する配線６を配置設定し、所定の
機能をもつマスタスライスＬＳＩの配置配線の設計が終
了する。
セル３・特殊機能スラ４Ａ 、４Ｂ間及び特殊機能セル
４Ａ 、４８間を接続する配線６を配置設定し、所定の
機能をもつマスタスライスＬＳＩの配置配線の設計が終
了する。
このように、特殊機能セル４＾、４ａの周囲には所定の
広さの配線領域５Ａ、５Ｂが配置されるので、特殊機能
セル４Ａ 、４Ｂの形状及び寸法は、従来のような制約
されることがない。
広さの配線領域５Ａ、５Ｂが配置されるので、特殊機能
セル４Ａ 、４Ｂの形状及び寸法は、従来のような制約
されることがない。
以上説明したように本発明は、特殊機能セルの周囲に所
定の広さの配線領域を配置設定する構成とすることによ
り、任意の形状及び寸法の特殊機能セルを使用すること
ができ、既設針のマスタスライスＬＳＩ基板の基本セル
配列に制約されることが無いので設計が容易となり、設
計工数を低減することができ、かつ特殊機能セル、基本
セル等に出入りする配線が接続不能となることを防止す
ることができる効果がある。
定の広さの配線領域を配置設定する構成とすることによ
り、任意の形状及び寸法の特殊機能セルを使用すること
ができ、既設針のマスタスライスＬＳＩ基板の基本セル
配列に制約されることが無いので設計が容易となり、設
計工数を低減することができ、かつ特殊機能セル、基本
セル等に出入りする配線が接続不能となることを防止す
ることができる効果がある。
第１図（ａ）〜（Ｃ）はそれぞれ本発明の一実施例を説
明するための設計順に示したマスタスライスＬＳＩ基板
の配置図、第２図は従来の集積回路の設計方法を説明す
るためのマスタスライスＬＳＩ基板の配置図である。 １．１１・・・マスタスライスＬＳＩ基板、２・・・半
導体基板、３・・・基本セル、４Ａ 、４Ｂ 、４−
。 ４ｂ・・・特殊機能セル、５Ａ、５Ｂ・・・配線領域、
６・・・配線。 ′
明するための設計順に示したマスタスライスＬＳＩ基板
の配置図、第２図は従来の集積回路の設計方法を説明す
るためのマスタスライスＬＳＩ基板の配置図である。 １．１１・・・マスタスライスＬＳＩ基板、２・・・半
導体基板、３・・・基本セル、４Ａ 、４Ｂ 、４−
。 ４ｂ・・・特殊機能セル、５Ａ、５Ｂ・・・配線領域、
６・・・配線。 ′
Claims (1)
- 半導体基板上のほぼ全面に、縦方向及び横方向に規則
的に複数の基本セルを配列したマスタスライスＬＳＩ基
板上の所定の位置に、特定の機能を備えた少なくとも１
つの特殊機能セルを配置設定する手順と、配置設定され
た前記特殊機能セルの各辺の外側に所定の広さの配線領
域を配置設定する手順と、前記特殊機能セル及び配線領
域と重なる前記基本セルを除去する手順と、前記基本セ
ル間、前記特殊機能セル・基本セル間及び特殊機能セル
間を接続する配線を配置設定する手順とを有することを
特徴とする集積回路の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5863288A JPH01231346A (ja) | 1988-03-11 | 1988-03-11 | 集積回路の設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5863288A JPH01231346A (ja) | 1988-03-11 | 1988-03-11 | 集積回路の設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01231346A true JPH01231346A (ja) | 1989-09-14 |
Family
ID=13089958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5863288A Pending JPH01231346A (ja) | 1988-03-11 | 1988-03-11 | 集積回路の設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01231346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152437A (ja) * | 1991-11-29 | 1993-06-18 | Kawasaki Steel Corp | 配置・配線方法 |
-
1988
- 1988-03-11 JP JP5863288A patent/JPH01231346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152437A (ja) * | 1991-11-29 | 1993-06-18 | Kawasaki Steel Corp | 配置・配線方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0926736B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| KR960000514B1 (ko) | 반도체 집적회로 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| EP0021661B1 (en) | Semiconductor master-slice device | |
| JPH01231346A (ja) | 集積回路の設計方法 | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| JP2002026130A (ja) | 半導体集積回路及びｉ／ｏブロック配置方法 | |
| US20040241915A1 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPS6231501B2 (ja) | ||
| JPH02140952A (ja) | 集積回路の電源配線方法 | |
| JP3651654B2 (ja) | 機能マクロ及びその設計方法、及び半導体装置の設計方法 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JP2810181B2 (ja) | セルレイアウト方法 | |
| JPS60105251A (ja) | 半導体集積回路 | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPS63260150A (ja) | 集積回路の配置設計方法 | |
| JPS62273751A (ja) | 集積回路 | |
| JPH0475665B2 (ja) | ||
| JPH04162669A (ja) | 半導体集積回路 | |
| JPH04312957A (ja) | レイアウト設計方法 | |
| JP2982516B2 (ja) | 半導体集積回路のレイアウト方式 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JPS6369252A (ja) | 伸縮自在セル実現法 |