JPH05152437A - 配置・配線方法 - Google Patents
配置・配線方法Info
- Publication number
- JPH05152437A JPH05152437A JP3316295A JP31629591A JPH05152437A JP H05152437 A JPH05152437 A JP H05152437A JP 3316295 A JP3316295 A JP 3316295A JP 31629591 A JP31629591 A JP 31629591A JP H05152437 A JPH05152437 A JP H05152437A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- placement
- wiring
- scale
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電気回路の設計上、大規模セルの配置を決め
た後、自動配置・配線装置を用いて通常セルを配置する
とともに各セル間の配線を行う配置・配線方法におい
て、大規模セル周辺の配線の混雑に起因する配線長の増
大を抑制し、ショートの残留をなくすとともに、フロア
プラン時にかかる工数を削減する。 【構成】 大規模セル２、３周辺の一定領域を他セル配
置禁止領域５とし、通常セル６は大規模セルの配置領域
および他セル配置禁止領域以外の領域に配置するととも
に、他セル配置禁止領域を配線４を行うための領域とし
て用いる。
た後、自動配置・配線装置を用いて通常セルを配置する
とともに各セル間の配線を行う配置・配線方法におい
て、大規模セル周辺の配線の混雑に起因する配線長の増
大を抑制し、ショートの残留をなくすとともに、フロア
プラン時にかかる工数を削減する。 【構成】 大規模セル２、３周辺の一定領域を他セル配
置禁止領域５とし、通常セル６は大規模セルの配置領域
および他セル配置禁止領域以外の領域に配置するととも
に、他セル配置禁止領域を配線４を行うための領域とし
て用いる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の回路セルを同一
基板上に集積してなる電気回路の設計に関し、特に、通
常のセルに比較してそのサイズが著しく大きい大規模セ
ルを含む回路の設計において、大規模セルの配置を決め
た後、自動配置・配線装置を用いて通常セルを配置する
とともに各セル間の配線を行う配置・配線方法に関する
ものである。
基板上に集積してなる電気回路の設計に関し、特に、通
常のセルに比較してそのサイズが著しく大きい大規模セ
ルを含む回路の設計において、大規模セルの配置を決め
た後、自動配置・配線装置を用いて通常セルを配置する
とともに各セル間の配線を行う配置・配線方法に関する
ものである。
【０００２】
【従来の技術】従来この種の回路、例えばＲＡＭやＲＯ
Ｍ等を取り込んだＬＳＩの設計において、各セルの空間
的な配置および配線を決める際には、まずフロアプラン
の段階で通常のセルに比較して著しく大きいサイズを有
するＲＡＭやＲＯＭ等の大規模セルの配置を決めた後、
自動配置・配線装置を用いて通常セル（大規模セル以外
のセル）を配置するとともに各セル間の配線を行ってい
る。この場合、自動配置・配線装置は、まず大規模セル
の配置領域を避けて、通常セルを適当な混雑度となるよ
うに分布させて配置し、次いで接続すべきセル間に配線
相互の重なりを無視して配線を施した後、異なる配線相
互が電気的に短絡（ショート）してしまう部分を除去す
るために必要な迂回を行いながら改めて配線をし直す。
Ｍ等を取り込んだＬＳＩの設計において、各セルの空間
的な配置および配線を決める際には、まずフロアプラン
の段階で通常のセルに比較して著しく大きいサイズを有
するＲＡＭやＲＯＭ等の大規模セルの配置を決めた後、
自動配置・配線装置を用いて通常セル（大規模セル以外
のセル）を配置するとともに各セル間の配線を行ってい
る。この場合、自動配置・配線装置は、まず大規模セル
の配置領域を避けて、通常セルを適当な混雑度となるよ
うに分布させて配置し、次いで接続すべきセル間に配線
相互の重なりを無視して配線を施した後、異なる配線相
互が電気的に短絡（ショート）してしまう部分を除去す
るために必要な迂回を行いながら改めて配線をし直す。
【０００３】
【発明が解決しようとする課題】一般にこのようなＲＡ
ＭやＲＯＭ等の大規模セルを含むＬＳＩにおいては、当
該大規模セルの四隅の角部は水平方向と垂直方向の配線
が交差し、配線が特に混雑してショートが発生しやす
い。これに対し上述したように従来の配置・配線方法に
おいては、自動配置・配線装置によって通常セルを配置
する際にこのような事情は考慮されないため、配線段階
になってショートを避けるための迂回が多く必要にな
り、配線長が増大しがちであるのみならず、ショートが
除去し切れずに残ってしまうことも多い。またそのよう
な不都合を極力避けるため、大規模セル四隅の配線混雑
を十分考慮に入れたフロアプランを実行するのに多大な
労力と時間とを要していた。
ＭやＲＯＭ等の大規模セルを含むＬＳＩにおいては、当
該大規模セルの四隅の角部は水平方向と垂直方向の配線
が交差し、配線が特に混雑してショートが発生しやす
い。これに対し上述したように従来の配置・配線方法に
おいては、自動配置・配線装置によって通常セルを配置
する際にこのような事情は考慮されないため、配線段階
になってショートを避けるための迂回が多く必要にな
り、配線長が増大しがちであるのみならず、ショートが
除去し切れずに残ってしまうことも多い。またそのよう
な不都合を極力避けるため、大規模セル四隅の配線混雑
を十分考慮に入れたフロアプランを実行するのに多大な
労力と時間とを要していた。
【０００４】本発明の課題は、このような問題点を解消
することにある。
することにある。
【０００５】
【課題を解決するための手段】この発明は、大規模セル
周辺の一定領域を他セル配置禁止領域とし、通常セルは
大規模セルの配置領域および他セル配置禁止領域以外の
領域に配置するとともに、他セル配置禁止領域を配線領
域として用いるようにしたものである。
周辺の一定領域を他セル配置禁止領域とし、通常セルは
大規模セルの配置領域および他セル配置禁止領域以外の
領域に配置するとともに、他セル配置禁止領域を配線領
域として用いるようにしたものである。
【０００６】
【作用】自動配置段階において、通常セルは大規模セル
周辺の他セル配置禁止領域を避けて配置され、その領域
は空白のまま残される。自動配線の段階においては、配
置禁止の措置は解除され、当該領域は他の空白領域とと
もに配線用として使われる。大規模セル周辺の配線の混
雑する領域、例えばＲＡＭやＲＯＭの四隅に予め配線領
域が確保できるためその後の配線が楽になる。
周辺の他セル配置禁止領域を避けて配置され、その領域
は空白のまま残される。自動配線の段階においては、配
置禁止の措置は解除され、当該領域は他の空白領域とと
もに配線用として使われる。大規模セル周辺の配線の混
雑する領域、例えばＲＡＭやＲＯＭの四隅に予め配線領
域が確保できるためその後の配線が楽になる。
【０００７】各大規模セル周辺に設定する他セル配置禁
止領域の広さは、そのセルのピン数やサイズ等を考慮し
て決定される。大規模セルの配置を決めた後、各大規模
セルについて設定する他セル配置禁止領域の広さを決定
しそのデータを自動配置・配線装置に与えるようにして
もよいし、大規模セルの配置を与えれば、自動配置・配
線装置側で自動的に各大規模セルごとの他セル配置禁止
領域の広さを算定するように、自動配置・配線装置のプ
ログラムを作成してもよい。
止領域の広さは、そのセルのピン数やサイズ等を考慮し
て決定される。大規模セルの配置を決めた後、各大規模
セルについて設定する他セル配置禁止領域の広さを決定
しそのデータを自動配置・配線装置に与えるようにして
もよいし、大規模セルの配置を与えれば、自動配置・配
線装置側で自動的に各大規模セルごとの他セル配置禁止
領域の広さを算定するように、自動配置・配線装置のプ
ログラムを作成してもよい。
【０００８】
【実施例】図１〜図３により本発明の一実施例を説明す
る。図１はＲＡＭおよびＲＯＭを含むＬＳＩに本発明を
適用した場合について、その配置・配線の各段階を順に
示したものである。初め何も配置されていないチップ領
域１に対して（図１（ａ））、フロアプランの段階でＲ
ＡＭ２およびＲＯＭ３の配置を決める（図１（ｂ））。
この作業は人手によって行われ、ＲＡＭ２およびＲＯＭ
３を配置した領域は、次の自動配置・配線装置による作
業においてはセル配置および配線の禁止領域となる。こ
れらＲＡＭ２およびＲＯＭ３は他のセルに比較してその
サイズが極めて大きく、図２に示すようにその四隅は水
平方向と垂直方向の配線４が交差して配線が特に混雑す
る。
る。図１はＲＡＭおよびＲＯＭを含むＬＳＩに本発明を
適用した場合について、その配置・配線の各段階を順に
示したものである。初め何も配置されていないチップ領
域１に対して（図１（ａ））、フロアプランの段階でＲ
ＡＭ２およびＲＯＭ３の配置を決める（図１（ｂ））。
この作業は人手によって行われ、ＲＡＭ２およびＲＯＭ
３を配置した領域は、次の自動配置・配線装置による作
業においてはセル配置および配線の禁止領域となる。こ
れらＲＡＭ２およびＲＯＭ３は他のセルに比較してその
サイズが極めて大きく、図２に示すようにその四隅は水
平方向と垂直方向の配線４が交差して配線が特に混雑す
る。
【０００９】そこで本実施例では、このような大規模セ
ルたるＲＡＭ２およびＲＯＭ３の四隅の一定領域を他セ
ル配置禁止領域５（図中斜線で示す）とし、次の自動配
置段階においてはこの他セル配置禁止領域５を避けて通
常セル６（図中縦線で示す）を配置する（図１
（ｃ））。次いで自動配線段階において、ショートが起
きないようにすべてのセル間の配線４を決めて行くが、
このときは他セル配置禁止領域５であった部分は他の空
白領域とともに配線用として使われる。
ルたるＲＡＭ２およびＲＯＭ３の四隅の一定領域を他セ
ル配置禁止領域５（図中斜線で示す）とし、次の自動配
置段階においてはこの他セル配置禁止領域５を避けて通
常セル６（図中縦線で示す）を配置する（図１
（ｃ））。次いで自動配線段階において、ショートが起
きないようにすべてのセル間の配線４を決めて行くが、
このときは他セル配置禁止領域５であった部分は他の空
白領域とともに配線用として使われる。
【００１０】各大規模セルの四隅に設定する他セル配置
禁止領域５の広さは、そのセルのピン数やサイズ等を考
慮して決定される。具体例として、チャネルレス形ゲー
トアレイの一種であるＳＯＧ（ｓｅａ ｏｆ ｇａｔ
ｅ）と呼ばれるＬＳＩ（回路規模２７０００ゲート）に
おいて、１０２４×８ビットのＲＡＭの四隅に設定した
例を図３に示す。図中の数字はゲートアレイの下地基本
セルたる１ベーシックセルを単位として表したものであ
る。
禁止領域５の広さは、そのセルのピン数やサイズ等を考
慮して決定される。具体例として、チャネルレス形ゲー
トアレイの一種であるＳＯＧ（ｓｅａ ｏｆ ｇａｔ
ｅ）と呼ばれるＬＳＩ（回路規模２７０００ゲート）に
おいて、１０２４×８ビットのＲＡＭの四隅に設定した
例を図３に示す。図中の数字はゲートアレイの下地基本
セルたる１ベーシックセルを単位として表したものであ
る。
【００１１】以上ＬＳＩの設計を例に説明したが、本発
明はこれに限定されるものではなく、例えば１つのボー
ド上に集積回路その他の個別部品等を配置して配線する
ような場合にも同様に適用できる。
明はこれに限定されるものではなく、例えば１つのボー
ド上に集積回路その他の個別部品等を配置して配線する
ような場合にも同様に適用できる。
【００１２】
【発明の効果】以上のように本発明によれば、大規模セ
ル周辺の一定領域を他セル配置禁止領域とし、自動配置
において通常セルを大規模セルの配置領域および他セル
配置禁止領域以外の領域に配置するようにしたことによ
り、その後の自動配線において、迂回による配線長の増
大を抑制し、かつ除去し切れずに残るショートをほとん
どなくすことができる効果がある。したがってまた、フ
ロアプラン時にかかる工数を削減することができる。
ル周辺の一定領域を他セル配置禁止領域とし、自動配置
において通常セルを大規模セルの配置領域および他セル
配置禁止領域以外の領域に配置するようにしたことによ
り、その後の自動配線において、迂回による配線長の増
大を抑制し、かつ除去し切れずに残るショートをほとん
どなくすことができる効果がある。したがってまた、フ
ロアプラン時にかかる工数を削減することができる。
【図１】本発明の一実施例の配置・配線方法を示す工程
平面図
平面図
【図２】大規模セル四隅の配線の混雑を示す平面図
【図３】他セル配置禁止領域の具体的な設定例を示す平
面図
面図
１…チップ領域、２…ＲＡＭ、３…ＲＯＭ、４…配線、
５…他セル配置禁止領域、６…通常セル
５…他セル配置禁止領域、６…通常セル
Claims (2)
- 【請求項１】 大規模セルを含む複数の回路セルを同一
基板上に集積してなる電気回路の設計上、大規模セルの
配置を決めた後、自動配置・配線装置を用いて大規模セ
ル以外の通常セルを配置するとともに各セル間の配線を
行う配置・配線方法において、 通常セルの配置は、大規模セル周辺の一定領域を他セル
配置禁止領域とした後、大規模セルの配置領域および他
セル配置禁止領域以外の領域内で行い、 各セル間の配線は、通常セル配置領域および大規模セル
配置領域以外の他セル配置禁止領域を含む領域内で行う
ことを特徴とする配置・配線方法。 - 【請求項２】 他セル配置禁止領域は、大規模セルの角
部に設けられるものであることを特徴とする請求項１に
記載の配置・配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3316295A JPH05152437A (ja) | 1991-11-29 | 1991-11-29 | 配置・配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3316295A JPH05152437A (ja) | 1991-11-29 | 1991-11-29 | 配置・配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152437A true JPH05152437A (ja) | 1993-06-18 |
Family
ID=18075528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3316295A Pending JPH05152437A (ja) | 1991-11-29 | 1991-11-29 | 配置・配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152437A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156465B2 (en) | 2005-09-09 | 2012-04-10 | Fujitsu Semiconductor Limited | Layout method and layout program for semiconductor integrated circuit device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260150A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 集積回路の配置設計方法 |
| JPH01231346A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 集積回路の設計方法 |
-
1991
- 1991-11-29 JP JP3316295A patent/JPH05152437A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260150A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 集積回路の配置設計方法 |
| JPH01231346A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 集積回路の設計方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156465B2 (en) | 2005-09-09 | 2012-04-10 | Fujitsu Semiconductor Limited | Layout method and layout program for semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07152802A (ja) | 配線設計方法 | |
| JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH07321211A (ja) | 半導体集積回路の配線方法 | |
| JP3529563B2 (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| US7266789B2 (en) | Method and apparatus of optimizing the IO collar of a peripheral image | |
| JPH05152437A (ja) | 配置・配線方法 | |
| JP3102365B2 (ja) | 配置配線方法 | |
| JPH04256338A (ja) | 集積回路の自動レイアウト方式 | |
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| US6550049B1 (en) | Semiconductor integrated circuit and method of designing the same | |
| JP3541782B2 (ja) | 半導体集積回路の設計方法 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JP2003347408A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2656840B2 (ja) | チャネル配線装置 | |
| JP3225823B2 (ja) | 半導体集積回路レイアウト方法 | |
| JPS63260150A (ja) | 集積回路の配置設計方法 | |
| JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH0794591A (ja) | 半導体集積回路装置の設計方法 | |
| JP2986279B2 (ja) | 配線方法およびプリント基板設計システム | |
| JP2620005B2 (ja) | 配置配線決定方法 | |
| JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
| JPH0289339A (ja) | 半導体集積回路装置 | |
| JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
| JP2003228596A (ja) | 半導体集積回路装置の配線方法 |