JPH04214667A - マスタースライス方式半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマスタースライス方式の
半導体集積回路装置の改良に関する。

【０００２】

【従来の技術】近年、半導体集積回路装置は、多品種少
量生産の傾向にあると共に、開発や製造期間の短縮が求
められている。このため、半導体基板上へのトランジス
タ素子の形成工程までを済ませた，いわゆるマスターを
予め準備しておき、その後の配線工程のみを行って所望
の半導体集積回路装置を構成している。つまり、マスタ
ースライス方式の半導体集積回路装置の需要が拡大して
来ている。

【０００３】ところで、従来の一般的なマスタースライ
ス方式の半導体集積回路装置は、トランジスタ素子形成
工程までを済ませたマスタースライス上に、セルを任意
に配置し、配線を行うことによって所望の半導体集積回
路装置を得ていた。

【０００４】上記従来のマスタースライス方式によって
任意の半導体集積回路を実現する配線例を第２図に示す
。同図において、１は半導体基板、２は基本セル領域、
３は配線領域、４〜１１は論理機能セル、４ａ〜４ｃ、
５ａ〜８ａ、１０ａ〜１０ｃは上記論理機能セル４〜１
１上の端子、１２は論理機能セル４〜１１内のフィード
スルー、１３〜３０は配線ピッチ、３１〜３４は配線で
ある。上記第２図では、半導体基板１上に基本セル領域
２と配線領域３とを交互に配置している。また、例えば
配線３２は、２つの論理機能セル４及び１０を相互に接
続する場合に、その間に位置する２つの論理機能セル６
及び８内のフィードスルー１２を使用して、論理機能セ
ル４，１０の端子４ａと端子１０ａとを接続している。 更に、配線３４は、２つの論理機能セル５及び１０を相
互に接続する場合に、その間に位置する２つの論理機能
セル７及び８内のフィードスルー１２を使用して、論理
機能セル５，１０の端子５ａと端子１０ｂとを接続して
いる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、次に端子６ａと端子８ａとを接続する場
合には、配線領域３の配線ピッチ２７は既に配線３２に
より使用され、配線ピッチ２８は既に配線３４により使
用されているので、その接続が困難である。また、フィ
ードスルー１２の位置が各論理機能セル４〜１１で異な
るために、配線が遠回りして配線長が長くなり、配線作
業のスピード性能が悪くなるという問題がある。さらに
、配線数が多い場合には、未配線が生じるという問題が
ある。

【０００６】本発明は上記従来の問題点を解決するもの
であり、その目的は、配線数が増加しても未配線が起り
難いと共に配線作業の能率化を図ったマスタースライス
方式の半導体集積回路装置を提供することにある。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、基本セル内のフィードスルーの位置を各
論理機能セルで共通にすることとする。

【０００８】つまり、本発明の具体的な解決手段は、単
一又は複数の基本セルを基準に少くとも２層配線を付加
して複数の論理機能セルを作成する場合に、上記各基本
セルに、該各基本セルの潜在的なトランジスタと平行す
る方向の配線トラックの一部に２層目の金属配線を使用
しないフィードスルートラックを設け、該各フィードス
ルートラックの上記各基本セル内の位置を、各論理機能
セル間で共通にする構成としている。

【０００９】

【作用】上記の構成により、本発明では、各論理機能セ
ルのフィードスルーが直線上に並んでいるので、複数の
セル列を跨いで配線する場合に、フィードスルーを通る
配線を途中で折り曲げる必要がなくなる。このことによ
り、途中の直交方向の配線チャネルを無駄に使用するこ
となく配線できるので、配線長を短縮できると共に、配
線数が多い場合にも未配線を起し難く、また配線作業を
短期間で行い得てその能率化を図ることができる。

【００１０】

【実施例】以下、本発明の実施例を図面に基いて説明す
る。第１図は本発明のマスタースライス方式半導体集積
回路装置の配線を示す。同図において、１は半導体基板
、２は基本セル列領域、３は配線領域、３６，３６…は
基本セル、４〜１１は論理機能セルであって、その一部
の論理機能セル４，７，８及び１０は２個の基本セル３
６を基準に作成され、他の論理機能セル５，６，９及び
１１は単一の基本セル３６を基準に作成されている。 また、同図において、４ａ〜４ｃ，５ａ〜８ａ，１０ａ
〜１０ｃは論理機能セル４〜１１上の端子、１２…は各
基本セル３６…の潜在的なトランジスタと平行する方向
の配線トラックの一部に設けられた，２層目の金属配線
を使用しないフィードスルートラックである。さらに、
１３〜３０は各基本セル３６毎に２層配線を採るように
設けた配線グリッド、３１〜３５は配線である。

【００１１】上記各基本セル３６…のフィードスルート
ラック１２の位置は固定されている。つまり、各基本セ
ル３６において、基本セル３６内の基本トランジスタ形
成部である図中右端とされていて、各フィードスルート
ラック１２の位置は、各論理機能セル４〜１１の間で共
通となっている。

【００１２】次に、以上のように構成されたマスタース
ライス方式半導体集積回路装置の配線について、その構
成を説明する。

【００１３】論理機能セル４上の端子４ａは、配線グリ
ッド１５，２６及び１８を通る配線３１によって論理機
能セル７上の端子７ａと接続されている。また、論理機
能セル４上の端子４ｂは、配線グリッド１６，２５，１
７，３０及び１５を順に通って論理機能セル６及び８の
フィードスルートラック１２を一直線上に通過する配線
３２によって論理機能セル１０上の端子１０ａと接続さ
れている。同様にして、論理機能セル５上の端子５ａは
配線グリッド２１，２５，２０，２９及び１８を順に通
って論理機能セル７と８のフィードスルートラック１２
を一直線上に通過する配線３４によって論理機能セル１
０上の端子１０ｂと接続されている。加えて、論理機能
セル４上の端子４ｃも、配線グリッド１９，２６，２３
，３０及び１９を順に通って論理機能セル７及び９のフ
ィードスルートラック１２を一直線上に通過する配線３
３によって論理機能セル１０上の端子１０ｃと接続され
ている。また、論理機能セル６上の端子６ａも、配線グ
リッド１５，２７及び１９を順に通って論理機能セル８
上の端子８ａと接続されている。

【００１４】ここに、各基本セル内３６…のフィードス
ルートラック１２の位置が各論理機能セル４〜１１で共
通となっているので、各論理機能セル４〜１１のフィー
ドスルートラック１２が一直線上に並ぶ。このことによ
り、フィードスルートラック１２を通る配線が一直線と
なるので、使用する配線グリッドの数が低減されるとと
もに、配線長も短く未配線が起り難いマスタースライス
方式の半導体集積回路装置が実現できる。

【００１５】尚、上記実施例では、フィードスルートラ
ック１２の位置を基本セル３６の右端としたが、各論理
機能セル４〜１１で共通であれば基本セル３６内のフィ
ードスルートラック１２の位置は任意でよい。また、上
記実施例では、基本セル３６の単位を３グリッド当てと
し、その１グリッド分をフィードスルートラックとした
が、基本セルの単位をｎ（ｎ≧２，ｎは整数）グリッド
分とし、その中の１グリッド分をフィードスルートラッ
クとしても上記と同様の効果が得られる。

【００１６】さらに、上記実施例では、全ての論理機能
セル４〜１１においてフィードスルートラック１２の位
置を共通として説明したが、必ずしも全ての論理機能セ
ル４〜１１で共通である必要はなく、使用頻度の高い論
理機能セルに対して共通にする等の実施例においても同
様の効果が得られる。

【００１７】

【発明の効果】以上説明したように、本発明によれば、
基本セル内のフィードスルートラックの位置を各論理機
能セル間で共通にしたので、未配線を起こし難いと共に
、配線長が短くて済んで横方向配線チャネルを低減する
ことができる。よって、短期間でハイスピード且つ確実
な開発が可能となると共に、チップサイズが小さく且つ
低コストなマスタースライス方式半導体集積回路装置を
実現できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例を示すマスタースライス方式半
導体集積回路装置の配線の平面図である。

【図２】従来のマスタースライス半導体集積回路装置の
配線の平面図である。

【符号の説明】

２　　　　　　　　　　　　基本セル列領域３　　　　
　　　　　　　　配線領域 ４〜１１　　　　　　論理機能セル １２　　　　　　　　　　フィードスルートラック１３
〜３０　　　　配線グリッド ３１〜３５　　　　配線 ３６　　　　　　　　　　基本セル

Claims (2)

【特許請求の範囲】
1. 【請求項１】単一又は複数の基本セルを基準に少くとも
   ２層配線が付加されて作成された複数の論理機能セルを
   備え、上記各基本セルには、該各基本セルの潜在的なト
   ランジスタと平行する方向の配線トラックの一部に２層
   目の金属配線を使用しないフィードスルートラックが設
   けられていて、該各フィードスルートラックの上記各基
   本セル内の位置は、各論理機能セル間で共通であること
   を特徴とするマスタースライス方式半導体集積回路装置
   。
2. 【請求項２】フィードスルートラックは、基本セル内の
   基本トランジスタ形成部に設けられていることを特徴と
   する請求項１記載のマスタースライス方式半導体集積回
   路装置。