JPS63291434A - 半導体集積回路の配線方法 - Google Patents
半導体集積回路の配線方法Info
- Publication number
- JPS63291434A JPS63291434A JP12750287A JP12750287A JPS63291434A JP S63291434 A JPS63291434 A JP S63291434A JP 12750287 A JP12750287 A JP 12750287A JP 12750287 A JP12750287 A JP 12750287A JP S63291434 A JPS63291434 A JP S63291434A
- Authority
- JP
- Japan
- Prior art keywords
- feedthrough
- patterns
- pattern
- unused
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＬＳＩ 、ＶＬＳＩ等の半導体集積回路の配
線方法に関するものである。
線方法に関するものである。
従来の技術
配線通過可能ブロックに使用されるセルには、配線が上
下に突き抜けるフィードスルーが存在する。
下に突き抜けるフィードスルーが存在する。
第６図は、従来の半導体集積回路の配線方法を示すブロ
ック図である。３１は、セルフイードスルー位置と仮想
パターンの定義手段で、３２は、配線及び使用フィード
スルーの選択手段である。
ック図である。３１は、セルフイードスルー位置と仮想
パターンの定義手段で、３２は、配線及び使用フィード
スルーの選択手段である。
第７図は、セル上フィードスルー位置、仮想パターンの
定義手段を示す図である。２１はセル、２６はフィード
スルー用トラック、２７はフィードスルーの為の仮想パ
ターンである。第８図は、配線及び使用フィードスルー
の選択手段３２の結果を示す図である。２３は使用フィ
ードスルーパターン、２８は未使用トラックである。
定義手段を示す図である。２１はセル、２６はフィード
スルー用トラック、２７はフィードスルーの為の仮想パ
ターンである。第８図は、配線及び使用フィードスルー
の選択手段３２の結果を示す図である。２３は使用フィ
ードスルーパターン、２８は未使用トラックである。
以上のように構成された従来の半導体集積回路の配線方
法においては、セル２１上に、フィードスルー用トラッ
ク２６を割り当て、この部分に、指定された幅をもった
フィードスルーの為の仮想パターン２７を発生させ、配
線処理を行う方法をとっていた。
法においては、セル２１上に、フィードスルー用トラッ
ク２６を割り当て、この部分に、指定された幅をもった
フィードスルーの為の仮想パターン２７を発生させ、配
線処理を行う方法をとっていた。
発明が解決しようとする問題点
しかしながら、上記のような方法では、第８図に示すよ
うに、配線の結果、未使用トラック２８が生じることが
ある。この未使用トラック２８の部分に浮遊容量が生じ
、問題となっている。また、フィードスルー用に割シ当
てたトラック２ｅのうち、配線の結果、実際に使用され
るのは、８〜９割であり、仮想パターン２７を発生させ
、更にフィードスルーのパターン２３を発生させている
ので、データ量が多くなるという問題点があった。
うに、配線の結果、未使用トラック２８が生じることが
ある。この未使用トラック２８の部分に浮遊容量が生じ
、問題となっている。また、フィードスルー用に割シ当
てたトラック２ｅのうち、配線の結果、実際に使用され
るのは、８〜９割であり、仮想パターン２７を発生させ
、更にフィードスルーのパターン２３を発生させている
ので、データ量が多くなるという問題点があった。
本発明は、上記のような問題点に鑑み、浮遊容量を発生
することなく、データ量を削減する半導体集積回路の配
線方法を提供することを目的とする。
することなく、データ量を削減する半導体集積回路の配
線方法を提供することを目的とする。
問題点を解決するだめの手段
本発明は、未使用フィードスルーパターンの記録手段と
、前記未使用フィードスルーパターンの除去手段を備え
未使用のフィードスルーパターンを除去することを特徴
とする半導体集積回路の配線方法である。
、前記未使用フィードスルーパターンの除去手段を備え
未使用のフィードスルーパターンを除去することを特徴
とする半導体集積回路の配線方法である。
作用
本発明は、最初にフィードスルーの為の実パターンをセ
ル上に定義しておき、配線処理後、未使用フィードスル
ーパターンをファイル等に記録しておき、前記未使用フ
ィードスルーパターンを前記フィードスルー実パターン
から除去するため、浮遊容量の減少が可能となる。
ル上に定義しておき、配線処理後、未使用フィードスル
ーパターンをファイル等に記録しておき、前記未使用フ
ィードスルーパターンを前記フィードスルー実パターン
から除去するため、浮遊容量の減少が可能となる。
実施例
本発明の実施例を第１図を参照しながら説明する。第１
図は、本発明の配線方法を示すブロック図である。１は
セル上フィードスルー実パターンの定義手段、２は配線
及び使用フィードスルーの選択手段、３は未使用フィー
ドスルーパターンの記録手段、４は未使用フィードスル
ーパターンの除去手段である。
図は、本発明の配線方法を示すブロック図である。１は
セル上フィードスルー実パターンの定義手段、２は配線
及び使用フィードスルーの選択手段、３は未使用フィー
ドスルーパターンの記録手段、４は未使用フィードスル
ーパターンの除去手段である。
第２図は、本発明のフローチャート図である。
第３図は、本実施例を実現した配線パターンを示す図で
ある。２１はセル、２２は未使用フィードスルーパター
ン、２３は使用フィードスルーパターン、２４は除去す
るパターンである。
ある。２１はセル、２２は未使用フィードスルーパター
ン、２３は使用フィードスルーパターン、２４は除去す
るパターンである。
第４図は、セル上フィードスルーパターンの定義手段１
を示す図である。２６はフィードスルー実パターンであ
る。
を示す図である。２６はフィードスルー実パターンであ
る。
以上のように構成された本実施例の半導体集積回路の配
線方法について、その方法を第２図を用いて説明する。
線方法について、その方法を第２図を用いて説明する。
第１段階として、第４図に示すように、セル２１上に、
フィードスルー実パターンの定義１１を行う。第２段階
は、配線及び使用フィードスルーの選択１２を行う。配
線処理後、各フィードスルー実パターン２６について、
判定１４でそのフィードスルーは使用されたかどうか調
べ、未使用ならば、その未使用フィードスルーパターン
２２を、ファイルへの記録１６で指定したマスフレイア
のファイルに記録する。判定１３で全てのフィードスル
ー実パターン２６について処理済みかどうか調べ、処理
済みならば、パターン除去１６でフィードスルー実パタ
ーン２２から、未使用フィードスルーパターン２２を除
去する。除去した結果を出カバターンとして、終了とす
る。第６図に出カバターンを示す。
フィードスルー実パターンの定義１１を行う。第２段階
は、配線及び使用フィードスルーの選択１２を行う。配
線処理後、各フィードスルー実パターン２６について、
判定１４でそのフィードスルーは使用されたかどうか調
べ、未使用ならば、その未使用フィードスルーパターン
２２を、ファイルへの記録１６で指定したマスフレイア
のファイルに記録する。判定１３で全てのフィードスル
ー実パターン２６について処理済みかどうか調べ、処理
済みならば、パターン除去１６でフィードスルー実パタ
ーン２２から、未使用フィードスルーパターン２２を除
去する。除去した結果を出カバターンとして、終了とす
る。第６図に出カバターンを示す。
以上のように、本実施例によれば、未使用の無駄なパタ
ーンが残らないので、浮遊容量の発生を防ぐことができ
る。
ーンが残らないので、浮遊容量の発生を防ぐことができ
る。
発明の詳細
な説明したように、本発明によれば、未使用フィードス
ルーパターンを記録し、初めに定義されたフィードスル
ー実パターンから除去することによって、無駄なパター
ンが残らないので、チップ上の浮遊容量を減少すること
ができる。
ルーパターンを記録し、初めに定義されたフィードスル
ー実パターンから除去することによって、無駄なパター
ンが残らないので、チップ上の浮遊容量を減少すること
ができる。
また、第２の効果として、フィードスルーの使用率は一
般に８０〜９０％である。この為、従来の方法のように
、使用するパターンを発生させる方法と比較して、除去
するパターンのみ発生させるだけで良い為、パターンデ
ータ量が少なくてすむ。
般に８０〜９０％である。この為、従来の方法のように
、使用するパターンを発生させる方法と比較して、除去
するパターンのみ発生させるだけで良い為、パターンデ
ータ量が少なくてすむ。
【図面の簡単な説明】
第１図は、本発明における実施例の半導体集積回路の配
線方法のブロック図、第２図は本発明のフローチャート
図、第３図は配線処理後のセル上フイードスルーパター
ン図、 第４図はフィードスルー実パターン図、第６図
は最終出カバターン図、第６図は従来の配線方法のブロ
ック図、第７図は従来の方法のフィードスルーの為の仮
想パターン図、第８図は、従来の方法の最終出カバター
ン図である。 ２１・・・・・・セル、２２・・・・・・未使用フィー
ドスルーパターン、２３・・・・・・使用フィードスル
ーパターン、２６・・・・・・フィードスルー実ハター
ン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第 ５ 図
線方法のブロック図、第２図は本発明のフローチャート
図、第３図は配線処理後のセル上フイードスルーパター
ン図、 第４図はフィードスルー実パターン図、第６図
は最終出カバターン図、第６図は従来の配線方法のブロ
ック図、第７図は従来の方法のフィードスルーの為の仮
想パターン図、第８図は、従来の方法の最終出カバター
ン図である。 ２１・・・・・・セル、２２・・・・・・未使用フィー
ドスルーパターン、２３・・・・・・使用フィードスル
ーパターン、２６・・・・・・フィードスルー実ハター
ン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第 ５ 図
Claims (1)
- スタンダードセル方式ＬＳＩ、又は、ゲートアレイ方式
ＬＳＩの配線通過可能ブロックの配線方法において、セ
ル上のフィードスルーの実パターンを定義する手段と、
実際の配線で使用するフィードスルーを選択する手段と
、これらフィードスルーの実パターンのうち未使用フィ
ードスルーパターンを記録する手段とを備え、前記未使
用フィードスルーパターンを前記フィードスルーの実パ
ターンから除去することを特徴とする半導体集積回路の
配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12750287A JPS63291434A (ja) | 1987-05-25 | 1987-05-25 | 半導体集積回路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12750287A JPS63291434A (ja) | 1987-05-25 | 1987-05-25 | 半導体集積回路の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63291434A true JPS63291434A (ja) | 1988-11-29 |
Family
ID=14961562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12750287A Pending JPS63291434A (ja) | 1987-05-25 | 1987-05-25 | 半導体集積回路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63291434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278829A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu Ltd | 半導体装置の配線方法 |
| JPH04280668A (ja) * | 1991-03-08 | 1992-10-06 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1987
- 1987-05-25 JP JP12750287A patent/JPS63291434A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278829A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu Ltd | 半導体装置の配線方法 |
| JPH04280668A (ja) * | 1991-03-08 | 1992-10-06 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0368625B1 (en) | Method and apparatus for forming layout pattern of semiconductor integrated circuit | |
| JPS62198133A (ja) | 半導体論理集積回路の論理セル配置方法 | |
| US6499135B1 (en) | Computer aided design flow to locate grounded fill in a large scale integrated circuit | |
| US6608335B2 (en) | Grounded fill in a large scale integrated circuit | |
| US5493509A (en) | Method of and apparatus for generating mask layouts | |
| US5629877A (en) | Process and device composite simulation system and simulation method | |
| JPS63291434A (ja) | 半導体集積回路の配線方法 | |
| JPS5911670A (ja) | 半導体集積回路装置 | |
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JP2801970B2 (ja) | 露光データの生成方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP2001274255A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2666915B2 (ja) | 自動配置配線処理装置 | |
| Odawara et al. | A rule-based placement system for printed wiring boards | |
| JPH11265940A (ja) | 半導体集積回路の配線方法 | |
| JP2001308189A (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JPH063826B2 (ja) | スタンダ−ドセルの周辺ブロツク配置方法 | |
| JPH04326551A (ja) | 集積回路設計方法 | |
| JPH0247773A (ja) | 図形処理方法 | |
| JPH07147324A (ja) | Ｃａｄ装置による自動配置配線処理方法 | |
| JP2692349B2 (ja) | 集積回路設計装置および方法 | |
| JPS60262441A (ja) | 集積回路の設計法 | |
| Takenouchi et al. | New mask data processing system for ULSI fabrication | |
| JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
| JPS63260147A (ja) | パタ−ン検証方法 |