JPH0480946A - アナログ・デジタル混載ｌｓｉの自動概略配線装置 - Google Patents
アナログ・デジタル混載ｌｓｉの自動概略配線装置Info
- Publication number
- JPH0480946A JPH0480946A JP2194072A JP19407290A JPH0480946A JP H0480946 A JPH0480946 A JP H0480946A JP 2194072 A JP2194072 A JP 2194072A JP 19407290 A JP19407290 A JP 19407290A JP H0480946 A JPH0480946 A JP H0480946A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- analog
- wiring
- channels
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 11
- 238000011960 computer-aided design Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的〕
（産業上の利用分野）
本発明は、アナログ回路・デジタル回路混載ＬＳＩの自
動概略配線装置に関する。
動概略配線装置に関する。
（従来の技術）
アナログ回路とデジタル回路が混載されたＬＳＩの設計
において、従来のように人手により設計する場合には、
ＬＳＩの性能を保障するために、アナログ部・デジタル
部の間に発生する信号のクロストークを防止する必要が
あった。そのため、アナログ部とデジタル部に分割して
、それぞれ独立に配線を行なったり、電源や接地などの
安定した電位を有するネットをシールドとして使用して
、そのシールドの両側に配線を行なう等の対処がなされ
ていた。また、アナログ部では、特定ネット間の平行配
線を禁止させたり、交差を禁止させるといったような、
レイアウト上の制約条件と呼ばれるものを満たさせて配
線を行う必要があるが、これも、人手設計であれば対応
することができた。
において、従来のように人手により設計する場合には、
ＬＳＩの性能を保障するために、アナログ部・デジタル
部の間に発生する信号のクロストークを防止する必要が
あった。そのため、アナログ部とデジタル部に分割して
、それぞれ独立に配線を行なったり、電源や接地などの
安定した電位を有するネットをシールドとして使用して
、そのシールドの両側に配線を行なう等の対処がなされ
ていた。また、アナログ部では、特定ネット間の平行配
線を禁止させたり、交差を禁止させるといったような、
レイアウト上の制約条件と呼ばれるものを満たさせて配
線を行う必要があるが、これも、人手設計であれば対応
することができた。
しかし、計算機支援設計（ＣＡＤ）を用いた場合、上記
の制約を満した自動配線を効率良く実現する方法は知ら
れていない。
の制約を満した自動配線を効率良く実現する方法は知ら
れていない。
従来では、例えば、第４図に示すような設計がなされて
いた。まず、与えられたフロアプラン情報を用いてチャ
ネルを生成する（ステップ１０１）。次に、第５図のよ
うに生成されたチャネルに対して、チャネル長・幅など
の図形的な要因からのコストを計算しくステップ１０２
）、そのチャネル上で迷路法等の経路探索手法によりコ
スト最小の経路探索を実行する（ステップ１０３）。従
来ではこのような処理が代表的であるが、回路の動作精
度を保証するには不十分である。
いた。まず、与えられたフロアプラン情報を用いてチャ
ネルを生成する（ステップ１０１）。次に、第５図のよ
うに生成されたチャネルに対して、チャネル長・幅など
の図形的な要因からのコストを計算しくステップ１０２
）、そのチャネル上で迷路法等の経路探索手法によりコ
スト最小の経路探索を実行する（ステップ１０３）。従
来ではこのような処理が代表的であるが、回路の動作精
度を保証するには不十分である。
（発明が解決しようとする課題）
以上述べたように、従来のＣＡＤを用いたアナログ・デ
ジタル混載ＬＳＩの設計においては、各種のクロストー
クを防止することは難しく、また、アナログ部で各種の
制約条件を満たしながら配線することも困難であった。
ジタル混載ＬＳＩの設計においては、各種のクロストー
クを防止することは難しく、また、アナログ部で各種の
制約条件を満たしながら配線することも困難であった。
従って、回路の動作精度を保証することはできなかった
。
。
不発、明は上記課題を解決するためになされたもので、
各種のタロストークを防止でき、かつアナログ部で各種
の制約条件を満たすことができるＣＡＤを用いたアナロ
グ・デジタル混載ＬＳＩの自動概略配線装置を提供する
ことを目的とする。
各種のタロストークを防止でき、かつアナログ部で各種
の制約条件を満たすことができるＣＡＤを用いたアナロ
グ・デジタル混載ＬＳＩの自動概略配線装置を提供する
ことを目的とする。
ここで、各種のクロストークとは、アナログ・デジタル
間のクロストーク、フィダーなネットと高精度を要求さ
れるネット間のクロストークをいりＯ ［発明の構成］ （課題を解決するための手段） 上記目的を達成するための本発明のアナログ・デジタル
混載ＬＳＩの自動概略配線装置は、配線配置処理の結果
とレイアウト制約条件を記憶する記憶手段と、 前記記憶手段に蓄積されている前記配置配線処理の結果
で決定された概略配置から配線チャネルを生成する手段
と、 前記配線チャネルをアナログ部とデジタル部との境界部
分に関してのみ、アナログ用及びデジタル用配線チャネ
ルに二重化する手段と、前記記憶手段に蓄積されたレイ
アウト制約条件に基づいて前記配線チャネルの極小値を
算出する極小値算出手段と、 前記配線チャネルと前記極小値に基づいて概略の配線経
路をもとめる手段とを有することを特徴とする。
間のクロストーク、フィダーなネットと高精度を要求さ
れるネット間のクロストークをいりＯ ［発明の構成］ （課題を解決するための手段） 上記目的を達成するための本発明のアナログ・デジタル
混載ＬＳＩの自動概略配線装置は、配線配置処理の結果
とレイアウト制約条件を記憶する記憶手段と、 前記記憶手段に蓄積されている前記配置配線処理の結果
で決定された概略配置から配線チャネルを生成する手段
と、 前記配線チャネルをアナログ部とデジタル部との境界部
分に関してのみ、アナログ用及びデジタル用配線チャネ
ルに二重化する手段と、前記記憶手段に蓄積されたレイ
アウト制約条件に基づいて前記配線チャネルの極小値を
算出する極小値算出手段と、 前記配線チャネルと前記極小値に基づいて概略の配線経
路をもとめる手段とを有することを特徴とする。
即ち、アナログ・デジタル混載ＬＳＩの設計において、
配線配置処理の結果（例えばフロアプラン）のおこなわ
れたデータに対して概略配線をおこなう際に、アナログ
のみ、アナログ・デジタル、デジタルのみの３種類のネ
ットを区別する。そして、チャネルを二重化することに
より異種ネット同士の交差を防ぎ、また、アナログ特有
のレイアウト制約条件を満足させる。
配線配置処理の結果（例えばフロアプラン）のおこなわ
れたデータに対して概略配線をおこなう際に、アナログ
のみ、アナログ・デジタル、デジタルのみの３種類のネ
ットを区別する。そして、チャネルを二重化することに
より異種ネット同士の交差を防ぎ、また、アナログ特有
のレイアウト制約条件を満足させる。
（作 用）
本発明のアナログ・デジタル混載ＬＳＩの自動概略配線
装置によれば、アナログ部とデジタル部間のチャネルを
二重化し、チャネルに対する極小値（例えばコスト）を
チャネル長、制約条件等から算出し、動的に適切に設定
しているので、各種のクロストークをある基準値以下に
抑えられる。
装置によれば、アナログ部とデジタル部間のチャネルを
二重化し、チャネルに対する極小値（例えばコスト）を
チャネル長、制約条件等から算出し、動的に適切に設定
しているので、各種のクロストークをある基準値以下に
抑えられる。
また、コスト計算によってできるだけ短い配線を優先し
ているので、寄生効果を抑え、回路の動作精度を保証す
ることができる。
ているので、寄生効果を抑え、回路の動作精度を保証す
ることができる。
したがって、ユーザはアナログ・アナログ、アナログ・
デジタル、デジタル・デジタルの各ネットに対して、そ
の種類と制約条件を入力することにより、個々の条件に
対する対応を自動で扱えるようになる。
デジタル、デジタル・デジタルの各ネットに対して、そ
の種類と制約条件を入力することにより、個々の条件に
対する対応を自動で扱えるようになる。
（実施例）
以下図面を参照して、本発明に係るアナログ・デジタル
混載ＬＳＩの自動概略配線装置の実施例を詳細に説明す
る。第１図は、本発明の一実施例のブロック構成図であ
る。アナログ・デジタル混載ＬＳＩの自動概略配線装置
は、データベース１と、チャネル生成モジュール２と、
チャネル二重化モジュール３と、コスト算出モジュール
４と、経路探索モジュール５とからなる。データベース
１は、フロアプランで決定された概略配置に関する配置
データやレイアウト制約条件等の配線対象のデータと、
概略配線結果に関するデータとを保有する。チャネル生
成モジュール２は、配線対象のデータからチャネルを生
成する。チャネル二重化モジュール３は、アナログ部と
デジタル部との境界に関してのみ、アナログ用及びデジ
タル用チャネルにチャネルを二重化する。コスト算出モ
ジュール４は、迷路法を使用して回路設計をするのに必
要なコストを算出する。即ち、各チャネルに対し、アナ
ログ同士、デジタル同士及びアナログ・デジタル用それ
ぞれの配線に対する配線コストを算出し、適当なコスト
を各チャネルに付加することにより、アナログ特有のレ
イアウト制約条件を満足させる。レイアウト制約条件と
は、ノイズを多く含むネットと高精度を要求されるネッ
トとの交差を禁止する条件、平行配線を禁止する条件等
である。経路探索モジュール５は、得られたチャネル構
造とコストとを基に概略経路を探索する。
混載ＬＳＩの自動概略配線装置の実施例を詳細に説明す
る。第１図は、本発明の一実施例のブロック構成図であ
る。アナログ・デジタル混載ＬＳＩの自動概略配線装置
は、データベース１と、チャネル生成モジュール２と、
チャネル二重化モジュール３と、コスト算出モジュール
４と、経路探索モジュール５とからなる。データベース
１は、フロアプランで決定された概略配置に関する配置
データやレイアウト制約条件等の配線対象のデータと、
概略配線結果に関するデータとを保有する。チャネル生
成モジュール２は、配線対象のデータからチャネルを生
成する。チャネル二重化モジュール３は、アナログ部と
デジタル部との境界に関してのみ、アナログ用及びデジ
タル用チャネルにチャネルを二重化する。コスト算出モ
ジュール４は、迷路法を使用して回路設計をするのに必
要なコストを算出する。即ち、各チャネルに対し、アナ
ログ同士、デジタル同士及びアナログ・デジタル用それ
ぞれの配線に対する配線コストを算出し、適当なコスト
を各チャネルに付加することにより、アナログ特有のレ
イアウト制約条件を満足させる。レイアウト制約条件と
は、ノイズを多く含むネットと高精度を要求されるネッ
トとの交差を禁止する条件、平行配線を禁止する条件等
である。経路探索モジュール５は、得られたチャネル構
造とコストとを基に概略経路を探索する。
チャネル生成モジュール２はデータベース１のデータか
らチャネルを生成し、そのチャネルをチャネルグラフな
どのデータ構造で表現して、データベース１に転送し記
憶させる。チャネル二重化モジュール３は、前記データ
ベース１からチャネルに関する情報を得て、アナログ部
とデジタル部との境界のチャネルのみ二重化する。そし
て、コスト算出モジュール４は、各ネット毎に、各チャ
ネルに対するコストを算出する。経路探索モジュール５
は、コスト算出モジュールにより算出された各チャネル
に対するコストの合計を最小にするような配線経路を探
索し、概略配線結果を前記データベース１に送る。
らチャネルを生成し、そのチャネルをチャネルグラフな
どのデータ構造で表現して、データベース１に転送し記
憶させる。チャネル二重化モジュール３は、前記データ
ベース１からチャネルに関する情報を得て、アナログ部
とデジタル部との境界のチャネルのみ二重化する。そし
て、コスト算出モジュール４は、各ネット毎に、各チャ
ネルに対するコストを算出する。経路探索モジュール５
は、コスト算出モジュールにより算出された各チャネル
に対するコストの合計を最小にするような配線経路を探
索し、概略配線結果を前記データベース１に送る。
次に、第２図及び第３図を参照して、本発明のアナログ
・デジ、タル混載ＬＳＩの自動概略配線装置の処理フロ
ーを説明する。ステップ４１において、チャネル生成モ
ジュール２は、データベース１からフロアプラン結果を
得てチャネル１０を生成する。
・デジ、タル混載ＬＳＩの自動概略配線装置の処理フロ
ーを説明する。ステップ４１において、チャネル生成モ
ジュール２は、データベース１からフロアプラン結果を
得てチャネル１０を生成する。
次に、ステップ４２において、チャネル二重化モジュー
ル３は、チャネル生成モジュール２の結果に基づき、ア
ナログ部１２とデジタル部１４との境界のチャネルのみ
二重化し、アナログ用チャネル１６と、デジタル用チャ
ネル１８を生成する。
ル３は、チャネル生成モジュール２の結果に基づき、ア
ナログ部１２とデジタル部１４との境界のチャネルのみ
二重化し、アナログ用チャネル１６と、デジタル用チャ
ネル１８を生成する。
これは、アナログ用チャネル１６とデジタル用チャネル
１８とに分けて、相互のクロストークを防ぐためである
。
１８とに分けて、相互のクロストークを防ぐためである
。
次にステップ４３において、コスト算出モジュール４は
、あるネットに対して、各チャネルに対するコストを算
出するが、この場合アナログとデジタルを結ぶ部分２０
のコストを十分に大きくして通り難くする。また、平行
配線禁止等のレイアウト制約条件を前記データベース１
から得て、概略経路２２を求める際に、概略経路２４が
使用しているチャネルのコストを十分に大きくする。即
ち、インターラクションしてもらいたくないチャネルの
コストを十分に大きくする。
、あるネットに対して、各チャネルに対するコストを算
出するが、この場合アナログとデジタルを結ぶ部分２０
のコストを十分に大きくして通り難くする。また、平行
配線禁止等のレイアウト制約条件を前記データベース１
から得て、概略経路２２を求める際に、概略経路２４が
使用しているチャネルのコストを十分に大きくする。即
ち、インターラクションしてもらいたくないチャネルの
コストを十分に大きくする。
次にステップ４４に進み、そのネットに対して経路探索
を行い、そのネットに対する概略配線結果をデータベー
ス１に渡す。そして次に別のネットに移り、ステップ４
３に戻ってそのネットに対するコストを算出し、ステッ
プ４４で経路探索を行なって、概略配線結果をデータベ
ース１に蓄積する。このように最後のネットまでステッ
プ４３からステップ４４を繰り返す。
を行い、そのネットに対する概略配線結果をデータベー
ス１に渡す。そして次に別のネットに移り、ステップ４
３に戻ってそのネットに対するコストを算出し、ステッ
プ４４で経路探索を行なって、概略配線結果をデータベ
ース１に蓄積する。このように最後のネットまでステッ
プ４３からステップ４４を繰り返す。
ステップ４４が終了すると、詳細配線処理に移る。
なお、必要に応じて引剥がし再配線を行なうことも可能
である。
である。
本発明は上記実施例に限定されない。種々変形して実施
できる。
できる。
［発明の効果コ
本発明によれば、アナログ・デジタル混載ＬＳＩの自動
設計を行なう際、クロストークを抑え、レイアウト制約
条件をも考慮しつつ、自動で各ネットの概略経路を求め
ることができる。
設計を行なう際、クロストークを抑え、レイアウト制約
条件をも考慮しつつ、自動で各ネットの概略経路を求め
ることができる。
第１図は本発明の一実施例のブロック構成図、第２図は
本発明の自動概略配線処理のフローチャート、 第３図は本発明の自動概略配線処理に用いられるチャネ
ルの説明図、 第４図は従来の自動概略配線処理のフローチャート、 第５図は従来の自動概略配線処理に用いられるチャネル
の説明図（ただし、説明のため概略経路がチャネル上に
のっていないように表現している部分がある）である。 １・・・データベース、２・・・チャネル生成モジュー
ル、３・・・チャネル二重化モジュール、４・・・コス
ト算出モジュール、５・・・経路探索モジュール。
本発明の自動概略配線処理のフローチャート、 第３図は本発明の自動概略配線処理に用いられるチャネ
ルの説明図、 第４図は従来の自動概略配線処理のフローチャート、 第５図は従来の自動概略配線処理に用いられるチャネル
の説明図（ただし、説明のため概略経路がチャネル上に
のっていないように表現している部分がある）である。 １・・・データベース、２・・・チャネル生成モジュー
ル、３・・・チャネル二重化モジュール、４・・・コス
ト算出モジュール、５・・・経路探索モジュール。
Claims (1)
- 【特許請求の範囲】 配線配置処理の結果とレイアウト制約条件を記憶する
記憶手段と、 前記記憶手段に蓄積されている前記配線配置処理の結果
で決定された概略配置から配線チャネルを生成する手段
と、 前記配線チャネルをアナログ部とデジタル部との境界部
分に関してのみ、アナログ用及びデジタル用配線チャネ
ルに二重化する手段と、 前記記憶手段に蓄積されたレイアウト制約条件に基づい
て前記配線チャネルの極小値を算出する極小値算出手段
と、 前記配線チャネルと前記極小値に基づいて概略の配線経
路をもとめる手段とを有することを特徴とするアナログ
・デジタル混載ＬＳＩの自動概略配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194072A JPH0480946A (ja) | 1990-07-24 | 1990-07-24 | アナログ・デジタル混載ｌｓｉの自動概略配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194072A JPH0480946A (ja) | 1990-07-24 | 1990-07-24 | アナログ・デジタル混載ｌｓｉの自動概略配線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0480946A true JPH0480946A (ja) | 1992-03-13 |
Family
ID=16318494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2194072A Pending JPH0480946A (ja) | 1990-07-24 | 1990-07-24 | アナログ・デジタル混載ｌｓｉの自動概略配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0480946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010821A1 (fr) * | 2001-07-23 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Circuit integre a semi-conducteur |
-
1990
- 1990-07-24 JP JP2194072A patent/JPH0480946A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010821A1 (fr) * | 2001-07-23 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Circuit integre a semi-conducteur |
| JP2003037171A (ja) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | 半導体集積回路 |
| US7084439B2 (en) | 2001-07-23 | 2006-08-01 | Niigata Seimitsu Co., Ltd. | Integrated circuit with reduced analog coupling noise |
| US7211841B2 (en) | 2001-07-23 | 2007-05-01 | Niigata Seimitsu Co., Ltd. | Integrated circuit with reduced analog coupling noise |
| US7355219B2 (en) | 2001-07-23 | 2008-04-08 | Niigata Seimitsu Co., Ltd. | Integrated circuit with reduced coupling noise |
| KR100864639B1 (ko) * | 2001-07-23 | 2008-10-23 | 니이가타세이미츠 가부시키가이샤 | 반도체 집적 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sun et al. | Efficient and effective placement for very large circuits | |
| US20190211475A1 (en) | Method and apparatus for performing layout designs using stem cells | |
| Pedram et al. | Layout driven technology mapping | |
| Roy et al. | High-performance routing at the nanometer scale | |
| US6543043B1 (en) | Inter-region constraint-based router for use in electronic design automation | |
| US6182272B1 (en) | Metal layer assignment | |
| US7434187B2 (en) | Method and apparatus to estimate delay for logic circuit optimization | |
| US5726903A (en) | Method and apparatus for resolving conflicts between cell substitution recommendations provided by a drive strength adjust tool | |
| JP2003016131A (ja) | 相互接続の方法と装置 | |
| US6360350B1 (en) | Method and system for performing circuit analysis on an integrated-circuit design having design data available in different forms | |
| Ou et al. | Non-uniform multilevel analog routing with matching constraints | |
| US20040153982A1 (en) | Signal flow driven circuit analysis and partition technique | |
| Sheeran | Generating fast multipliers using clever circuits | |
| Hsu et al. | A DAG-based algorithm for obstacle-aware topology-matching on-track bus routing | |
| Chaudhary et al. | Computing the area versus delay trade-off curves in technology mapping | |
| JPH0629502A (ja) | ゲート・アレイの設計方法 | |
| US20110050281A1 (en) | Method and system for grouping logic in an integrated circuit design to minimize number of transistors and number of unique geometry patterns | |
| US6460169B1 (en) | Routing program method for positioning unit pins in a hierarchically designed VLSI chip | |
| JP2798055B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH0480946A (ja) | アナログ・デジタル混載ｌｓｉの自動概略配線装置 | |
| Torabi et al. | Efficient ILP-based variant-grid analog router | |
| Lin et al. | Retiming for wire pipelining in system-on-chip | |
| Chi et al. | Wire load oriented analog routing with matching constraints | |
| JP2006065403A (ja) | 自動設計方法、自動設計プログラム及び半導体集積回路 | |
| Gupta et al. | CLIP: integer-programming-based optimal layout synthesis of 2D CMOS cells |