JPH05183054A - 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法 - Google Patents

機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法

Info

Publication number
JPH05183054A
JPH05183054A JP4000633A JP63392A JPH05183054A JP H05183054 A JPH05183054 A JP H05183054A JP 4000633 A JP4000633 A JP 4000633A JP 63392 A JP63392 A JP 63392A JP H05183054 A JPH05183054 A JP H05183054A
Authority
JP
Japan
Prior art keywords
wiring
area
terminal
switch box
wiring area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4000633A
Other languages
English (en)
Inventor
Yoshiyuki Kawakami
善之 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4000633A priority Critical patent/JPH05183054A/ja
Publication of JPH05183054A publication Critical patent/JPH05183054A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、スライシング構造における配線領
域に対してチャネル配線問題だけでなく、迂回配線やデ
ッドスペースを削減するために100%配線終了を保証
したスイッチボックス配線問題を導入したブロック間配
線方法を提供することを目的とする。 【構成】 本発明の機能ブロック間配線方法は、複数の
機能ブロックとの間をネットの接続情報に従って配線す
るブロック間配線において、配線領域を定義する配線領
域定義ステップ1と、ネットがどの前記配線領域を通過
するかを決定する概略配線ステップ2と、配線領域定義
ステップ1によって得られた配線領域の内、端子の位置
が未定義である辺が3辺である配線領域に対して、未定
義端子位置を定義する端子位置決定ステップ3と、端子
位置決定ステップ3によって決定された端子位置に従っ
て配線領域内で配線を行うスイッチボックス配線ステッ
プ4と、スイッチボックス配線ステップ4で配線しなか
った配線領域を配線するチャネル配線ステップ5を備え
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、機能ブロック間をネッ
トの接続情報に従って配線する機能ブロック間配線方法
に関する。
【0002】
【従来の技術】近年、大規模化・複雑化するLSI設計
を効率的に開発するために、計算機支援による設計自動
化が進められている。この設計自動化の中で、最も自動
化が進んでいるのはレイアウト設計の分野である。レイ
アウト設計の主な仕事は、ある論理機能をもつセル又は
ブロックの配置及びその間の配線である。
【0003】チップ(又はブロック)レイアウトは2通
りのレイアウト構造に分類できる。1つはスライシング
構造と呼ばれるものであり、スライシング構造とは、各
階層のレイアウト構造においてブロック内部を横切らな
いで垂直又は水平にレイアウト領域を必ず2分割カット
できる構造のことを言う。この構造で行う配線はすべて
チャネル配線手法で配線することができる。もう1つは
ノンスライシング構造と呼ばれるものである。100%
レイアウト完了を保証できるスライシング構造が広く採
用されている。
【0004】スライシング構造のチップレイアウトを図
5に示す。図5において、501はチップを縦または横
にカットするカットラインであり、配線領域に対応して
いる。502は機能ブロック、503はI/Oブロックで
ある。ここでチャネル配線問題とは、2行水平並行辺上
に位置固定の結線要求端子が存在し、かつ2行垂直並行
辺上に位置浮動の結線要求端子が存在したチャネル配線
問題のことを言う。このチャネル配線問題はその問題の
性質から100%配線完了が保証されている。従って、
スライシング構造のチップレイアウトは、チャネル配線
手法を用いるだけで配線が行えるので、100%レイア
ウト終了が保証されている。
【0005】しかしながら、すべての配線領域をチャネ
ル配線問題で解く制約があるため、迂回配線やデッドス
ペース(配線無効領域)を大きく発生させる可能性があ
り、結果的にチップ面積を増大させることがある。例え
ば、図6はその一例である。もしこのブロックの配置で
配線をチャネル配線方法のみで行なえば、迂回配線が必
ず発生させることになる。同図からチップ面積の増大に
つながることは明らかである。図6において、601は
機能ブロック間の配線パターンである。
【0006】
【発明が解決しようとする課題】チップを生成する(L
SIを製造する)観点からみると、100%レイアウト
完了というのは必要条件であると言える。その点からみ
ると、スライシング構造でレイアウトするのは合理的で
ある。しかし、上記で述べたように、ある場合(例えば
図6)において迂回配線やデッドスペースを大きく発生
させるという問題点があった。
【0007】本発明は、上記問題点に鑑み、スライシン
グ構造における配線領域に対してチャネル配線問題だけ
でなく、迂回配線やデッドスペースを削減するために1
00%配線終了を保証したスイッチボックス配線問題を
導入した機能ブロック間配線方法を提供することを目的
とする。
【0008】また本発明は、100%配線終了を保証し
たスイッチボックス配線問題を生成する端子位置決定方
法を備えた機能ブロック間配線方法を提供するものであ
る。
【0009】また本発明は、100%配線終了を保証し
たスイッチボックス配線方法を備えた機能ブロック間配
線方法を提供するものである。
【0010】また本発明は、一度レイアウト終了したチ
ップに対して、改めて配線領域を定義し直し、各配線領
域においてチャネルコンパクションを行う機能ブロック
間配線領域圧縮方法を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明の請求項1に係る
機能ブロック間配線方法は、複数の機能ブロックとの間
をネットの接続情報に従って配線するブロック間配線に
おいて、配線領域を定義する配線領域定義ステップと、
ネットがどの前記配線領域を通過するかを決定する概略
配線ステップと、前記配線領域定義ステップによって得
られた配線領域の内、端子の位置が未定義である辺が3
辺である配線領域に対して、未定義端子位置を定義する
端子位置決定ステップと、前記端子位置決定ステップに
よって決定された端子位置に従って配線領域内で配線を
行うスイッチボックス配線ステップと、前記スイッチボ
ックス配線ステップで配線しなかった配線領域を配線す
るチャネル配線ステップとを備えたものである。
【0012】また、本発明の請求項2に係る機能ブロッ
ク間配線方法は、上記端子位置決定ステップとして、端
子位置が未定義である向い合う2辺上の端子について、
異なるネット間の交差を最小化する端子の並びを求める
端子相対位置決定ステップと、他のネットとの交差を最
小化した前記端子の並びに変更する端子相対位置変更ス
テップとを備えたことを特徴とする。
【0013】また、本発明の請求項3に係る機能ブロッ
ク間配線方法は、上記スイッチボックス配線ステップと
して、他のネットとの交差をしないで配線を完了するリ
バー配線ステップと、前記リバー配線ステップで配線し
なかったネットを折れ曲がり1以下で配線する直角直線
配線ステップとを備えたことを特徴とする。
【0014】本発明の請求項4に係る機能ブロック間配
線領域圧縮方法は、複数の機能ブロックとの間をすでに
配線された機能ブロック間配線領域において、配線領域
を複数の配線領域に分割する配線領域分割ステップと、
前記配線領域分割ステップで分割された各配線領域にお
いて、それら配線領域をそれぞれ圧縮する配線領域圧縮
ステップと、前記配線領域圧縮ステップによって圧縮さ
れた配線領域の圧縮分だけブロック及び配線領域を動か
すブロック移動ステップとを備えたものである。
【0015】
【作用】本発明の請求項1に係る機能ブロック配線方法
は、上記した構成により、100%レイアウト完了を保
証して、配線領域のデッドスペースを大幅に除去したレ
イアウト結果を得ることができる。
【0016】本発明の請求項2に係る機能ブロック配線
方法は、上記した構成により、スイッチボックス配線領
域において交差の少ない配線を得る端子位置を決定で
き、100%レイアウト完了を保証して、配線領域のデ
ッドスペースを大幅に除去したレイアウト結果を得るこ
とができる。
【0017】本発明の請求項3に係る機能ブロック配線
方法は、上記した構成により、スイッチボックス配線領
域において最小の配線領域で配線を得ることができ、1
00%レイアウト完了を保証して、配線領域のデッドス
ペースを大幅に除去したレイアウト結果を得ることがで
きる。
【0018】本発明の請求項4に係る機能ブロック間配
線領域圧縮方法は、上記した構成により、一度レイアウ
トが終了した配線領域の大きさが縮小され、デッドスペ
ースを大幅に除去したレイアウトに変換することができ
る。
【0019】
【実施例】以下、本発明の一実施例を添付図面に基づい
て説明する。
【0020】複数の機能ブロックとの間をネットの接続
情報に従って配線する本発明の機能ブロック間配線方法
の流れを、図1の機能ブロック間配線方法の処理フロー
図、図7のブロック間配線図、図8(a)のチャネル定
義図、図8(b)の概略配線結果図、図9のスイッチボ
ックス配線領域図、図10のチャネル配線領域図を用い
て説明する。
【0021】初めに、本発明の機能ブロック間配線方法
を図1に従って説明する。図1に示す本発明のフロー
は、配線領域を定義する配線領域定義ステップ1と、ネ
ットがどの前記配線領域を通過するかを決定する概略配
線ステップ2と、配線領域定義ステップ1によって得ら
れた配線領域の内、端子の位置が未定義である辺が3辺
である配線領域に対して、未定義端子位置を定義する端
子位置決定ステップ3と、端子位置決定ステップ3によ
って決定された端子位置に従って配線領域内で配線を行
うスイッチボックス配線ステップ4と、スイッチボック
ス配線ステップ4で配線しなかった配線領域を配線する
チャネル配線ステップ5から構成されている。
【0022】まず、配線領域定義ステップ1では、配線
を行なうために必要な配線領域を決定するものである。
例えば、図7(a)のようなブロックの配置に対して、
配線領域定義ステップ1を行なうと図8(a)のように
配線領域801から809が定義される。図7(a)に
おいて、701〜705は機能ブロック、706〜70
9はI/Oブロックである。また、図8(a)において、8
01〜808はチャネル配線を行なうチャネル配線領域
であり、809はスイッチボックス配線を行なうスイッ
チボックス配線領域である。この配線領域809の特徴
として、ある1辺上はすべて固定端子群810をもち、
その他の辺では浮動端子群811をもつ。
【0023】次に、各ネット(等電位に接続しなければ
ならない端子の集合)の配線がどこのチャネルを通過す
るかを概略配線ステップ2によって決定する。図8
(a)に対して概略配線ステップ2を適用した結果を図
8(b)に示す。図8(b)において、概略配線経路81
2は点線で示されている。各ネットが通過する配線領域
を決定したとき、同時に、各ネットはその配線領域のど
の辺を通過するかも決定されていることに注意された
い。但し、その辺上におけるネットの相対位置関係は未
決定である。一般にスイッチボックス配線問題はその問
題の性質から100%配線完了を保証されていない。し
かしスイッチボックス配線領域内を100%配線できな
ければ、100%レイアウト終了できない。そこで、必
ずスイッチボックス配線領域内の100%配線を保証す
る方法として、スイッチボックス配線領域内を通過でき
るネットを次のように限定する。
【0024】(通過ネット1)スイッチボックス配線領
域にある固定端子につながるネット (通過ネット2)スイッチボックス配線領域をはさむチ
ャネル配線領域(図8(a)では配線領域802と80
4)間を配線するネット 次に、端子位置決定ステップ3によってスイッチボック
ス配線領域809における端子位置の相対位置関係を決
定する。この端子位置決定ステップ3はスイッチボック
ス配線領域を最小化にするような端子の相対位置を決定
する。端子位置決定ステップ3は後で詳述する。
【0025】次に、スイッチボックス配線ステップ4に
よってスイッチボックス配線領域809内の配線を行な
う。その一例を図9に示す。図9において、901は配
線パターンである。この配線方法は後で詳述する。
【0026】最後に、チャネル配線ステップ5によって
スイッチボックス配線ステップ4で配線しなかった配線
領域、つまりチャネル配線領域801から808を配線
し、ブロック間の配線がすべて終了する。その一例を図
10に示す。ここで用いる配線手法はどんな手法でも構
わない。例えば公知例として、「配線幅可変チャネル配
線の一手法」(第3回回路とシステム軽井沢ワークショ
ップ論文集、pp.302−309)がある。本発明を
適用すると、図7(a)に対するブロック間配線結果は
図7(b)となる。
【0027】次に、本発明の端子位置決定ステップ3を
説明する。本発明の流れを、図2のフロー図、図11の
端子配置処理分解図を用いて説明する。図2に示すよう
に本発明の端子位置決定ステップ3は、端子位置が未定
義である向い合う2辺上の端子について、異なるネット
間の交差を最小化する端子の並びを求める端子相対位置
決定ステップ6と、他のネットとの交差を最小化した前
記端子の並びに変更する端子相対位置変更ステップ7か
ら構成されている。まず図11(a)のように、下辺に
固定端子が111から116まで、左辺に浮動端子が1
17から120まで、右辺に浮動端子が121から12
5まであったとする。ここで接続関係は点線で示されて
いる。
【0028】端子相対位置決定ステップ6では、左辺上
の浮動端子と右辺上の浮動端子の間に接続関係があるも
のを対であると定義する。図11(a)では対(端子1
17,端子121)と対(端子118,端子122)がそ
れに対応する。さらにそれら対の間にはねじれがないよ
うに端子を配置する。すなわち、左辺において上から端
子117、端子118の順で端子を配置されるならば、
右辺では上から端子121、端子122の順で端子を配
置しなければならない。以下のステップでは、各辺上の
それら端子の相対位置関係は常に保持される。
【0029】次の端子相対位置変更ステップ7では、他
ネットとの交差を最小化した端子の並びを求め、スイッ
チボックス配線領域の最小化を行なう。その方法は、固
定端子のある辺と浮動端子のある辺の間にある隅を中心
として波紋を描くように浮動端子の並びを決定する。例
えば、図11(a)の左辺上の浮動端子は左下隅から端
子120、端子119、そして端子118、端子117
の順となる。また、右辺上の浮動端子は右下隅から端子
125、端子124、端子123、そして端子122、
端子121の順となる。最後に、端子113はそれがあ
る向いの辺上正面に置く(端子126がそれに当た
る)。以上により、最終結果は図11(b)になる。
【0030】次に、本発明のスイッチボックス配線ステ
ップ4を説明する。本発明の流れを、図3のフロー図、
図12の配線処理分解図を用いて説明する。図3に示す
ように本発明のスイッチボックス配線ステップ4は、他
のネットとの交差をしないで配線を完了するリバー配線
ステップ8と、リバー配線ステップ8で配線しなかった
ネットを折れ曲がり1以下で配線する直角直線配線ステ
ップ9から構成されている。
【0031】リバー配線ステップ8では、他ネットとの
交差をしないで配線を完了できるネットのみを配線す
る。図11(b)の問題においてこのステップ8が適用で
きるのは、ネット(端子113,端子126)以外すべ
てである。そのとき、すべてのネット間のデザインルー
ル(設計規準:例えば線間隔ルール)を満たした最小領
域で実現する(図12参照)。
【0032】次の直角直線配線ステップ9では、残った
ネットを折れ曲がり1以下で配線する。図12の例で
は、ネット(端子113,端子126)は折れ曲がり0
で、他のネットは折れ曲がり1で配線できる。ここで、
121は第1層配線、122は第2層配線であり、12
3は第1層配線121と第2層配線122をつなぐコン
タクトを表す。以上のステップにより、最小の配線領域
でスイッチボックス配線することができる。スイッチボ
ックス配線4を図8(a)におけるスイッチボックス配
線領域809に適用すると、図9のようになる。
【0033】図7(b)は本発明を適用したときの配線
結果図であり、図6は従来のブロック間配線方法を用い
て配線した結果図である。両図から明らかなように、レ
イアウト面積の縮小化が図られ、本発明により高密度な
レイアウトが実現できる。
【0034】次に、本発明の機能ブロック間配線領域圧
縮方法の流れを、図4のフロー図、図7のブロック間配
線図、図13の配線領域圧縮方法分解図を用いて説明す
る。
【0035】図4に示す本発明のフローは、配線領域を
複数の配線領域に分割する配線領域分割ステップ10
と、配線領域分割ステップ10で分割された各配線領域
において、それら配線領域をそれぞれ圧縮する配線領域
圧縮ステップ11と、配線領域圧縮ステップ11によっ
て圧縮された配線領域の圧縮分だけブロック及び配線領
域を動かすブロック移動ステップ12から構成されてい
る。例えば図13(a)のようなブロック間配線結果が
あったとする。
【0036】まず、配線領域分割ステップ10によって
スイッチボックス配線領域131を含んで配線領域を分
割する。図13(b)はその結果に対して配線領域分割
をした後を示す。
【0037】次に、配線領域圧縮ステップ11によって
各配線領域に対して配線領域の圧縮を行なう。ここで注
意しなければならないのは、圧縮する方向である。圧縮
する方向は配線領域と機能ブロックが接する辺に対して
垂直な方向である。例えば、図13(b)の配線領域1
31は図の矢印方向に圧縮する。ここで配線領域を圧縮
する方法は、公知例「マクロセル方式レイアウト対応チ
ャネルルータの一手法」(第3回回路とシステム軽井沢
ワークショップ論文集、pp.310−317)などそ
の他いずれの方法を用いてもよい。
【0038】次に、ブロック移動手段ステップ12によ
って圧縮された配線領域の圧縮分だけその配線領域の上
辺にあるブロックまたは配線領域を下辺に移動させる。
定義された配線領域の数だけ配線領域圧縮ステップ11
とブロック移動ステップ12が繰り返される。図13
(a)は本発明を適用する前の初期レイアウト結果であ
り、図13(c)は本発明を適用した後を示す。
【0039】同図から明らかなように、本発明によって
高密度なレイアウトが生成できることがわかる。また、
本発明の手続きからも明らかなように、配線領域を分割
して配線領域の圧縮を行っているので、処理時間の短縮
にも有効である。
【0040】
【発明の効果】以上説明したように、本発明によれば、
スライシング構造における配線領域に対してチャネル配
線問題を適用するだけでなく、100%配線終了を保証
したスイッチボックス配線問題を導入することにより、
迂回配線やデッドスペースを削減できるブロック間配線
レイアウトを得ることが可能であり、その効果は顕著で
ある。
【0041】または、既にレイアウトされた結果に対し
て配線領域だけを再度配線領域圧縮することにより、迂
回配線やデッドスペースを削減できるブロック間配線レ
イアウトを得ることが可能であり、その効果は顕著であ
る。
【図面の簡単な説明】
【図1】本発明の一実施例における機能ブロック間配線
方法の処理フロー図
【図2】同実施例における端子位置決定方法の処理フロ
ー図
【図3】同実施例におけるスイッチボックス配線方法の
処理フロー図
【図4】同実施例における機能ブロック間配線領域圧縮
方法の処理フロー図
【図5】スライシング構造のチップレイアウト図
【図6】従来のブロック間配線方法によるチップレイア
ウト図
【図7】本発明の一実施例における機能ブロック間配線
の結果を示す図
【図8】同実施例における機能ブロック間配線の流れを
示す分解図
【図9】同実施例におけるスイッチボックス配線した結
果を示す図
【図10】本発明の一実施例におけるチャネル配線した
結果を示す図
【図11】同実施例における端子位置決定方法を示す分
解図
【図12】同実施例における図11(b)に対するスイ
ッチボックス配線結果を示す図
【図13】同実施例における機能ブロック間配線領域圧
縮方法を示す分解図
【符号の説明】
1 配線領域定義ステップ 2 概略配線ステップ 3 端子位置決定ステップ 4 スイッチボックス配線ステップ 5 チャネル配線ステップ 6 端子相対位置決定ステップ 7 端子相対位置変更ステップ 8 リバー配線ステップ 9 直角直線配線ステップ 10 配線領域分割ステップ 11 配線領域圧縮ステップ 12 ブロック移動ステップ 501 カットライン 502 機能ブロック 503 I/Oブロック 601 配線パターン 801〜808 チャネル配線領域 809 スイッチボックス配線領域 812 概略配線経路 131 配線領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】複数の機能ブロックとの間をネットの接続
    情報に従って配線するブロック間配線において、配線領
    域を定義する配線領域定義ステップと、ネットがどの前
    記配線領域を通過するかを決定する概略配線ステップ
    と、前記配線領域定義ステップによって得られた配線領
    域の内、端子の位置が未定義である辺が3辺である配線
    領域に対して、未定義端子位置を定義する端子位置決定
    ステップと、前記端子位置決定ステップによって決定さ
    れた端子位置に従って配線領域内で配線を行うスイッチ
    ボックス配線ステップと、前記スイッチボックス配線ス
    テップで配線しなかった配線領域を配線するチャネル配
    線ステップとを備えた機能ブロック間配線方法。
  2. 【請求項2】請求項1記載の端子位置決定ステップは、
    端子位置が未定義である向い合う2辺上の端子につい
    て、異なるネット間の交差を最小化する端子の並びを求
    める端子相対位置決定ステップと、他のネットとの交差
    を最小化した前記端子の並びに変更する端子相対位置変
    更ステップとを備えた機能ブロック間配線方法。
  3. 【請求項3】請求項1記載のスイッチボックス配線ステ
    ップは、他のネットとの交差をしないで配線を完了する
    リバー配線ステップと、前記リバー配線ステップで配線
    しなかったネットを折れ曲がり1以下で配線する直角直
    線配線ステップとを備えた機能ブロック間配線方法。
  4. 【請求項4】複数の機能ブロックとの間をすでに配線さ
    れたブロック間配線領域において、配線領域を複数の配
    線領域に分割する配線領域分割ステップと、前記配線領
    域分割ステップで分割された各配線領域において、それ
    ら配線領域をそれぞれ圧縮する配線領域圧縮ステップ
    と、前記配線領域圧縮ステップによって圧縮された配線
    領域の圧縮分だけブロック及び配線領域を動かすブロッ
    ク移動ステップとを備えた機能ブロック間配線領域圧縮
    方法。
JP4000633A 1992-01-07 1992-01-07 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法 Pending JPH05183054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4000633A JPH05183054A (ja) 1992-01-07 1992-01-07 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4000633A JPH05183054A (ja) 1992-01-07 1992-01-07 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法

Publications (1)

Publication Number Publication Date
JPH05183054A true JPH05183054A (ja) 1993-07-23

Family

ID=11479136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4000633A Pending JPH05183054A (ja) 1992-01-07 1992-01-07 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法

Country Status (1)

Country Link
JP (1) JPH05183054A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8402413B2 (en) 2009-03-12 2013-03-19 Fujitsu Limited Wiring design apparatus and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8402413B2 (en) 2009-03-12 2013-03-19 Fujitsu Limited Wiring design apparatus and method
US8667447B2 (en) 2009-03-12 2014-03-04 Fujitsu Limited Wiring design apparatus and method

Similar Documents

Publication Publication Date Title
US6385758B1 (en) System and method for compacting a graphic layout
JP3077757B2 (ja) レイアウトコンパクション方法及びレイアウトコンパクション装置
Weste Virtual grid symbolic layout
JPH03173471A (ja) マスタスライス方式lsiの配線構造
JP3102365B2 (ja) 配置配線方法
JPH05183054A (ja) 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法
JP3389196B2 (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
JPH04215457A (ja) エリアデータからパスデータへの変換方法
US4875139A (en) Building block LSI
CA1238986A (en) Integrated circuit chip manufacture
JP3080161B2 (ja) 図形レイアウト圧縮装置、図形レイアウト圧縮方法及び記録媒体
JP2818247B2 (ja) 半導体装置の自動配線方法
JPH05160375A (ja) 自動配線方法
JP2856920B2 (ja) L字チャネル配線方法
JP2773719B2 (ja) 半導体装置のレイアウト設計方法及びその装置
JPS62285184A (ja) Lsi設計方法
JP2967796B2 (ja) 半導体集積回路のレイアウト設計方法
JPH03124045A (ja) 半導体集積回路の配線方法
JP2664204B2 (ja) Mosトランジスタ間の配線方法
JPH0529459A (ja) 端子位置決定方法
JPH0329341A (ja) 半導体集積回路のレイアウト方法
JPH01286441A (ja) アナログicのレイアウト設計方式
JPH01130279A (ja) マスクパターンの配線容量算出方法
JPH09232432A (ja) 半導体集積回路装置のレイアウト圧縮方法
JPH05109892A (ja) 集積回路の配線設計方法