JP2856920B2 - Ｌ字チャネル配線方法 - Google Patents
Ｌ字チャネル配線方法Info
- Publication number
- JP2856920B2 JP2856920B2 JP2408815A JP40881590A JP2856920B2 JP 2856920 B2 JP2856920 B2 JP 2856920B2 JP 2408815 A JP2408815 A JP 2408815A JP 40881590 A JP40881590 A JP 40881590A JP 2856920 B2 JP2856920 B2 JP 2856920B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- shaped
- wiring
- trunk
- trunk line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＶＬＳＩのレイアウト
設計において、回路ブロック間の配線形状を最適化する
ようにしたＬ字チャネル配線方法に関するものである。
設計において、回路ブロック間の配線形状を最適化する
ようにしたＬ字チャネル配線方法に関するものである。
【０００２】
【従来の技術】従来、ＶＬＳＩの回路ブロック間にでき
る直線状チャネルに対しては、水平線、すなわち幹線
を、水平線分と垂直線分とを組み合わせて得られるＬ字
状線に変換することによって配線面積を最小化する方法
が採用されている。
る直線状チャネルに対しては、水平線、すなわち幹線
を、水平線分と垂直線分とを組み合わせて得られるＬ字
状線に変換することによって配線面積を最小化する方法
が採用されている。
【０００３】このＬ字チャネルの配線方法については、
米国特許４８７５１３９号公報に開示されているよう
に、辺上に端子を持つ２つの回路ブロックの各Ｌ字形状
辺に挾まれた配線領域に、前記Ｌ字形状辺に沿う方向の
線分、いわゆる幹線と、該幹線におけるＬ字角の中角方
向に平行な線分、いわゆる支線とをそれぞれ絶縁された
別々の配線層に引き、前記幹線と支線とが交差する部分
の絶縁層にスルーホールを開けて該幹線と支線との接続
を取ることによって配線を形成する方法が提案されてい
た。
米国特許４８７５１３９号公報に開示されているよう
に、辺上に端子を持つ２つの回路ブロックの各Ｌ字形状
辺に挾まれた配線領域に、前記Ｌ字形状辺に沿う方向の
線分、いわゆる幹線と、該幹線におけるＬ字角の中角方
向に平行な線分、いわゆる支線とをそれぞれ絶縁された
別々の配線層に引き、前記幹線と支線とが交差する部分
の絶縁層にスルーホールを開けて該幹線と支線との接続
を取ることによって配線を形成する方法が提案されてい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のＬ字チャネル配線方法では、幹線の折り曲げを許容
していなかったため、十分に配線領域を最小化すること
ができないといった欠点を有していた。
来のＬ字チャネル配線方法では、幹線の折り曲げを許容
していなかったため、十分に配線領域を最小化すること
ができないといった欠点を有していた。
【０００５】つまり、前記幹線を１本の直線又は２本の
直線からなるＬ字状線で形成するのみであるので、１本
の幹線の配線領域には１本の幹線のみが配線されること
になる。この結果、２つの回路ブロック間の間隔が大き
くなり、配線領域が大きいという問題があった。
直線からなるＬ字状線で形成するのみであるので、１本
の幹線の配線領域には１本の幹線のみが配線されること
になる。この結果、２つの回路ブロック間の間隔が大き
くなり、配線領域が大きいという問題があった。
【０００６】本発明は、幹線をＬ字形状辺に沿う方向の
線分とＬ字角の中角方向に平行な線分を組み合わせてな
る折れ線に変換することにより、配線領域の面積を最小
化することを目的とする。
線分とＬ字角の中角方向に平行な線分を組み合わせてな
る折れ線に変換することにより、配線領域の面積を最小
化することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明が講じた手段は、辺上に端子を持つ２つの
回路ブロックの各Ｌ字形状辺に挾まれた配線領域に、前
記Ｌ字形状辺に沿う方向の幹線と、該幹線におけるＬ字
角の中角方向に平行な支線とをそれぞれ絶縁された別々
の配線層に引き、前記幹線と支線とが交差する部分の絶
縁層にスルーホールを開けて該幹線と支線との接続を取
ることによって配線を形成するＬ字チャネル配線方法を
前提としている。そして、前記幹線を、前記Ｌ字形状辺
に沿う方向の線分と前記Ｌ字角の中角方向に平行な線分
とを組み合わせてなる折れ線に変換して形成する構成と
している。
めに、本発明が講じた手段は、辺上に端子を持つ２つの
回路ブロックの各Ｌ字形状辺に挾まれた配線領域に、前
記Ｌ字形状辺に沿う方向の幹線と、該幹線におけるＬ字
角の中角方向に平行な支線とをそれぞれ絶縁された別々
の配線層に引き、前記幹線と支線とが交差する部分の絶
縁層にスルーホールを開けて該幹線と支線との接続を取
ることによって配線を形成するＬ字チャネル配線方法を
前提としている。そして、前記幹線を、前記Ｌ字形状辺
に沿う方向の線分と前記Ｌ字角の中角方向に平行な線分
とを組み合わせてなる折れ線に変換して形成する構成と
している。
【０００８】また、本発明は、辺上に端子を持つ２つの
回路ブロックの一方のＬ字形状辺をＡ辺、他方のＬ字形
状辺をＢ辺として、同電位に結線すべき端子の集合間の
配線のトポロジーを、前記Ｌ字形状辺におけるＬ字角の
中角方向に移動可能で且つ前記Ｌ字形状に沿う方向の幹
線と、長さが可変で且つ前記各端子から前記幹線に接続
する位置まで前記Ｌ字角の中角方向に延びる支線との集
合によって構成し、続いて、前記幹線を前記Ｌ字形状辺
に沿う方向の線分と前記Ｌ字角の中角方向に平行な線分
とを組み合わせてなる折れ線に変換して前記Ａ辺に近接
移動し、その後、前記Ｂ辺を前記Ａ辺に近付け、該Ａ辺
とＢ辺との相対位置を固定した上で、前記幹線の折れ曲
がりを最小に整形する構成としている。
回路ブロックの一方のＬ字形状辺をＡ辺、他方のＬ字形
状辺をＢ辺として、同電位に結線すべき端子の集合間の
配線のトポロジーを、前記Ｌ字形状辺におけるＬ字角の
中角方向に移動可能で且つ前記Ｌ字形状に沿う方向の幹
線と、長さが可変で且つ前記各端子から前記幹線に接続
する位置まで前記Ｌ字角の中角方向に延びる支線との集
合によって構成し、続いて、前記幹線を前記Ｌ字形状辺
に沿う方向の線分と前記Ｌ字角の中角方向に平行な線分
とを組み合わせてなる折れ線に変換して前記Ａ辺に近接
移動し、その後、前記Ｂ辺を前記Ａ辺に近付け、該Ａ辺
とＢ辺との相対位置を固定した上で、前記幹線の折れ曲
がりを最小に整形する構成としている。
【０００９】
【作用】上記の構成により、本発明では、幹線を折れ線
にして、１本の幹線の配線領域に他の幹線をも配線する
ことになる。この結果、無駄な配線領域が省略され、Ｌ
字チャネルの配線をより少ない面積で実現できる。そし
て、ＣＡＤによる配線領域最小化も容易である。
にして、１本の幹線の配線領域に他の幹線をも配線する
ことになる。この結果、無駄な配線領域が省略され、Ｌ
字チャネルの配線をより少ない面積で実現できる。そし
て、ＣＡＤによる配線領域最小化も容易である。
【００１０】
【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。
細に説明する。
【００１１】図１は本発明による配線状態を示してお
り、図２は従来と同様に幹線を折れ線にするまでの配線
状態を示している。この図１及び図２において、辺上に
端子を持つ２つの回路ブロックＣＢ１，ＣＢ２の各Ｌ字
形状辺Ａ，Ｂに挾まれた配線領域をＬ字チャネルとい
う。また、前記Ｌ字形状辺に沿う方向の線分を幹線１、
該幹線１におけるＬ字角の間の鋭角方向である中角方向
に平行な線分を支線２とし、該幹線１と支線２とは互い
に絶縁された別々の配線層に引かれる。そして、幹線１
と支線２とが交差する部分の絶縁層にスルーホール３を
開けて該幹線１と支線２との接続を取る。
り、図２は従来と同様に幹線を折れ線にするまでの配線
状態を示している。この図１及び図２において、辺上に
端子を持つ２つの回路ブロックＣＢ１，ＣＢ２の各Ｌ字
形状辺Ａ，Ｂに挾まれた配線領域をＬ字チャネルとい
う。また、前記Ｌ字形状辺に沿う方向の線分を幹線１、
該幹線１におけるＬ字角の間の鋭角方向である中角方向
に平行な線分を支線２とし、該幹線１と支線２とは互い
に絶縁された別々の配線層に引かれる。そして、幹線１
と支線２とが交差する部分の絶縁層にスルーホール３を
開けて該幹線１と支線２との接続を取る。
【００１２】この幹線１と支線２との配線方法は、配線
を引くことのできる領域を格子を用いて定義するグリッ
ド方式と、格子を決めずに自由に配線を行うグリッドレ
ス方式とに分類できるが、本発明はいずれの方式にも適
用することができる。そこで、本実施例はグリッド方式
の例を示す。このグリッド方式では、幹線１を引くこと
ができる９０°の角度で折曲したＬ字チャネルに沿った
配線を引くことのできる領域、いわゆるトラックＴ１，
Ｔ２，…，Ｔｎと、Ｌ字角の中角方向でトラックＴ１，
Ｔ２，…，Ｔｎに対して４５°の角度で交差する互いに
平行な配線領域、いわゆるカラムＣ１，Ｃ２，…，Ｃｋ
とを用いる。配線は、トラックＴ１，Ｔ２，…，Ｔｎ及
びカラムＣ１，Ｃ２，…，Ｃｋ上で行い、スルーホール
３は、トラックＴｉとカラムＣｉとの交点でのみ発生す
る。そして、同電位に結線すべき端子の集合をネットＮ
１，Ｎ２，…，Ｎｉとし、図２では各端子にネット名を
付した。 この図２までのＬ字チャネル配線方法では、
各ネットＮｉに対して、１つの幹線１が１つのトラック
Ｔｉを占有するという条件を付け、チャネル辺Ａ，Ｂ上
の端子から幹線１に向かって支線２を引く。ここで、支
線２の長さは可変である。幹線１は、Ｌ字チャネルの中
角方向へ平行移動することができる。また、任意のカラ
ムＣｉにおいて異なるネットＮ１，Ｎ２の端子が存在
し、一方のネットＮ１はＬ字チャネル辺Ｂ側に、他方の
ネットＮ２がＬ字チャネル辺Ａ側にそれぞれ存在すると
き、ネットＮ１の幹線１は、ネットＮ２の幹線１に対し
てＬ字チャネル辺Ｂ側に配置しなければならない。
を引くことのできる領域を格子を用いて定義するグリッ
ド方式と、格子を決めずに自由に配線を行うグリッドレ
ス方式とに分類できるが、本発明はいずれの方式にも適
用することができる。そこで、本実施例はグリッド方式
の例を示す。このグリッド方式では、幹線１を引くこと
ができる９０°の角度で折曲したＬ字チャネルに沿った
配線を引くことのできる領域、いわゆるトラックＴ１，
Ｔ２，…，Ｔｎと、Ｌ字角の中角方向でトラックＴ１，
Ｔ２，…，Ｔｎに対して４５°の角度で交差する互いに
平行な配線領域、いわゆるカラムＣ１，Ｃ２，…，Ｃｋ
とを用いる。配線は、トラックＴ１，Ｔ２，…，Ｔｎ及
びカラムＣ１，Ｃ２，…，Ｃｋ上で行い、スルーホール
３は、トラックＴｉとカラムＣｉとの交点でのみ発生す
る。そして、同電位に結線すべき端子の集合をネットＮ
１，Ｎ２，…，Ｎｉとし、図２では各端子にネット名を
付した。 この図２までのＬ字チャネル配線方法では、
各ネットＮｉに対して、１つの幹線１が１つのトラック
Ｔｉを占有するという条件を付け、チャネル辺Ａ，Ｂ上
の端子から幹線１に向かって支線２を引く。ここで、支
線２の長さは可変である。幹線１は、Ｌ字チャネルの中
角方向へ平行移動することができる。また、任意のカラ
ムＣｉにおいて異なるネットＮ１，Ｎ２の端子が存在
し、一方のネットＮ１はＬ字チャネル辺Ｂ側に、他方の
ネットＮ２がＬ字チャネル辺Ａ側にそれぞれ存在すると
き、ネットＮ１の幹線１は、ネットＮ２の幹線１に対し
てＬ字チャネル辺Ｂ側に配置しなければならない。
【００１３】幹線１をトラックＴｉに割り当てるには、
この各幹線１，１，…間の位置制約を満足し、しかも、
必要なトラックＴｉ数を最小化するように行う。この最
適化に関しては、従来より一般のチャネル配線で用いら
れていたレフトエッジ法などを応用する。
この各幹線１，１，…間の位置制約を満足し、しかも、
必要なトラックＴｉ数を最小化するように行う。この最
適化に関しては、従来より一般のチャネル配線で用いら
れていたレフトエッジ法などを応用する。
【００１４】次に、本発明の特徴とする幹線１のトポロ
ジ−について図３に示すフローに従ってステップごとに
説明する。
ジ−について図３に示すフローに従ってステップごとに
説明する。
【００１５】［幹線のトラック割り当て手段ＳＴ２１］
まず、従来のＬ字チャネル配線方法を用いて、各幹線
１，１，…をトラックＴｉに割り当てる（図２参照）。
まず、従来のＬ字チャネル配線方法を用いて、各幹線
１，１，…をトラックＴｉに割り当てる（図２参照）。
【００１６】［幹線下詰め手段ＳＴ２２］次に、幹線１
をできるだけＬ字チャネルの一方の辺Ａに近付けるよう
に幹線１にＬ字角の中角方向の折曲げを発生させる（図
４参照）。
をできるだけＬ字チャネルの一方の辺Ａに近付けるよう
に幹線１にＬ字角の中角方向の折曲げを発生させる（図
４参照）。
【００１７】この図２から図４に至る過程を図５を用い
て説明する。
て説明する。
【００１８】最初に、Ｌ字チャネル辺Ａを境界Ｂｎｄと
定義し、左下に割り当てられた幹線から順に全ての幹線
１に対して以下の操作を繰り返す。例えば、幹線Ｍが選
択された状態では、図５（ａ）に示すように、既に処理
された全ての幹線１，１，…が占める格子点を包含する
領域と、その境界Ｂｎｄが求まっている。次に、幹線Ｍ
を前記境界Ｂｎｄに沿うような形で、できるだけ辺Ａに
近付けるようにトラックＴｉとカラムＣｉを用いて折曲
げる（図５（ｂ）参照）。この折曲げた後の幹線Ｍ１が
占める格子の点を覆う領域を新しい境界Ｂｎｄ１とする
（図５（ｃ）参照）。以上の操作を繰り返して図４とな
る。
定義し、左下に割り当てられた幹線から順に全ての幹線
１に対して以下の操作を繰り返す。例えば、幹線Ｍが選
択された状態では、図５（ａ）に示すように、既に処理
された全ての幹線１，１，…が占める格子点を包含する
領域と、その境界Ｂｎｄが求まっている。次に、幹線Ｍ
を前記境界Ｂｎｄに沿うような形で、できるだけ辺Ａに
近付けるようにトラックＴｉとカラムＣｉを用いて折曲
げる（図５（ｂ）参照）。この折曲げた後の幹線Ｍ１が
占める格子の点を覆う領域を新しい境界Ｂｎｄ１とする
（図５（ｃ）参照）。以上の操作を繰り返して図４とな
る。
【００１９】［チャネル幅圧縮手段ＳＴ２３］次に、Ｌ
字チャネルの他方の辺Ｂをできるだけ辺Ａに近付ける
（図６参照）。本実施例では、この際にチャネル幅が５
トラックから３トラックに減少する。
字チャネルの他方の辺Ｂをできるだけ辺Ａに近付ける
（図６参照）。本実施例では、この際にチャネル幅が５
トラックから３トラックに減少する。
【００２０】［幹線整形手段ＳＴ２４］最後に、Ｌ字チ
ャネル幅を固定した上で、幹線１の不要な折曲げができ
るだけ少なくなるように幹線１を整形して図１の配線を
得る。
ャネル幅を固定した上で、幹線１の不要な折曲げができ
るだけ少なくなるように幹線１を整形して図１の配線を
得る。
【００２１】
【発明の効果】以上のように、本発明によれば、幹線を
折れ線で形成するようにしたために、１つの幹線の配線
領域に他の幹線を配線することができるので、無駄な配
線領域を省略することができる。この結果、Ｌ字チャネ
ルの配線をより少ない面積で実現することが可能とな
り、その効果は顕著である。
折れ線で形成するようにしたために、１つの幹線の配線
領域に他の幹線を配線することができるので、無駄な配
線領域を省略することができる。この結果、Ｌ字チャネ
ルの配線をより少ない面積で実現することが可能とな
り、その効果は顕著である。
【図１】本発明によるＬ字チャネルの配線図である。
【図２】幹線の折り曲げ前を示すＬ字チャネルの配線図
である。
である。
【図３】本発明の処理のフロー図である。
【図４】幹線下詰め後の配線図である。
【図５】幹線下詰め過程を説明する配線図である。
【図６】チャネル圧縮後の配線図である。
１ 幹線 ２ 支線 ３ スルーホール Ｔ１，Ｔ２ トラック Ｃ１，Ｃ２ カラム Ｎ１，Ｎ２ ネット ＣＢ１，ＣＢ２ 回路ブロック Ａ，Ｂ チャネル辺
フロントページの続き (56)参考文献 特開 昭62−171140（ＪＰ，Ａ) 特開 平２−128447（ＪＰ，Ａ) 特開 平４−676（ＪＰ，Ａ) 特開 平４−162669（ＪＰ，Ａ) 特開 平３−174769（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G06F 17/50 H01L 21/3205 H01L 21/822 H01L 27/04
Claims (2)
- 【請求項１】 辺上に端子を持つ２つの回路ブロックの
各Ｌ字形状辺に挾まれた配線領域に、該Ｌ字形状辺に沿
った方向の幹線と、該幹線におけるＬ字角の中角方向に
平行な支線とをそれぞれ絶縁された別々の配線層に引
き、前記幹線と支線とが交差する部分の絶縁層にスルー
ホールを開けて該幹線と支線との接続を取ることによっ
て配線を形成するＬ字チャネル配線方法において、前記
幹線を、前記Ｌ字形状辺に沿う方向の線分と前記Ｌ字角
の中角方向に平行な線分とを組み合わせてなる折れ線に
変換して形成することを特徴とするＬ字チャネル配線方
法。 - 【請求項２】 辺上に端子を持つ２つの回路ブロックの
一方のＬ字形状辺をＡ辺、他方のＬ字形状辺をＢ辺とし
て、同電位に結線すべき端子の集合間の配線のトポロジ
ーを、前記Ｌ字形状辺におけるＬ字角の中角方向に移動
可能で且つＬ字形状辺に沿う方向の幹線と、長さが可変
で且つ前記各端子から前記幹線に接続する位置まで前記
Ｌ字角の中角方向に伸びる支線との集合によって構成
し、続いて、前記幹線を、前記Ｌ字形状に沿う方向の線
分と前記Ｌ字角の中角方向に平行な線分とを組み合わせ
てなる折れ線に変換して前記Ａ辺に近接移動し、その
後、前記Ｂ辺を前記Ａ辺に近付け、該Ａ辺とＢ辺との相
対位置を固定した上で、前記幹線の折れ曲がりを最小に
整形することを特徴とするＬ字チャネル配線方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408815A JP2856920B2 (ja) | 1990-12-28 | 1990-12-28 | Ｌ字チャネル配線方法 |
| US07/812,002 US5241455A (en) | 1990-12-28 | 1991-12-23 | L-shaped channel wiring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408815A JP2856920B2 (ja) | 1990-12-28 | 1990-12-28 | Ｌ字チャネル配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04233251A JPH04233251A (ja) | 1992-08-21 |
| JP2856920B2 true JP2856920B2 (ja) | 1999-02-10 |
Family
ID=18518220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408815A Expired - Fee Related JP2856920B2 (ja) | 1990-12-28 | 1990-12-28 | Ｌ字チャネル配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5241455A (ja) |
| JP (1) | JP2856920B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568356A (en) * | 1995-04-18 | 1996-10-22 | Hughes Aircraft Company | Stacked module assembly including electrically interconnected switching module and plural electronic modules |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644594B2 (ja) * | 1986-12-16 | 1994-06-08 | 松下電器産業株式会社 | 半導体集積回路 |
-
1990
- 1990-12-28 JP JP2408815A patent/JP2856920B2/ja not_active Expired - Fee Related
-
1991
- 1991-12-23 US US07/812,002 patent/US5241455A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5241455A (en) | 1993-08-31 |
| JPH04233251A (ja) | 1992-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877091A (en) | Multilayer routing method and structure for semiconductor integrated circuit | |
| US4965739A (en) | Machine process for routing interconnections from one module to another module and for positioning said two modules after said modules are interconnected | |
| US6035108A (en) | Figure layout compaction method and compaction device | |
| US5353235A (en) | Wire length minimization in channel compactor | |
| JPH0836597A (ja) | 集積回路のレイアウト方法及び集積回路のレイアウト装置 | |
| JPH05243379A (ja) | 半導体集積回路装置 | |
| JP2856920B2 (ja) | Ｌ字チャネル配線方法 | |
| US5483481A (en) | Automatic wiring device for design of semiconductor integrated circuit | |
| US5532501A (en) | Semiconductor device having wiring take-out cells | |
| US4875139A (en) | Building block LSI | |
| JPH0685062A (ja) | セルベースレイアウト設計方法 | |
| JP3129864B2 (ja) | 配線形状及び配線経路決定方法 | |
| JP3080161B2 (ja) | 図形レイアウト圧縮装置、図形レイアウト圧縮方法及び記録媒体 | |
| JP2690929B2 (ja) | Ｍｏｓトランジスタ間の配線方法 | |
| JPS60254633A (ja) | 回路の等容量配線方式 | |
| US6870206B2 (en) | Semiconductor chip, fabrication method, and device for fabricating a semiconductor chip | |
| JP2734180B2 (ja) | 集積回路の設計方法 | |
| JP2682219B2 (ja) | 半導体集積回路の配線方法 | |
| JPH0289343A (ja) | 半導体集積回路の配線設計方法 | |
| JP2833453B2 (ja) | 半導体装置のチャネル配線方法 | |
| JPH03123055A (ja) | 自動配線方法 | |
| JP2919412B2 (ja) | マクロセル及びそのレイアウト方法 | |
| JPH0329341A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH0536830A (ja) | レイアウトコンパクシヨンにおける整形処理方法 | |
| JPH03194950A (ja) | チャネル配線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |