JPH0289343A - 半導体集積回路の配線設計方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の配線設計方法に関し、特に２
つの論理機能ブロック間の配線経路決定方法に関する。

〔従来の技術〕

近年の半導体装置の大規模化により、論理機能ブロック
をチップの最適位置に配置するというチップフロアプラ
ンが必要不可欠になっており、この分野にもコンピュー
タ支援による設計が適用されつつある。チップフロアプ
ランにおいては、ブロックを配置するのみならず、ブロ
ック間の配線領域を求めて配線を行なうことが重要であ
る。

このブロック間の配線経路決定は、この配線領域の算出
と後の詳細配線（マスクパターンと同等な物理的意味を
もった配線）の最適化の為に行なわれる。

従来の配線経路決定方法としては、チャネル交叉グラフ
でモデル化する方法がある（山田博編ｒＶＬｓ　Ｉコン
ピュータのＣＡＤ、産業図書発行）。この方法を図面に
より説明する。

第５図はブロック配置の一例の平面図であり、チップ（
外枠）３の中に、機能ブロック５〜８が配設されている
場合を示している。この第５図のブロック配置に対する
チャネル交叉グラフ図が第６図である。枝６０〜７２を
配線チャネル（ブロック間の配線領域）に、節点５０〜
５９を配線チャネルの交叉点に対応させて第６図を作成
する。配線経路を決定する際には、端子から端子まで節
点を通過しながら経路を求める。この際、枝には節点間
の距離の他に配線チャネルの混雑度も重みとして加えて
おき、最適の配線を選択する。

〔発明が解決しようとする課題〕

上述した従来の配線経路決定方法は、配線の通過できる
論理機能ブロックが存在する場合、グラフ上でうまく節
点及び枝を設定できないため、ブロック間の配線チャネ
ルに配線を通さなければならず、チップサイズの増大を
招くという欠点がある。

本発明の目的は、このような欠点を除き、配線チャネル
以外にも配線経路を設定できるようにして、チップサイ
ズを縮小した半導体集積回路の配線設計方法を提供する
ことにある。

〔課題を解決するための手段〕

本発明の半導体集積回路の配線設計方法の構成は、半導
体基板上に配置された複数個の論理機能ブロック間の接
続すべき第１および第２の端子を対角の２頂点とする矩
形を形成して初期配線経路とし、前記第１の端子から前
記初期配線経路上を右回りおよび左回りに検索し、その
配線経路が前記論理機能ブロックのうち配線禁止論理機
能ブロックにぶつかった時にその配線経路に折れ曲がり
点を挿入し、その経路長が短かくなる方向に前記配線禁
止論理機能ブロック外にその配線経路を移動させる操作
を、前記第２の端子にぶつかるまで繰り返し、前記左回
りおよび右回り経路のうち短かい方を選択して前記第１
および第２の端子間の配線経路とすることを特徴とする
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を説明するフロー図であ
る。まず、ステップ１０１でチップ内のブロック間の相
互に配線すべき２端子を選び、ステップ１０２で選んだ
２端子の一方を始点、他方を終点とする。これら２端子
のどちらを始点。

終点にするかは、座標値の大小、入力ファイルの格納順
等により選択される。次に、ステップ１０３で始点、終
点を対角の２頂点とする矩形を発生し、ステップ１０４
で始点から右まわりおよび左まわりに矩形の辺上を走査
する。さらにステップ１０５で配線禁止ブロックにぶつ
かれば折れ曲がり点を挿入し、線分を配線経路が短かく
なる方向に配線禁止ブロック外へ移動する。ステップ１
０６で終点の検出を行ない、終点に到達するまでステッ
プ１０５を繰り返す。終点に達した場合、ステップ１０
７で右回り、左回りのうち距離の短い方を選び配線経路
とする。

このフロー図を第２図（ａ）〜（Ｃ）のチップレイアウ
ト図により説明する。

ここで配線は２層ｋｅ配線を用い、原則として論理機能
ブロック内は第１屑入ｌ配線のみを使用し、ブロック間
の配線は第１層および第２屑入ｌ配線を用いる。図にお
いて、１はチップ、１０〜１７は第２層ＡＩ！配線の通
過できるブロック、２０〜２３は第２屑Ａ／配線の通過
できない配線禁止ブロックで、例えばＲＡＭ、ＲＯＭ、
ＲＬＡ等のダイナミック動作をするもの、または既にブ
ロック内に第２層＾！配線を使用しているもの等がある
。また、ａ、ｂ、ｃ、ｄは始点端子Ａおよび終点端子Ｂ
を対角の２頂点とする矩形の４辺を示す。

第２図（ａ）において、始点の端子Ａから辺ａに沿って
走査を開始すると、まず配線禁止ブロック２０に到達す
る。そこで折れ曲がり点を挿入し、第２図（ｂ）に示す
様に、辺ａを線分ａｌ。

ａ２．ａ３に分割し、線分ａ３をブロック２０外になる
ように移動する。この場合、ブロック２０の上へ移動す
るかブロック２０の下へ移動するかは、ブロック下に移
動した方が経路が短がくなるのでブロック下に移動する
方を選択する。

これを終点Ｂに到達するまで右回り、左回り両辺につい
て繰返した時のチップレイアウトおよび配線経路を第２
図（ｃ）に示す、ここで経路Ａ−ａｌ−ａ３−ａ４−ａ
５−ｂ−Ｂと、経路Ａ−ｃ−ｄｉ−ｄ２−ｄ３−ｄ４−
Ｂとを比べると、前者の方が距離が短かいので、前者を
配線経路として採用する。

第３図は本発明の第２の実施例を説明するフロー図であ
る。本実施例の第１の実施例との相違点は、接続すべき
端子が複数個ある時の処理が加わる点である。ステップ
２０１で相互に接続すべき等電位端子すべて選び出し、
ステップ２０２で選び出した等電位端子の各々のついて
一番距離の短い等電位端子との間で両端子を対角の２頂
点とする矩形を発生し、ステップ２０３で各々の矩形で
始点、終点を決め、ステップ２０４で矩形の面積の大き
い順に、第１の実施例のステップ１０４〜１０６の処理
を実行し、ステップ２０５で複数本の等電位端子間経路
に対し、最も経路の短かくなるものを選び配線経路とす
る。

第４図（ａ）、（ｂ）は第３図の様子を説明するチップ
レイアウト図で、ブロック間配線は２層のｈｅ配線を用
いる。第４図（ａ）において、１ｃ〜１には第２層１’
配線が通過できるブロック、２はチップ、２４〜２５は
第２層１’配線が通過できないブロック、Ｃ，Ｄ、Ｅは
等電位端子、ｅ、ｆ、ｌ、には端子Ｃ，Ｅを対角の２頂
点とする矩形、ｇ　（＋ｆ）、ｈ、　　ｉ、ｊは端子り
。

Ｅを対角の２頂点とする矩形である。端子Ｃは端子Ｅに
最も近く、端子りは端子Ｅに最も近く、端子Ｅは端子Ｃ
に最も近くなっているため、この２つの矩形が選ばれる
。この２つの矩形に対し第１の実施例と同様の処理を行
なった結果が第４図（ｂ）であり、この場合の配線経路
はＣ−ｅ−ｆ−Ｅ、Ｄ−ｈ−ｇ−ｆ−Ｅが最短となる。

この実施例では多点間接続の配線に対し適用可能である
。

〔発明の効果〕

以上説明したように本発明は、相互に接続すべき２端子
を対角の２頂点とする矩形を発生し、配線通過禁止ブロ
ックを通過する毎にそこを避けることにより、配線通過
可能ブロック上を通過する配線経路を有効・容易に設定
でき、チップサイズを縮小すると共に、設計工期を短縮
できるという効果がある。

通過できない論理機能ブロック、Ａ〜Ｅ・・・端子、ａ
〜ｋ・・・矩形を構成する辺、ａ１〜ａ３．ｄｉ〜ｄ４
．ｊ　１〜ｊ　２．ｋｌ　〜に３−・・各辺ａ、ｄ。

ｊ、ｋに折れ曲がり点を挿入してできた線分、５０〜５
９・・・チャネル交叉グラフの節点、６０〜７３・・・
チャネル交叉グラフの枝、１０１〜１０７゜２０１〜２
０５・・・処理ステップ。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するフロー図、第
２図（ａ）〜（Ｃ）は第１の実施例を説明するチップの
フロアレイアウト図、第３図は本発明の第２の実施例を
説明するフロー図、第４図（ａ）、（ｂ）は第２の実施
例を説明するチップのフロアレイアウト図、第５図は従
来例を説明する為のチップのフロアレイアウト図、第６
図は従来例のチャネル交叉グラフ図である。 １〜３・・・チップ（外枠）、５〜８．１０〜１９．１
ａ〜１ｋ・・・第２層１’配線が通過できる論理機能ブ
ロック、２０〜２４・・・第２層１’配線が代理人　升
埋士　　ｌ７１１　　原　ゝ背第３図 第２図 第４区

Claims (1)

【特許請求の範囲】
1. 半導体基板上に配置された複数個の論理機能ブロック間
   の接続すべき第１および第２の端子を対角の２頂点とす
   る矩形を形成して初期配線経路とし、前記第１の端子か
   ら前記初期配線経路上を右回りおよび左回りに検索し、
   その配線経路が前記論理機能ブロックのうち配線禁止論
   理機能ブロックにぶつかった時にその配線経路に折れ曲
   がり点を挿入し、その経路長が短かくなる方向に前記配
   線禁止論理機能ブロック外にその配線経路を移動させる
   操作を、前記第２の端子にぶつかるまで繰り返し、前記
   左回りおよび右回り経路のうち短かい方を選択して前記
   第１および第２の端子間の配線経路とすることを特徴と
   する半導体集積回路の配線設計方法。