JPH02305452A - 集積回路用コンパクション法 - Google Patents

集積回路用コンパクション法

Info

Publication number
JPH02305452A
JPH02305452A JP1126466A JP12646689A JPH02305452A JP H02305452 A JPH02305452 A JP H02305452A JP 1126466 A JP1126466 A JP 1126466A JP 12646689 A JP12646689 A JP 12646689A JP H02305452 A JPH02305452 A JP H02305452A
Authority
JP
Japan
Prior art keywords
compaction
lower limit
limit distance
compacted
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1126466A
Other languages
English (en)
Other versions
JPH0787218B2 (ja
Inventor
Hiroshi Takegami
竹上 弘
Kazuyoshi Waki
脇 一善
Hiroshi Honda
本多 浩
Takaaki Takii
滝井 孝明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1126466A priority Critical patent/JPH0787218B2/ja
Publication of JPH02305452A publication Critical patent/JPH02305452A/ja
Publication of JPH0787218B2 publication Critical patent/JPH0787218B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は集積回路用コンパクション法、特に1次元アル
ゴリズムで擬似2次元コンパクションを行う集積回路用
コンパクション法に関する。
[従来の技術] 集積回路、特に大規模集積回路(LSI)は、通常、以
下のプロセスを経て製造される。
(イ)システム仕様に基づきLSIの機能仕様を作成し
、動作の詳細を設計する機能設計プロセス。
(ロ)ゲートとゲートの接続関係、即ち論理回路構成に
主眼をおいた設計を行う論理設計ブロセス。
(ハ)LSIの製造条件に基づき使用するトランジスタ
の形状、電気特性などを設計するデバイス設計プロセス
(ニ)論理セルライブラリに使用する基本論理単位とデ
バイス設計によって得られたトランジスタライブラリを
組み合わせて基本回路または回路セルの設計を行い回路
シミュレータにより性能を予測する回路設計プロセス。
(ホ)LSIマスクのパターンを作成するレイアウト設
計プロセス。
(へ)レイアウト設計プロセスのマスクパターンを用い
てLSIを製造する製造プロセス。
これらのプロセスのうち、特にレイアウト設計プロセス
はLSI設計の中で最も重要な設計プロセスであり、論
理設計により得られた接続情報と回路設計により準備さ
れた論理セルライブラリを用いて論理ゲートの配置、配
線を行うプロセス(a)初期レイアウトの上下関係をそ
れぞれ直交する2方向であるX方向とY方向に有向グラ
フを用いて表現し、それをデザインルールの許す範囲内
でコンパクションを行い最小化されたレイアウトデータ
を得る有向グラフ法。
(b)初期レイアウトにおいてX方向あるいはY方向に
一定幅のスペースが完全に横切っている帯状部位を発見
し、その帯状部位をコンパクションするコンプレッショ
ンリッジ法。
(C)初期レイアウトのX方向あるいはY方向の一夕を
順番に並べてそれぞれバーチュアルグリッドに登録し、
それぞれのグリッドをデザインルールの範囲内で接近さ
せるバーチコアルグリッド法。
これらのコンパクション法のうち、(b)のコンプレッ
ションリッジ法はアルゴリズム的に明確で設計しやすい
が、縮小化のポイントである配線の折れ曲がり(ジョグ
)がシアライン(帯状部位のとぎれるライン)で決定さ
れてしまうという欠点がある。
また、(C)のバーチコアルグリッド法においても、処
理時間は速いものの各グリッドの順番を入れ替えること
が出来ず、本来コンパクションされるべき領域がコンパ
クションされない等の欠点がある。このため、現在の能
力、将来の可能性を考慮すると、(a)の有向グラフ法
が現在量も有望視されている。
第4図に従来の有向グラフ法を用いたコンパクション法
のフローチャートを示す。初期レイアウトにおける機能
ブロックや配線のデータを読み込み内部表現に変換して
データファイルを作成する(ステップ10)。そして、
コンパクション方向等の初期パラメータを設定しくステ
ップ12)、線分データを作成する(ステップ14)。
次に、この線分データに基づき有向グラフを作成するの
であるが(ステップ1 B) 、以下第5図を用いてこ
の有向グラフ作成ステップ16を説明する。第5図は機
能ブロックA、  B及び配線n1の初期レイアウトを
示しており、図中Ox及びOYは互いに直交するコンパ
クション方向を表わしている。
この初期レイアウトの線分データとして図のようにOY
方向の各線分にal、bl等の符号を付しその端点の座
標を読み込んでおく。そして、各線分を節とし上下関係
と接続関係を元にして次のように枝を設けていく。即ち
、 (1)ある2接点に対応する配線又はブロックが同−X
座標上で隣り合う場合には、これらの接点間に枝を設け
る。なお、この操作においては製造条件に応じたデザイ
ンルールで定められた大きさや下限距離を考慮にいれる
こととする。
(II)接続すべきブロックと配線に対応する節点間に
も枝を設ける。
(111)技の向きはY座標の大きいものから小さいも
のへ向かうように定め、同−Y座標を持つ場合には任意
に定める。
(iv)(1)〜(111)で作成されたグラフがサイ
クルを有する場合にはそのサイクル状の節点のうち交差
する2つの配線を求め、その配線を2つに分割すること
によりサイクルを解除する。
このようにして作成されたOY方向の有向グラフが第6
図に示されており、太い技は面間距離が固定であること
を、また細い技は面間距離がデザインルールで定まる下
限距離までコンパクト化できることを示している。
有向グラフが作成された後は、1次元コンパクションス
テップ18に移行し、コンパクションを行う。
そして、一方向(OY方向)へのコンパクションが行わ
れた後はコンパクション方向を変更しくステップ20)
、以下同様のステップを繰り返すことによりOX及びO
Y方向のコンパクションを行うことができる。
第7図にまずOY方向のコンパクションを行い、その後
OX方向のコンパクションを行ったときの機能ブロック
及び配線の配置を示す。第5図に比べ全体の面積が縮小
化されコンパクションされていることがわかる。
[発明が解決しようとする課題] しかしながら、従来のコンパクション法においては幾つ
かの問題が生じていた。前述したように、従来のコンパ
クション法においては有向グラフを元にデザインルール
の許す範囲で順次−次元コンパクションを行うため、た
とえば第8図に示されるように機能ブロックA、B及び
配線nl、n2゜n3の初期レイアウトをコンパクト化
する場合、その有向グラフは第9図のようになり機能ブ
ロックAの線分a1と機能ブロックBの線分b1との間
に3つの配線nl、n2.n3が存在するために、第1
0図に示すように機能ブロックBはOY方向にコンパク
ションされなくなってしまう。
従って、コンパクション方向を変更してOX方向へ更に
コンパクションすると第11図に示すレイアウトとなり
、図中一点鎖線で示す領域が無効領域として残ってしま
うのである。
もちろん、この問題はOY方向へのコンパクションを行
うときにはOX方向への移動を考えない一次元のコンパ
クションを行うことに起因しており、このためOY方向
と共にOX方向へのコンパクションを同時に行う2次元
コンパクションも提案されているが、そのアルゴリズム
は極めて複雑なものとなり、未だ実用化には至っていな
い。
本発明は上記従来の課題に鑑みなされたものであり、そ
の目的は一次元コンパクシジンのアルゴリズムで擬似2
次元コンパクションを行いコンパクション効率を向上さ
せることが可能な集積回路用コンパクション法を提供す
ることにある。
[課題を解決するための手段] 上記目的を達成するために、本発明は集積回路製造用の
マスクパターンを作成するために複数の機能ブロック及
び配線のレイアウトを製造条件に応じた所定の下限距離
を確保しつつコンパクト化する集積回路用コンパクショ
ン法において、前記機能ブロック及び配線のレイアウト
をコンパクト化する方向を決定するコンパクション方向
決定プロセスと、このプロセスにて決定されたコンパク
ション方向とは垂直の方向の下限距離を前記所定の下限
距離よりも小さく変更する変更プロセスと、コンパクシ
ョン方向に対しては製造条件に応じた前記所定の下限距
離を、コンパクション方向とは垂直方向に対しては前記
変更された下限距離をそれぞれ確保しつつ前記コンパク
ション方向決定プロセスにて決定された方向へレイアウ
トをコンパクト化する第1コンパクションプロセスと、
製造条件に応じた前記所定の下限距離を確保しつつ前記
コンパクション方向とは垂直方向へ前記プロセスにて得
られたレイアウトをコンパクト化する第2コンパクショ
ンプロセスとを有したことを特徴としている。
[作用〕 本発明は上述のプロセスを有し、コンパクション方向を
決定した後(OY方向と仮定する)、この方向とは垂直
方向(OX方向と仮定する)の下限距離をデザインルー
ルで定まる所定の下限距離よりも小さく変更してコンパ
クションを行う。
すると、例えば機能ブロックと複数の配線が順次コンパ
クションされる場合、OY方向の機能ブロックと配線の
最小間隔または配線相互間の最小間隔はデザインルール
で定まる所定の下限距離であるがOx方向の機能ブロッ
クと配線の最小間隔または配線相互間の最小間隔はそれ
より小さくできるので配線の折れ曲がり(ジョグ)部位
を機能ブロックとのOx方向の距離がより小さくなるよ
うに、または配線相互間のOx方向の距離がより小さく
なるように設定できる。
したがって、機能ブロックと配線間の、または配線相互
間のOx方向の距離はOx方向のコンパクションの結果
実質的に縮小されたこととなり、機能ブロック及び配線
のOx方向への移動を行わずにOx方向の距離の縮小化
を図ることができる。
そして、更に前記コンパクション方向とは垂直方向即ち
Ox方向へコンパクションを行う際には、再びデザイン
ルールで定まる所定の下限距離でコンパクションを行う
ことにより機能ブロックと配線間の、または配線相互間
のOx方向の最小距離を所定の下限距離に復帰させると
ともにOx方向のコンパクションを行うことができ、結
局デザインルールで定まる下限距離を確保しつつOX及
び0Y方向の同時コンパクション、即ち2次元コンパク
ションが行われ、従来コンパクションできなかったもの
をコンパクションできるようになる。
[実施例] 以下、図面を用いつつ本発明に係る集積回路用コンパク
ション法の好適な実施例を説明する。
第1図は本実施例のフローチャートである。従来と同様
に、まず初期レイアウトにおける機能ブロックや配線の
データを読み込み内部表現に変換してデータファイルを
作成する(ステップ10)。
本実施例においては、′従来技術との差異を明らかにす
るために従来ではコンパクションできなかった初期レイ
アウト、即ち第8図に示されるように機能ブロックA、
B及び配線口1、n2、n3が存在する初期レイアウト
のコンパクションを行つこととする。
データファイル作成後、コンパクション方向を設定する
(ステップ12)。そして、コンパクション時の機能ブ
ロックと配線間、あるいは配線相互間の最小距離を表わ
すために倍率パラメータなるパラメータを導入し、最小
距離とデザインルールで定まる下限距離の比率を表わす
ものと定義する(ステップ13)。このステップ13で
はコンパクション方向とは垂直方向、即ちOx方向の下
限距離即ち最小距離をデザインルールによる所定の下限
距離よりも小さく変更するこ、ととし、このため本実施
例ではOx方向の倍率パラメータをOx方向の倍率パラ
メータlに対して1/n(n−2、3,4・・・)と設
定し、特に本実施例ではn−2とした。
倍率パラメータを設定した後、第8図の初期レイアウト
の線分データリストを作成しくステップ14)、有向グ
ラフを作成する(ステップ16)。
このときの有向グラフは従来と同様に第9図となるが、
この有向グラフを元にOx方向のコンパクションを行う
と、Ox方向の倍率が1/2となっているため機能ブロ
ックと配線間の下限距離及び配線相互間の下限距離がO
x方向はOx方向に比べて1/2となり、第2図に示す
ように従来と同様にOx方向への移動を行う事なく機能
ブロックBがOx方向にコンパクションされていること
がわかる。
次に、コンパクション方向をOx方向に変更しくステッ
プ20)、再び線分データリストを作成して有向グラフ
を作り、Ox方向のコンパクションを行う(ステップ2
5)。その後、コンパクション方向を再び変更、すなわ
ちOx方向とし、同時に倍率パラメータを1に変更する
(ステップ27)。そして、再びステップ14以降の各
ステップを繰返すが、このとき、前述したようにOx方
向及びOx方向の倍率パラメータは共に1であるのでコ
ンパクションするときの下限距離はデザインルールによ
る所定の下限距離となり、前述のOx方向コンパクショ
ンにて縮小されたOx方向の下限距離が所定の下限距離
に復帰して第3図に示すレイアウトとなり、従来無効領
域となっていた領域に機能ブロックBがコンパクション
されてコンパクション効率が向上していることがわかる
このように、本実施例においてはステップ12にてコン
パクション方向を決定し、ステップ13にてコンパクシ
ョン方向とは垂直方向の下限距離をデザインルールの所
定の下限距離よりも小さく設定してコンパクションを行
うことにより擬似2次元コンパクションを実現すること
ができ、従来コンパクションできなかったレイアウトを
もコンパクションすることができる。
なお、本実施例においては倍率パラメータをn−2とし
た場合のコンパクションを示したが、もちろん必要に応
じてn−3,4と順次変化させ、第1図のフローチャー
トに示されるごとく所定の倍率パラメータとなるまでコ
ンパクションを続けることにより最適のコンパクション
効率を得ることが可能である。
[発明の効果] 以上説明したように、本発明によれば1次元アルゴリズ
ムで2次元のコンパクションを行うことができるので、
コンパクションの効率を向上させ、集積回路製造時のチ
ップ歩留まりを向上させることができる。
【図面の簡単な説明】
第1図は本発明に係る集積回路用コンパクション法の一
実′施例のフローチャート図、第2図及び第3図は同実
施例によるコンパクションの説明図、 第4図は従来の集積回路用コンパクション法のフローチ
ャート図、 第5図乃至第11図は同コンパクション法によるコンパ
クションの説明図である。

Claims (1)

  1. 【特許請求の範囲】 集積回路製造用のマスクパターンを作成すべく複数の機
    能ブロック及び配線のレイアウトを機能ブロック及び配
    線間の距離が製造条件に応じた所定の下限距離以上であ
    るようにコンパクト化する集積回路用コンパクション法
    において、 前記機能ブロック及び配線のレイアウトをコンパクト化
    する方向を決定するコンパクション方向決定プロセスと
    、 このプロセスにて決定されたコンパクション方向とは垂
    直の方向の下限距離を前記所定の下限距離よりも小さく
    変更する変更プロセスと、 コンパクション方向に対しては製造条件に応じた前記所
    定の下限距離を、コンパクション方向とは垂直方向に対
    しては前記変更された下限距離をそれぞれ確保しつつ前
    記コンパクション方向決定プロセスにて決定された方向
    へレイアウトをコンパクト化する第1コンパクションプ
    ロセスと、製造条件に応じた前記所定の下限距離を確保
    しつつ前記コンパクション方向とは垂直方向へ前記プロ
    セスにて得られたレイアウトをコンパクト化する第2コ
    ンパクションプロセスと、 を有したことを特徴とする集積回路用コンパクション法
JP1126466A 1989-05-19 1989-05-19 集積回路用コンパクション法 Expired - Lifetime JPH0787218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1126466A JPH0787218B2 (ja) 1989-05-19 1989-05-19 集積回路用コンパクション法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1126466A JPH0787218B2 (ja) 1989-05-19 1989-05-19 集積回路用コンパクション法

Publications (2)

Publication Number Publication Date
JPH02305452A true JPH02305452A (ja) 1990-12-19
JPH0787218B2 JPH0787218B2 (ja) 1995-09-20

Family

ID=14935918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1126466A Expired - Lifetime JPH0787218B2 (ja) 1989-05-19 1989-05-19 集積回路用コンパクション法

Country Status (1)

Country Link
JP (1) JPH0787218B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63214880A (ja) * 1987-03-04 1988-09-07 Nippon Telegr & Teleph Corp <Ntt> レイアウトのコンパクシヨン方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63214880A (ja) * 1987-03-04 1988-09-07 Nippon Telegr & Teleph Corp <Ntt> レイアウトのコンパクシヨン方式

Also Published As

Publication number Publication date
JPH0787218B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
US6175950B1 (en) Method and apparatus for hierarchical global routing descend
US5784289A (en) Method for estimating routability and congestion in a cell placement fo integrated circuit chip
US6230306B1 (en) Method and apparatus for minimization of process defects while routing
US6324674B2 (en) Method and apparatus for parallel simultaneous global and detail routing
US6247167B1 (en) Method and apparatus for parallel Steiner tree routing
US6289495B1 (en) Method and apparatus for local optimization of the global routing
US6253363B1 (en) Net routing using basis element decomposition
US6154874A (en) Memory-saving method and apparatus for partitioning high fanout nets
Weste Virtual grid symbolic layout
US6260183B1 (en) Method and apparatus for coarse global routing
KR100439562B1 (ko) 트랜지스터 배치 방법
CN111597768A (zh) 用于构建版图图案集的方法、设备和计算机可读存储介质
US5493509A (en) Method of and apparatus for generating mask layouts
Sarrafzadeh et al. Single-layer global routing
CN106777849A (zh) 一种用于求解给定边框约束的vlsi版图设计方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
US6269469B1 (en) Method and apparatus for parallel routing locking mechanism
JPH02305452A (ja) 集積回路用コンパクション法
Chen et al. On crossing minimization problem
JP3389196B2 (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
JPH02303143A (ja) 集積回路用コンパクション法
JP3433025B2 (ja) モジュール配置方法
CN111611761A (zh) 生成电路版图图案的方法、设备和计算机可读存储介质
JP2001085528A (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
KR100280496B1 (ko) 초고밀도 집적회로칩의 내부 단위블록 배치방법