CN111611766A - 用于确定电路版图约束条件的方法、设备和存储介质 - Google Patents
用于确定电路版图约束条件的方法、设备和存储介质 Download PDFInfo
- Publication number
- CN111611766A CN111611766A CN202010415334.0A CN202010415334A CN111611766A CN 111611766 A CN111611766 A CN 111611766A CN 202010415334 A CN202010415334 A CN 202010415334A CN 111611766 A CN111611766 A CN 111611766A
- Authority
- CN
- China
- Prior art keywords
- circuit layout
- determining
- boundary elements
- checked
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000007689 inspection Methods 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 12
- 239000011295 pitch Substances 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims 2
- 238000013461 design Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
根据本公开的示例实施例,提供了用于确定电路版图约束条件的方法、设备和计算机可读存储介质。一种确定电路版图约束条件的方法包括标识参考电路版图中的多个边界元素,边界元素表示参考电路版图中的相应参考几何图形的边界的至少一部分。该方法还包括基于多个边界元素在参考电路版图中的位置,确定多个边界元素彼此之间的距离。该方法进一步包括基于确定的距离确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件,以用于检查电路版图。以此方式,可以减少获取版图检查所使用的约束条件花费的成本,并且有助于进行更客观和准确的电路版图检查。
Description
技术领域
本公开的实施例主要涉及集成电路领域,并且更具体地,涉及用于确定电路版图约束条件的方法、设备和计算机可读存储介质。
背景技术
电路版图(又可以简称为版图)是从设计并模拟优化后的电路所转化成的一系列几何图形,其包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造商根据这些数据来制造掩模。掩模上的图形决定着芯片上器件或连接物理层的尺寸。因此,版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。为此,版图的设计需要依照设计规则进行,并且需要对版图进行设计规则检查(DRC)。然而,与DRC相关的开发通常需要投入较大的成本。
发明内容
根据本公开的示例实施例,提供了一种用于确定电路版图约束条件的方案。
在本公开的第一方面中,提供了一种确定电路版图约束条件的方法。该方法包括标识参考电路版图中的多个边界元素,边界元素表示参考电路版图中的相应参考几何图形的边界的至少一部分。该方法还包括基于多个边界元素在参考电路版图中的位置,确定多个边界元素彼此之间的距离。该方法进一步包括基于确定的距离,确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件,以用于检查该待检查的电路版图。
在本公开的第二方面中,提供了一种电子设备。该电子设备包括处理器以及与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作。动作包括标识参考电路版图中的多个边界元素,边界元素表示参考电路版图中的相应参考几何图形的边界的至少一部分。动作还包括基于多个边界元素在参考电路版图中的位置,确定多个边界元素彼此之间的距离。动作进一步包括基于确定的距离,确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件,以用于检查该待检查的电路版图。
在本公开的第三方面中,提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现根据本公开的第一方面的方法。
应当理解,发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征,亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1示出了本公开的多个实施例能够在其中实现的示例环境的示意图;
图2示出了根据本公开的一些实施例的确定约束条件的过程的流程图;
图3示出了图示根据本公开的一些实施例的参考电路版图中的边界元素的示意图;
图4示出了图示根据本公开的一些实施例中的示例距离信息和示例模板集的示意图;
图5示出了图示根据本公开的一些实施例的多个边界元素的示意图;
图6示出了图示根据本公开的一些实施例的转换填充后的文本模板的示意图;以及
图7示出了能够实施本公开的多个实施例的计算设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如前文所提及的,需要对电路版图进行设计规则检查DRC。为此,电子设计自动化EDA工具可以提供或被配置有用于进行设计规则检查的实用程序(utility)。在本文中,这样的实用程序又可以称为DRC实用程序。另外,已经存在不同的EDA工具(例如,EDA工具A和EDA工具B)之间的DRC实用程序转换器。这样的转换器可以由EDA工具A或EDA工具B提供。用户可以仅针对EDA工具A来开发一套DRC实用程序,然后使用转换器来获得针对EDA工具B的另一套DRC实用程序,而无需付出双倍努力也针对EDA工具B进行开发。
然而,描述设计规则检查中所使用的各种设计规则或约束条件的DRC文档(诸如,文字文档)由用户生成。一方面,由用户生成DRC文档是耗时耗力的。另一方面,无论EDA工具A还是EDA工具B都无法仅根据DRC文档生成DRC实用程序。当前,还没有能够基于DRC文字文档或其他文件来自动生成可执行的DRC实用程序的方案。在这种情况下,又需要花费较大的人力和时间成本来根据DRC文档开发DRC实用程序。因此,需要一种能够自动确定DRC所使用的约束条件的方案。这样的方案还可以进一步获得用于设计规则检查的可执行指令或程序。
根据本公开的实施例,提出了一种用于确定电路版图约束条件的方案。在该方案中,标识参考电路版图中的多个边界元素。边界元素表示参考电路版图中的相应参考几何图形的边界的至少一部分。基于多个边界元素在参考电路版图中的位置,确定多个边界元素彼此之间的距离。基于所确定的距离来确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件,以用于电路版图的检查。因此,根据本公开的实施例提出一种从参考电路版图中提取设计规则的方案。
利用本公开的方案能够自动地从设计版图中提取用于电路版图检查的约束条件,以进行设计规则检查。以此方式,可以减少制定DRC所使用的设计规则所花费的时间和人力成本,并且有助于获得更客观和准确的约束条件,进行更客观和准确的电路版图检查。另外,还可以将所确定的约束条件实现为机器可执行指令,从而获得针对自动化DRC而生成的实用程序。也就是说,EDA工具或软件可以对这样的约束条件进行编译,然后转换成标准的DRC实用程序。
以下将参照附图来具体描述本公开的实施例。图1示出了本公开的多个实施例能够在其中实现的示例环境100的示意图。在该示例环境100中,计算设备102包括或部署有提取器103。提取器103可以被配置为利用参考电路版图110来确定针对电路版图中的几何图形的约束条件。下文相对于计算设备102描述的动作中的一个或多个动作具体可以由提取器103执行。
计算设备102可以是任何具有计算能力的设备。作为非限制性示例,计算设备102可以是任意类型的固定计算设备、移动计算设备或便携式计算设备,包括但不限于台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、多媒体计算机、移动电话等;计算设备102的全部组件或一部分组件可以分布在云端。
参考电路版图110可以是经验证的设计版图,例如通过DRC的设计版图。在图1的示例中,参考电路版图110包括多个几何图形111-115,其在本文中又称为参考几何图形111-115。应当理解,尽管将参考几何图形111-115示出为长方形,但这仅是示例性而无意限制,并且参考电路版图110可以包括任何合适形状和数目的几何图形。此外,尽管示出了一个参考电路版图110,但是在本公开的实施例中,可以利用多个经验证的设计版图作为参考电路版图。
所确定的一个或多个约束条件与待检查的电路版图中的至少一个几何图形的尺寸和/位置相关。这样的约束条件可以被视为从参考电路版图中所提取的设计规则,因而在本文又可以被称为设计规则或提取的设计规则。在图1的示例中,约束条件121-124被实现为DRC实用程序120中的可执行指令。然而,应该理解这仅是示例性的。所确定的约束条件可以被实现为任何合适的形式,例如可供用户查阅的文档,机器可执行的程序、进程、例程等。还应当理解,在此示出的约束条件121-124及对应的机器可执行指令仅是示例性的。
为了更清楚地理解本公开的实施例所提供的用于电路版图检查的方案,将参照图2-图7来进一步描述本公开的实施例。图2示出了根据本公开的一些实施例的确定约束条件的过程200的流程图。过程200可以由图1的计算设备102实现。为便于讨论,将结合图1来描述过程200。
计算设备102首先获取参考电路版图110。例如,参考电路版图110可以由用户输入,或者由计算设备102从版图存储库中取回。在框210,计算设备102标识参考电路版图110中的多个边界元素。边界元素限定参考电路版图中的相应参考几何图形的边界的至少一部分。标识边界元素可以包括向边界元素分配标识符(ID)、确定边界元素在参考电路版图110中的位置。标识边界元素还可以包括确定边界元素所属于的几何图形。
在一些实施例中,可以基于例如边界元素的类型来分配ID。在这种情况下,可以基于在参考电路版图110中的位置来区分具有相同ID的不同边界元素。在一些实施例中,边界元素可以包括以下中的一项或多项:长轴在参考电路版图110的水平方向上的长方形的长边,长轴在水平方向上的长方形的短边,长轴在参考电路版图110的竖直方向上的长方形的长边,或长轴在竖直方向上的长方形的短边。
为了更好地理解本公开的实施例中的边界元素,下面参考图3来描述一个示例。图3示出了图示根据本公开的一些实施例的参考电路版图110中的边界元素的示意图300。如上文关于图1所提及的,参考电路版图110包括参考几何图形111-115。在该示例中,参考几何图形111-113被示出为长轴在水平方向上的长方形,参考几何图形114-115被示出为长轴在竖直方向上的长方形。
在图3的示例中,示出了被标识的边界元素301-311,并且为了更好地说明,以放大的方式示出了这些边界元素。字符CHAR_1_1、CHAR_2_1、CHAR_2_2、CHAR_3_1、CHAR_4_1用于表示对应边界元素的ID,其在本文中也可以称为特征ID。所标识的边界元素也可以称为特征元素。在图3中,用相同的底纹样式来表示具有相同特征ID的边界元素,并且在该示例中,边界元素的特征ID与其类型相关联。例如,特征ID为CHAR_4_1的边界元素309-311是长轴在竖直方向上的长方形的长边。
可以基于不同的标准来分配边界元素的特征ID或确定边界元素的类型。在图3的示例中,边界元素306-308均为长轴在水平方向上的长方形的长边。尽管边界元素308与边界元素306、307长度不同,但特征ID均为CHAR_3_1。边界元素303-305均为长轴在水平方向上的长方形的短边,但边界元素305的特征ID与边界元素303、304不同。特征ID分配或类型确定的这种标准可以根据需要来确定,例如根据DRC的精确度、所针对的工艺的关键性等。
在本文中,特征ID为CHAR_1_1的边界元素(例如,边界元素301、302)也可以称为线端(LE);特征ID为CHAR_2_1和/或CHAR_2_2的边界元素(例如,边界元素303、304、305)也可以称为正交线端(O_LE);特征ID为CHAR_3_1的边界元素(例如,边界元素306、307、308)也可以称为水平长边(H_L_edge);特征ID为CHAR_4_1的边界元素(例如,边界元素309、310、311)也可以称为竖直长边(V_L_edge)。
在一些实施例中,可以标识参考电路版图110中可识别的所有类型的边界元素。在这样的实施例中,可以获得用于版图检查的一套较为完整的约束条件。在一些实施例中,可以根据需要仅标识某个或某些特定类型的边界元素。作为一个示例,在对线端与水平长边之间的间距感兴趣或有需求的情况下,在框210,计算设备102可以仅标识参考电路版图110中为线端和水平长边的边界元素。作为另一示例,在对不同竖直长边之间的间距感兴趣或有需求的情况下,在框210,计算设备102可以仅标识参考电路版图110中为竖直长边的边界元素。
继续参考图2。在框220,计算设备102基于所标识的多个边界元素(例如,边界元素301-311)在参考电路版图110中的位置,确定多个边界元素彼此之间的距离。在框220确定的距离又可以被称为边界元素的距离信息,或简称为距离信息。在一些实施例中,计算设备102可以确定所标识的多个边界元素中的任意两个边界元素之间的距离。
距离信息可以包括以下中的一项或多项:属于同一参考几何图形的具有相同特征ID(或为同一类型)的边界元素之间的距离,例如以表示个体几何图形的尺寸信息,例如宽度;属于同一参考几何图形的具有不同特征ID(或为不同类型)的边界元素之间的间距,例如以表示个体几何图形的尺寸信息,例如对角线长度;属于不同参考几何图形的具有相同特征ID(或为同一类型)的边界元素之间的距离,例如以表示同一类型的不同几何图形之间的间隔大小;属于不同参考几何图形的具有不同特征ID(或为不同类型)的边界元素之间的间距,例如以表示不同类型的几何图形之间的间隔大小。
下面参考图4,其示出了图示根据本公开的一些实施例中的示例距离信息410和示例模板集430的示意图400。示例距离信息410包括多个项,例如项411-413。将结合图3来描述如何得出示例距离信息410。距离信息410中的项与个体几何图形的尺寸或不同几何图形之间的间隔相关。
项411“CHAR_4_1到CHAR_4_1的间距=……”指的是属于不同几何图形的、特征ID均为CHAR_4_1的两个边界元素之间的距离。在图3的示例中,项411中的间距值可以例如由边界元素309与边界元素310之间的距离确定,如箭头323所示。换言之,项411中的数值与大体上呈平行取向的两个几何图形之间的间隔相关,例如在图3的示例中可以表示几何图形114与几何图形115之间的间隔。
项412“CHAR_4_1到CHAR_4_1的宽度=……”指的是属于同一几何图形的、特征ID均为CHAR_4_1的两个边界元素之间的距离。在图3的示例中,项412中的间距值可以例如由边界元素310与边界元素311之间的距离确定,如箭头324所示。换言之,项412中的数值表示几何图形在某个维度上的宽度,例如在图3的示例中可以表示几何图形115在水平方向上的宽度。
项413“CHAR_1_1到CHAR_3_1的间距=……”指的是属于不同几何图形的、特征ID分别为CHAR_1_1和CHAR_3_1的两个边界元素之间的距离。在图3的示例中,针对项413中的间距,可以确定两个值,例如分别由边界元素301与边界元素306之间的距离以及边界元素302与边界元素306之间的距离得出,如箭头321和322所示。换言之,项413中的数值与大体上呈垂直取向的两个几何图形之间的间隔相关,例如在图3的示例中可以表示几何图形114与几何图形111之间的间隔、几何图形115与几何图形111之间的间隔。
参考图3和图4描述了示例距离信息410中的项411-413的具体得出。本领域技术人员能够类似地理解示例距离信息410中其他各项的含义,并且基于边界元素的具体类型来得出其他类型的距离信息。
继续参考图2,在框230,计算设备102基于在框220确定的距离,确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件。以此方式,计算设备102从参考电路版图中提取了设计规则,以用于电路版图的检查。
计算设备102可以基于同一参考几何图形的边界元素之间的距离,确定用于约束电路版图中的单个几何图形的尺寸范围。例如,图3中的箭头324与距离信息410中的项412相对应。假设属于同一几何图形115的平行的边界元素310与311之间的距离为20nm,则可以确定用于约束长轴在竖直方向上的长方形的尺寸范围(在此为宽度范围)包括20nm。假设参考电路版图110中还存在其他属于同一长方形的一对平行的长边,并且它们之间的距离包括40nm、50nm,则可以确定长方形的宽度范围为[20nm,40nm,50nm]或者为大于20nm。类似地,还可以确定与单个几何图形的面积有关的面积范围。
备选地或附加地,计算设备102可以基于不同参考几何图形的边界元素之间的距离,确定用于约束电路版图中的不同几何图形(例如,相邻的几何图形)的间距范围。例如,基于图3中箭头323所示的距离及类似的距离(如果存在的话)可以确定用于约束竖直放置的不同长方形(在此为相邻的长方形)之间的间隔的间距范围。基于图3中箭头321和322所示的距离及类似的距离(如果存在的话)可以确定用于约束竖直放置的长方形与水平放置的长方形之间的间隔的间距范围。
在一些实施例中,可以仅确定一个约束条件,例如仅确定与长方形的宽度相关的约束条件。在一些实施例中,可以确定多个约束条件,从而形成约束条件集。此外,如本文中所使用的术语“范围”,例如“尺寸范围”、“间距范围”、“宽度范围”等,可以包括单个值、多个离散值、连续值的范围、及其组合。
所确定的一个或多个约束条件可以被实现为各种形式,例如可供查阅的文档。在一些实施例中,所确定的一个或多个约束条件可以被实现为机器可执行指令,以用于执行电路版图的检查。这样的机器可执行指令可以形成实用程序或者被实现为实用程序(例如,DRC软件)的一部分。
在一些实施例中,为了实现以机器可执行形式的约束条件,可以利用与约束条件有关的模板,例如文本模板、表格模板。例如,计算设备102可以用所确定的尺寸范围和/或间距范围,填充用于约束条件的文本模板中的相应字段。这种填充后的文本模板在本文中也可以被称为手册、约束条件说明、规则说明等。然后,计算设备102可以将填充后的文本模板转换为机器可执行指令,以用于执行电路版图的检查。例如,转换得到的机器可执行指令可以被实现为DRC实用程序120的一部分。
下面将参考图4-6来描述这样的一个示例。图4中的示例模板集430包括文本模板431-434,其中文本模板431与线端到线端的间距相关,文本模板432与线端到正交线端的间距相关,文本模板433与线端到水平长边的间距相关,文本模板434与竖直长边到竖直长边的间距相关。括号中的字段“宽度范围”是指对应的边界元素(例如,线端、竖直长边)所位于的几何图形(例如,长方形)的宽度范围。
尽管图4中示出了四个模板,但是在本公开的实施例中可以利用更多的模板,例如,与水平长边到水平长边的间距相关的模板。此外,还可以包括与几何图形本身的尺寸有关的模板,例如与几何图形的面积有关的模板、与几何图形的边界长度有关的模板等。
作为一个示例,可以以距离信息410作为数据集,依据搜索条件来搜索数据集,从而获得相应参数的范围。例如,可以以“宽度”作为搜索条件,来获得“间距”的范围。
下面将参考图5来描述如何基于与边界元素有关的距离信息来填充模板的一个具体示例。图5示出了图示根据本公开的一些实施例的多个边界元素的示意图500。在图5的示例中,示出了参考电路版图中的三个几何图形501-503,具体为三个长方形。在框210,计算设备102标识了边界元素511-516,这些边界元素为竖直长边,即具有为CHAR_4_1的特征ID。在框220,计算设备102得出与边界元素511-516有关的距离信息(例如,图4中的项411、412),并且从而得到表1所示的统计数据。
表1针对竖直长边的统计数据
表1中的“位置”列表示相应的边界元素在参考电路版图中的位置,例如竖直长边的中心点或端点在参考电路版图中的坐标。“宽度”列表示相应的边界元素所处于的几何图形(在此为长方形)的宽度,该列的数据例如可以通过图4中的项412得出。最后一列表示相应的边界元素到特征ID也为CHAR_4_1的其他边界元素(在此为参考电路版图中的其他竖直长边)的间距。该列数据例如可以通过图4中的项411得出。
计算设备102可以根据表1中的统计数据来填充模板434。作为一个示例,可以得到如下的规则说明:竖直长边(宽度=20nm)到竖直长边(宽度=20nm)的间距为40nm、120nm、>1000nm。作为另一示例,也可以得到如下的规则说明:竖直长边(宽度=20nm)到竖直长边(宽度=20nm)的间距为>=40nm。
应当理解,表1中所示的统计数据仅是示例性的而无意限制。例如,几何图形501-503可以具有不同的宽度。另外,还可以包括附加数据。例如,附加数据可以是边界元素511-516与特征ID为CHAR_2_1的边界元素的距离。根据这样的附加数据可以填充与竖直长边到正交线端的间距相关的模板(未示出)。计算设备102可以类似地填充其他的文本模板431-433。
下面参考图6,其示出了图示根据本公开的一些实施例的转换填充后的文本模板的示意图600。如图6所示,可以将填充后的一个或多个文本模板转换为对应的以可执行指令实行的一个或多个约束条件121-124。例如,利用图5中的边界元素,得到填充后的文本模板434为“竖直长边(宽度=20nm)到竖直长边(宽度=20nm)的间距为>=40nm”,则转换后的机器可执行指令形式的约束条件124为“V_L_edge[width=20nm]to V_L_edge[width=20nm]space>=40nm”。
以上描述了基于标识的边界元素来确定约束条件的示例。在一些实施例中,可以利用数据处理模型来确定约束条件。例如,计算设备102可以获取数据处理模型,该数据处理模型用于从多个边界元素彼此之间的距离中得出至少一个数值范围。这样的数据处理模型可以基于例如模式识别(例如,模糊模式识别)、深度学习等机器学习方法。可以与上文参考图3-图5所描述的方式类似地来构建或训练数据处理模型。
接下来,计算设备102可以基于所确定的距离(例如,距离信息410)和多个边界元素的标识信息,根据数据处理模型确定以下至少一项:用于约束电路版图中的单个几何图形的尺寸范围,或用于约束电路版图中的不同几何图形的间距范围。例如,可以确定上文所描述的宽度范围、间距范围等。
在一些实施例中,数据处理模型还可以被构建或训练为利用所确定的尺寸范围和/或间距范围来填充文本模板中的相应字段。计算设备102可以进而将填充后的文本模板转换为机器可执行指令,如上文参考图6所描述的。在一些实施例中,数据处理模型还可以被构建或训练为基于标识的边界元素来确定尺寸范围和/或间距范围。
在一些实施例中,可以将所获得的约束条件与通过其他方式而确定的约束条件相比较。例如,计算设备102可以使用所获得的约束条件来检查某一电路版图,以确定该电路版图中不满足约束条件的错误的数目(又可以称为第一数目)。计算设备102可以使用另外的约束条件(又可以称为目标约束条件)来检查同一电路版图,以确定该电路版图中不满足目标约束条件的错误的数目(又可以称为第二数目),该目标约束条件也与电路版图中的至少一个几何图形的尺寸和/或位置相关。如果第一数目与第二数目之差大于阈值,则可以确定目标约束条件可能不适用于该电路版图。换言之,该目标约束条件的鲁棒性较差。
作为一个示例,可以利用大量的参考电路版图或经拆解的版图来确定约束条件并且进而获得例如DRC实用程序120。可以比较DRC实用程序120和另一DRC实用程序。该另一DRC实用程序可以例如是商业上可获得的软件,例如由EDA软件开发方提供。为了便于讨论,将该另一DRC实用程序称为常规DRC实用程序。例如,可以比较DRC实用程序120和常规DRC实用程序对相同的电路版图的检查结果,检查结果可以包括标识的错误的数目、类型、位置等。这两个检查结果的差异,例如错误数目的差异、错误位置的差异等,可以用于评价该常规DRC实用程序。检查结果的差异也可以提供给用户,以引起用户对常规DRC实用程序的鲁棒性的注意。
在一些实施例中,所获得的约束条件,例如DRC实用程序120,可以被进一步更新或完善。例如,可以利用版图拆解中的图案化错误来更新DRC实用程序120。计算设备102可以确定参考电路版图中与图案化错误相对应的位置,图案化错误由参考电路版图的拆解引起。计算设备102然后可以基于图案化错误的位置来更新约束条件,以使得更新后的约束条件将该位置处的几何图形状态标识为错误。
作为一个示例,可以由测试工具对大量的参考电路版图进行拆解,接着可以通过模拟或实验来在该工具中检验图案化错误情况(FC),包括确定图案化错误的位置。然后,可以将图案化错误的位置输入到提取器103中,使得提取器103将这样的图案化错误情况识别为被禁止的规则,并更新DRC实用程序120中的相应约束条件,或者添加新的约束。在这样的实施例中,可以进一步节省设置设计规则的消耗,并且得到进一步完善的DRC实用程序。
图7示出了可以用来实施本公开的实施例的示例设备700的示意性框图。设备700可以用于实现图1的计算设备102。如图所示,设备700包括中央处理单元(CPU)701,其可以根据存储在只读存储器(ROM)702中的计算机程序指令或者从存储单元708加载到随机访问存储器(RAM)703中的计算机程序指令,来执行各种适当的动作和处理。在RAM 703中,还可存储设备700操作所需的各种程序和数据。CPU 701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
设备700中的多个部件连接至I/O接口705,包括:输入单元706,例如键盘、鼠标等;输出单元707,例如各种类型的显示器、扬声器等;存储单元708,例如磁盘、光盘等;以及通信单元709,例如网卡、调制解调器、无线通信收发机等。通信单元709允许设备700通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元701执行上文所描述的各个方法和处理,例如过程200。例如,在一些实施例中,过程200可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元708。在一些实施例中,计算机程序的部分或者全部可以经由ROM 702和/或通信单元709而被载入和/或安装到设备700上。当计算机程序加载到RAM 703并由CPU 701执行时,可以执行上文描述的过程200的一个或多个步骤。备选地,在其他实施例中,CPU 701可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行过程200。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外,虽然采用特定次序描绘了各操作,但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行,或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地,在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (15)
1.一种确定电路版图约束条件的方法,包括:
标识参考电路版图中的多个边界元素,边界元素表示所述参考电路版图中的相应参考几何图形的边界的至少一部分;
基于所述多个边界元素在所述参考电路版图中的位置,确定所述多个边界元素彼此之间的距离;以及
基于确定的所述距离,确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件,以用于检查所述待检查的电路版图。
2.根据权利要求1所述的方法,其中确定所述约束条件包括以下中的至少一项:
基于同一参考几何图形的边界元素之间的距离,确定用于约束所述电路版图中的单个几何图形的尺寸范围,或
基于不同参考几何图形的边界元素之间的距离,确定用于约束所述电路版图中的不同几何图形的间距范围。
3.根据权利要求2所述的方法,还包括:
用所述尺寸范围或所述间距范围中的至少一项,填充用于所述约束条件的文本模板中的相应字段;以及
将填充后的所述文本模板转换为机器可执行指令,以用于执行所述待检查的电路版图的检查。
4.根据权利要求1所述的方法,其中所述多个边界元素包括以下至少一项:
长轴在所述参考电路版图的水平方向上的长方形的长边,
长轴在所述水平方向上的长方形的短边,
长轴在所述参考电路版图的竖直方向上的长方形的长边,或
长轴在所述竖直方向上的长方形的短边。
5.根据权利要求1所述的方法,其中确定所述约束条件包括:
获取数据处理模型,所述数据处理模型用于从多个边界元素彼此之间的距离中得出至少一个数值范围;以及
基于所确定的所述距离和所述多个边界元素的标识信息,根据所述数据处理模型确定以下至少一项:用于约束所述电路版图中的单个几何图形的尺寸范围,或用于约束所述电路版图中的不同几何图形的间距范围。
6.根据权利要求1至5中的任一项所述的方法,还包括:
使用所述约束条件来检查所述待检查的电路版图,以确定所述待检查的电路版图中不满足所述约束条件的错误的第一数目;
使用目标约束条件来检查所述待检查的电路版图,以确定所述待检查的电路版图中不满足所述目标约束条件的错误的第二数目,所述目标约束条件也与所述待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关;以及
响应于所述第一数目与所述第二数目之差大于阈值,确定所述目标约束条件不适用于所述待检查的电路版图。
7.根据权利要求1至5中的任一项所述的方法,还包括:
确定所述参考电路版图中与图案化错误相对应的位置,所述图案化错误由所述参考电路版图的拆解引起;以及
基于确定的所述位置来更新所述约束条件,以使得更新后的所述约束条件将所述位置处的几何图形状态标识为错误。
8.一种电子设备,包括:
处理器;以及
与所述处理器耦合的存储器,所述存储器具有存储于其中的指令,所述指令在被处理器执行时使所述设备执行动作,所述动作包括::
标识参考电路版图中的多个边界元素,边界元素表示所述参考电路版图中的相应参考几何图形的边界的至少一部分;
基于所述多个边界元素在所述参考电路版图中的位置,确定所述多个边界元素彼此之间的距离;以及
基于确定的所述距离,确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件,以用于检查所述待检查的电路版图。
9.根据权利要求8所述的设备,其中确定所述约束条件包括以下中的至少一项:
基于同一参考几何图形的边界元素之间的距离,确定用于约束所述电路版图中的单个几何图形的尺寸范围,或
基于不同参考几何图形的边界元素之间的距离,确定用于约束所述电路版图中的不同几何图形的间距范围。
10.根据权利要求9所述的方法,还包括:
用所述尺寸范围或所述间距范围中的至少一项,填充用于所述约束条件的文本模板中的相应字段;以及
将填充后的所述文本模板转换为机器可执行指令,以用于执行所述待检查的电路版图的检查。
11.根据权利要求8所述的设备,其中所述多个边界元素包括以下至少一项:
长轴在所述参考电路版图的水平方向上的长方形的长边,
长轴在所述水平方向上的长方形的短边,
长轴在所述参考电路版图的竖直方向上的长方形的长边,或
长轴在所述竖直方向上的长方形的短边。
12.根据权利要求8所述的设备,其中确定所述约束条件包括:
获取数据处理模型,所述数据处理模型用于从多个边界元素彼此之间的距离中得出至少一个数值范围;以及
基于所确定的所述距离和所述多个边界元素的标识信息,根据所述数据处理模型确定以下至少一项:用于约束所述电路版图中的单个几何图形的尺寸范围,或用于约束所述电路版图中的不同几何图形的间距范围。
13.根据权利要求8至12中的任一项所述的设备,还包括:
使用所述约束条件来检查所述待检查的电路版图,以确定所述待检查的电路版图中不满足所述约束条件的错误的第一数目;
使用目标约束条件来检查所述待检查的电路版图,以确定所述待检查的电路版图中不满足所述目标约束条件的错误的第二数目,所述目标约束条件也与所述待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关;以及
响应于所述第一数目与所述第二数目之差大于阈值,确定所述目标约束条件不适用于所述待检查的电路版图。
14.根据权利要求8至12中的任一项所述的设备,还包括:
确定所述参考电路版图中与图案化错误相对应的位置,所述图案化错误由所述参考电路版图的拆解引起;以及
基于确定的所述位置来更新所述约束条件,以使得更新后的所述约束条件将所述位置处的几何图形状态标识为错误。
15.一种计算机可读存储介质,其上存储有计算机程序,所述程序被处理器执行时实现如权利要求1-7中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010415334.0A CN111611766B (zh) | 2020-05-15 | 2020-05-15 | 用于确定电路版图约束条件的方法、设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010415334.0A CN111611766B (zh) | 2020-05-15 | 2020-05-15 | 用于确定电路版图约束条件的方法、设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111611766A true CN111611766A (zh) | 2020-09-01 |
CN111611766B CN111611766B (zh) | 2024-01-26 |
Family
ID=72203367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010415334.0A Active CN111611766B (zh) | 2020-05-15 | 2020-05-15 | 用于确定电路版图约束条件的方法、设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111611766B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112559181A (zh) * | 2020-12-16 | 2021-03-26 | 全芯智造技术有限公司 | 用于电路版图的热点检测方法、设备和存储介质 |
CN112580296A (zh) * | 2020-12-16 | 2021-03-30 | 全芯智造技术有限公司 | 用于处理电路版图的方法、设备和存储介质 |
CN114548020A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 一种多型号芯片的版图设计方法及其制备的芯片、终端 |
CN115630600A (zh) * | 2022-12-20 | 2023-01-20 | 全芯智造技术有限公司 | 用于版图处理的方法、设备和介质 |
CN115859749A (zh) * | 2023-02-17 | 2023-03-28 | 合肥联宝信息技术有限公司 | 三维模型的约束建立方法、装置、电子设备及存储介质 |
CN117291137A (zh) * | 2023-11-22 | 2023-12-26 | 全芯智造技术有限公司 | 用于生成版图元素的方法、设备和介质 |
WO2024041480A1 (zh) * | 2022-08-22 | 2024-02-29 | 华为技术有限公司 | 一种数据处理方法以及相关装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000067094A (ja) * | 1998-08-21 | 2000-03-03 | Nec Corp | 回路レイアウト設計方法及び回路レイアウト設計装置 |
JP2011235544A (ja) * | 2010-05-11 | 2011-11-24 | Kyocera Mita Corp | 画像形成装置及び画像形成方法 |
CN102663170A (zh) * | 2012-03-21 | 2012-09-12 | 领佰思自动化科技(上海)有限公司 | 集成电路版图设计最小通孔数目设计规则的检查方法 |
CN102663169A (zh) * | 2012-03-21 | 2012-09-12 | 领佰思自动化科技(上海)有限公司 | 集成电路版图设计规则检查的方法及其系统 |
US20150095865A1 (en) * | 2013-09-27 | 2015-04-02 | Synopsys, Inc. | Legalizing a Multi-patterning Integrated Circuit Layout |
-
2020
- 2020-05-15 CN CN202010415334.0A patent/CN111611766B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000067094A (ja) * | 1998-08-21 | 2000-03-03 | Nec Corp | 回路レイアウト設計方法及び回路レイアウト設計装置 |
JP2011235544A (ja) * | 2010-05-11 | 2011-11-24 | Kyocera Mita Corp | 画像形成装置及び画像形成方法 |
CN102663170A (zh) * | 2012-03-21 | 2012-09-12 | 领佰思自动化科技(上海)有限公司 | 集成电路版图设计最小通孔数目设计规则的检查方法 |
CN102663169A (zh) * | 2012-03-21 | 2012-09-12 | 领佰思自动化科技(上海)有限公司 | 集成电路版图设计规则检查的方法及其系统 |
US20150095865A1 (en) * | 2013-09-27 | 2015-04-02 | Synopsys, Inc. | Legalizing a Multi-patterning Integrated Circuit Layout |
Non-Patent Citations (1)
Title |
---|
陈福正,朱彭遐,周峰: "具有边界约束的LSI模块版图自动生成系统", no. 05 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112559181A (zh) * | 2020-12-16 | 2021-03-26 | 全芯智造技术有限公司 | 用于电路版图的热点检测方法、设备和存储介质 |
CN112580296A (zh) * | 2020-12-16 | 2021-03-30 | 全芯智造技术有限公司 | 用于处理电路版图的方法、设备和存储介质 |
CN112559181B (zh) * | 2020-12-16 | 2024-05-03 | 全芯智造技术有限公司 | 用于电路版图的热点检测方法、设备和存储介质 |
CN112580296B (zh) * | 2020-12-16 | 2024-05-31 | 全芯智造技术有限公司 | 用于处理电路版图的方法、设备和存储介质 |
CN114548020A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 一种多型号芯片的版图设计方法及其制备的芯片、终端 |
CN114548020B (zh) * | 2022-04-25 | 2022-07-08 | 成都复锦功率半导体技术发展有限公司 | 一种多型号芯片的版图设计方法及其制备的芯片、终端 |
WO2024041480A1 (zh) * | 2022-08-22 | 2024-02-29 | 华为技术有限公司 | 一种数据处理方法以及相关装置 |
CN115630600A (zh) * | 2022-12-20 | 2023-01-20 | 全芯智造技术有限公司 | 用于版图处理的方法、设备和介质 |
CN115859749A (zh) * | 2023-02-17 | 2023-03-28 | 合肥联宝信息技术有限公司 | 三维模型的约束建立方法、装置、电子设备及存储介质 |
CN117291137A (zh) * | 2023-11-22 | 2023-12-26 | 全芯智造技术有限公司 | 用于生成版图元素的方法、设备和介质 |
CN117291137B (zh) * | 2023-11-22 | 2024-02-13 | 全芯智造技术有限公司 | 用于生成版图元素的方法、设备和介质 |
Also Published As
Publication number | Publication date |
---|---|
CN111611766B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111611766B (zh) | 用于确定电路版图约束条件的方法、设备和存储介质 | |
US8595662B1 (en) | Methods, systems, and articles of manufacture for implementing a physical design of an electronic circuit with automatic snapping | |
US9836565B2 (en) | Electronic design automation method and apparatus thereof | |
US8924896B2 (en) | Automated design layout pattern correction based on context-aware patterns | |
US8429588B2 (en) | Method and mechanism for extraction and recognition of polygons in an IC design | |
US11748553B2 (en) | Mask rule checking for curvilinear masks for electronic circuits | |
US9032346B2 (en) | Method and apparatus for creating and managing waiver descriptions for design verification | |
CN111597769B (zh) | 用于生成电路版图图案的方法、设备和存储介质 | |
CN105224708A (zh) | 集成电路中网路的确定方法和装置 | |
CN115470741B (zh) | 用于光源掩模协同优化的方法、电子设备和存储介质 | |
US9378327B2 (en) | Canonical forms of layout patterns | |
CN112632891A (zh) | Spice模型仿真系统及仿真方法 | |
US20180203952A1 (en) | Non-transitory computer-readable recording medium recording detour wiring check program, detour wiring check method, and information processing apparatus | |
CN111611761B (zh) | 生成电路版图图案的方法、设备和计算机可读存储介质 | |
CN116187226B (zh) | Pdk工程的比较方法、比较装置和电子设备 | |
He et al. | A General Layout Pattern Clustering Using Geometric Matching-based Clip Relocation and Lower-bound Aided Optimization | |
CN115983196B (zh) | 一种通过lvs检查分析芯片物理版图噪声耦合与屏蔽的方法 | |
CN113505554B (zh) | 时效预校准方法及系统 | |
US11487930B2 (en) | Pattern matching using anchors during integrated circuit verification | |
US20140059506A1 (en) | Method and apparatus for applying post graphic data system stream enhancements | |
CN118251675A (zh) | 用于布局与原理图比较的自动单元黑盒化 | |
CN118013916A (zh) | 构建元器件的pcb封装的方法、电子设备及存储介质 | |
CN114065323A (zh) | 绘图软件的问题标记方法、装置及相关产品 | |
CN116107871A (zh) | 代码中异常的排查方法及装置 | |
CN113495700A (zh) | 图纸的批量打印方法、系统、设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |