CN114548020B - 一种多型号芯片的版图设计方法及其制备的芯片、终端 - Google Patents

一种多型号芯片的版图设计方法及其制备的芯片、终端 Download PDF

Info

Publication number
CN114548020B
CN114548020B CN202210437083.5A CN202210437083A CN114548020B CN 114548020 B CN114548020 B CN 114548020B CN 202210437083 A CN202210437083 A CN 202210437083A CN 114548020 B CN114548020 B CN 114548020B
Authority
CN
China
Prior art keywords
chip
chips
parameter
unit
layout design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210437083.5A
Other languages
English (en)
Other versions
CN114548020A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Fujin Power Semiconductor Technology Development Co ltd
Original Assignee
Chengdu Fujin Power Semiconductor Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Fujin Power Semiconductor Technology Development Co ltd filed Critical Chengdu Fujin Power Semiconductor Technology Development Co ltd
Priority to CN202210437083.5A priority Critical patent/CN114548020B/zh
Publication of CN114548020A publication Critical patent/CN114548020A/zh
Application granted granted Critical
Publication of CN114548020B publication Critical patent/CN114548020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种多型号芯片的版图设计方法及其制备的芯片、终端，属于半导体技术领域，包括以下步骤：获取各型号芯片尺寸参数以及各参数量初值；在最大切割单元参数、最小切割单元参数约束下，判断芯片尺寸参数与对应初始单元阈值的大小关系，并调整芯片单元阈值；计算对应芯片单元阈值与芯片尺寸参数的比例关系，进而输出版图设计图。本发明先通过不同型号的芯片尺寸调整芯片单元阈值，能够快速将整体版图分割为多个独立操作区域，再进一步计算芯片与芯片单元的比例关系，进而将对应数量芯片快速布局于对应的芯片单元中，在一定阈值范围内，能够简单快捷地根据客户的自有芯片设计参数灵活调整版图设计，高效输出版图设计图。

Description

一种多型号芯片的版图设计方法及其制备的芯片、终端
技术领域
本发明涉及半导体技术领域，尤其涉及一种多型号芯片的版图设计方法及其制备的芯片、终端。
背景技术
集成电路版图设计在硅基半导体设计过程中起着至关重要的作用，是呈接电路设计，带动工艺制程的重要中间环节。多客户晶圆版图设计在代工企业的日常生产中属于常规业务，一般由多家客户流片需求组成，芯片种类多样，需求数量差别较大，在兼顾时间效率以及成品良率的前提下，兼容多客户的晶圆版图设计存在一定难度。如何让版图设计工程师快速反馈市场人员与客户端所需的关于最终版图设计的直观、准确的技术细节信息，便于公司与客户端尽快达成商务合作，推动多客户晶圆设计产品尽快下线生产完成交付，是目前亟需解决的问题。
目前针对多客户晶圆的版图设计需求，一般由版图设计工程师汇总所有参与搭车客户的流片数据后，统一进行手动设计预拼版，存在的问题主要体现在：时间长、反馈慢、技术信息变数大。尤其在市场人员接到商务合同后，需要研发设计人员第一时间反馈确定的技术信息以方便合同约定的技术信息内容有效且具体，但由于目前版图设计工程师的工具受限，手动预拼版存在技术参数不确定，无法满足这一及时性、准确性要求，版图设计工具落后导致的需求矛盾凸显。
多客户晶圆的版图设计需求往往来自新客户的引入阶段，或者研发项目的预研阶段，此类产品的生产能有效地提升代工企业的技术研发实力，或为企业带来潜在增量市场的契机。然而由于目前代工厂主要的收益来自于量产产品，高速、满产线地跑量产产品片不仅能获得公司收益的快速稳定增加，而且同质化的产品下线更能凸显智能制造代工厂的生产优势，从而使代工企业对带有一定研发性质或者新客户引入性质的多客户晶圆产品项目关注度不够。主要体现在，由于多客户晶圆设计项目大多比较耗时、沟通成本高，大部分业内代工厂要求每位参与多客户晶圆的流片产品严格达到指定面积（例如严格的3000um*2000um），并且不提供单颗芯片切割服务。代工厂想以此减少对多客户晶圆项目的时间和资源的投入，增大量产产品的资源倾斜。然而上述简单粗暴的处理方式，虽然在代工厂环节节约了一定的时间与资源投入，但对于客户而言，由于流片的产品缺乏到芯片级的规划，造成单颗芯片切割费时且良率低，或者调整了外观型号的芯片无法完成板级产品测试，造成客户体验差，不愿继续合作；同时，代工厂没有达到多客户晶圆流片引入新客户和拓展市场的目标，造成了资源浪费，形成双输的局面。综上，亟需提出一种高效、稳定、切割良率高的多款复杂型号芯片的版图设计方法。
发明内容
本发明的目的在于克服现有技术中多型号芯片版图设计效率低的问题，提供了一种多型号芯片的版图设计方法及其制备的芯片、终端。
本发明的目的是通过以下技术方案来实现的：一种多型号芯片的版图设计方法，包括以下步骤：
S1’：获取各型号芯片尺寸参数，以及最大切割单元参数、最小切割单元参数以及初始芯片单元阈值；
S2’：在最大切割单元参数、最小切割单元参数对芯片尺寸参数的约束下，判断芯片尺寸参数与对应初始单元阈值的大小关系，并基于大小关系结果调整芯片单元阈值；
S3’：计算对应芯片单元阈值与芯片尺寸参数的比例关系即比值，得到对应芯片单元阈值能够摆放的芯片数量，输出版图设计图。其中，版图设计图显示了各芯片单元的布设位置以及各芯片单元中能够布设的对应尺寸参数的芯片。
具体地，步骤S1中，各型号芯片对应不同客户给出的芯片尺寸参数，不同型号芯片的尺寸参数一般不同。芯片单元表示多颗芯片构成的芯片模块，多颗芯片优选为相同型号芯片。初始芯片单元阈值即芯片单元的尺寸参数阈值，一般由常规大芯片历史数据定义，可在一定程度上取历史芯片数据中位数作为初值；当然作为一选项，该初始芯片单元阈值可由设计工程师基于历史经验给出，或者初始芯片单元阈值由上述两种方式结合得出，即基于历史芯片数据获取初值后，可由设计工程师进行微调，得到最终的初始芯片单元阈值。最小切割尺寸单元、最大切割尺寸单元是产线机台输出的一定良率要求下的切割能力的表征量，需采集机台进行产品切割的实际操作历史数据，并分别定义全局变量为MinR，MaxR。进一步地，芯片尺寸参数基于预建立的芯片数据库获取或者通过电路设计软件进行提取。作为一选项，提取芯片外型参数具体包括：
S01：基于电路设计软件的工艺库建立顶层版图单元；其中，电路设计软件为广泛使用的商用软件，包括不限于Cadence、ADS、L-edit等。
S02：将搭载同片晶舟芯片（功率芯片）数据导入顶层版图单元，以提取芯片尺寸参数，还可获取晶圆可操作面积上限值（对应整体版图面积上限）及工艺参数，工艺参数为芯片集成电路布图设计参数，包括接线设计、功率管芯样貌、测试端口设计等。更为具体地，步骤S02中，在电路设计软件的特定工艺库中，将统一工艺参数的芯片导入特定工艺库中，基于顶层版图单元即可实现上述参数的提取，提高了芯片尺寸参数以及晶圆可操作面积上限值的采集效率。
具体地，步骤S2中，最大切割单元参数、最小切割单元参数对芯片尺寸参数的约束，即判断芯片长度参数、宽度参数是否处于最小切割单元参数与最大切割单元参数之间，若不处于，输出错误提示信息：对应芯片存在切割良率过低问题，此时，若需继续执行下一排版步骤（判断芯片尺寸参数与对应初始单元阈值的大小关系），则此芯片尺寸参数被下一个相邻芯片尺寸参数覆盖，即不合法数据将被删除，队列后面芯片参数依次补位，缺省值将被标准值(0,0)赋值。
本示例中先通过不同型号的芯片尺寸调整芯片单元阈值，能够快速将整体版图分割为多个独立操作区域，以兼容多型号芯片的复杂版图布局，即将单一型号芯片布局在对应的独立操作区域，当然优选单一型号芯片与独立操作区域为一一对对关系，再进一步计算芯片与芯片单元的比例关系，进而将对应数量芯片快速布局于对应的芯片单元中，相较于行业内采用固定的面积分配的版图设计方式，设计思路具有更加兼容性和包容度，在一定阈值范围内，能够简单快捷地根据客户的自有芯片设计参数灵活调整版图设计，快速得到一致性结果，提升客户满意度，高效输出版图设计图。首先，本发明方法能够大大节约代工厂处理多客户晶圆项目时的资源投入，为版图设计工程师提供快速反馈市场人员与客户端所需的关于最终版图设计的直观、准确的技术细节信息的能力，从而更快促进商务合同技术细节的确认及签署，帮助客户更快收到短交期的多项目晶圆流片的产品芯片，解决目前版图设计工程师的工具落后问题，提升代工企业的市场竞争实力；其次，本发明方法简单易操作性降低了技术操作门槛，即使是市场人员也可通过简单的技术培训习得能力、获得需要的结果，提升项目处理的整体效能和一致性，有效降低多客户项目晶圆设计产品的沟通成本和时间成本；进一步地，本发明方法可容纳多项目晶圆流片需求，相较于版图设计工程师手动规划时走一步看一步的处理逻辑与主观判断后给出允许搭乘客户数量而言，本发明建立了透明的输出标准，以及极大地提升多客户晶圆流片能力。最后，本发明方法可通过计算机程序执行，利用软件的可移植性将本系统采用IP（智能外设）形式加载到代工企业平台，实现客户在代工平台的自主可视化操作以及公示多客户项目面积资源占用情况。
在一示例中，芯片尺寸参数为包含独立划片槽的芯片尺寸参数。具体地，在获得各芯片单元的布设位置以及各芯片单元中能够布设的对应尺寸参数（型号）的芯片的版图设计图基础上，还包括进一步对各芯片进行排版设计，即此时版图设计图显示了各芯片单元的布设位置以及各芯片单元中对应尺寸参数的芯片布设位置，此种情况下，需对各芯片单元中的芯片进行排版，在芯片排版过程时，仅需将包含独立划片槽参数的芯片进行紧密排布，即可使芯片间距等于划片槽宽度，增加了贯穿划片槽的数量，从而避免芯片的二次切割，保证了切割效率；同时，基于芯片划片槽的尺寸参数进行排版设计，能够避免引入白边导致多次切割可能引入的芯片边缘切割时出现裂纹，继而降低芯片性能稳定性与可靠性。需要进一步说明的是，本发明不会对芯片进行旋转、镜像或者调整芯片本身设计尺寸，且不存在芯片边缘留白部分，与此同时，不会按照固定的X方向或者Y方向摆放规划芯片，反而是采用求解切割约束、测试约束等全局约束下最优的做法，保证最多在二次切割范围内，可实现单颗芯片的分离，既保证了较大良率的成品芯片输出，也保证成品芯片可实现无差别的替代使用，本发明方法尤其适用多项目的国产替代芯片进行代工和投片的应用场景。
在一示例中，芯片单元数量基于芯片型号类别进行确定，即此时芯片单元数量与芯片型号规格一一对应，当客户微调一型号芯片尺寸参数时，仅需将对应芯片单元中的芯片进行二次排版，能够最大化降低对其他芯片单元的排版影响，大大降低了二次排版的工足量，提高了排版工作效率。
在一示例中，基于大小关系结果调整芯片单元阈值具体包括：
比较芯片尺寸参数是否大于对应初始单元阈值，若大于，以对应芯片尺寸参数作为芯片单元阈值；反之，不采取任何操作，以将芯片布设于对应的芯片单元中，进而基于芯片单元阈值将整体版图（对应曝光的晶圆面积上限值）划分为多个独立操作区域，再各操作区域进一步布局不同尺寸参数芯片，以此提升版图设计效率，当本发明方法通过计算机运行时，能够提升程序的运行效率，以及增加程序更快达到收敛，快速输出计算结果。
在一示例中，得到对应芯片单元阈值能够摆放的芯片数量后还包括：
计算芯片单元阈值与芯片尺寸参数的比值进而得到初始芯片数量，并判断在芯片单元布局初始芯片数量后是否满足最小切割单元参数要求，若不满足，减小初始芯片数量得到最终芯片数量。作为一选项，判断在芯片单元布局初始芯片数量后是否满足最小切割单元参数要求的具体计算公式为：
Figure 53875DEST_PATH_IMAGE001
Figure 705436DEST_PATH_IMAGE002
；
其中，𝑖表示芯片单元序号；𝑛表示芯片单元数量；
Figure 688436DEST_PATH_IMAGE003
表示调整后的芯片单元长度阈 值；
Figure 67333DEST_PATH_IMAGE004
表示调整后的芯片单元宽度阈值；x n 表示芯片长度参数；y n 表示芯片宽度参数；[*]表示 下取整计算符；MinR表示最小切割单元参数。若上述计算公式成立，令
Figure 84968DEST_PATH_IMAGE005
， 并输出比例矩阵M、N；其中，m n 表示芯片单元与芯片的长度比值的下取整数，n n 表示芯片单元 与芯片的宽度比值的下取整数，m n 、n n 较小取值作为初始芯片数量；若上述计算公式不成立， 令
Figure 376272DEST_PATH_IMAGE006
，并输出比例矩阵M、N。
进一步地，为保证输出版图的可靠性，需进一步判断M、N中元素是否均为非零元素，若存在元素等于0，则执行以下步骤：
a）若m n =0，则令
Figure 112147DEST_PATH_IMAGE007
按顺序取用X、Y中非零元素重新判断芯片单元布 局初始芯片数量后是否满足最小切割单元参数要求这一步骤，其中X为芯片长度参数数列； Y为芯片宽度参数数列。
b）若n n =0，则令
Figure 29156DEST_PATH_IMAGE008
按顺序取用X、Y中非零元素重新判断芯片单元布 局初始芯片数量后是否满足最小切割单元参数要求这一步骤。
c）输出比例矩阵M、N。
在一示例中，得到对应芯片单元阈值能够摆放的芯片数量后还包括：
将芯片单元中各芯片对齐排列，即此时芯片单元中各芯片在x轴方向、y轴方向均能够得到贯通划片槽。同时，在x轴方向和/或y轴方向将各芯片单元中各芯片边缘对齐排列，以得到最多贯通划片槽，以此增加贯穿划片槽的数量，降低了芯片二次切割概率，保证了芯片良率。
在一示例中，方法还包括优先排版步骤，包括：
将芯片尺寸参数靠前的多个芯片布局于整体版图的对角线区域。具体地，位于对角线位置的区域对整体版图规划的影响权重高于其余区域对最终版图规划的影响权重，因此处于对角线上的多个区域芯片的摆放策略不同，将决定输出版图规划草图的解的数量，需进一步迭代、约束以优化输出结果，因此本发明中被芯片单元阈值分割的、位于整体版图面积对角线区域的多个独立操作区域的排版运算优先级最高，优先将芯片尺寸参数靠前的多个芯片布局于该区域中，以最大化简化排版过程中排列组合的运算量。
在一示例中，将芯片尺寸参数靠前的多个芯片布局在整体版图的对角线区域具体包括：
b’）建立排序数组K，数列K中包含了各芯片的长边参数，且各长边参数按序排列，进而确认芯片尺寸参数靠前的多个芯片；其中，长边参数为芯片长度、宽度中较大的尺寸参数。作为一示例，该步骤具体为：若x k ≥y k ，则令k k =x k ；否则令k k =y k ，进而输出数集K={k 1 ,k 2 , k 3 ,……,k n }，将数集K中元素k k 按照从大到小顺序排列后，输出新的数集X'、Y'，进而得到芯片尺寸参数靠前的多个芯片。
c’）将尺寸参数靠前的芯片布设于整体版图的对角线区域。
需要进一步说明的是，上述各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种多型号芯片的版图设计方法制备的芯片，该芯片基于上述任一示例或多个示例组成形成的所述一种多型号芯片的版图设计方法制备得到。
本发明还包括一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述任一示例或多个示例组成形成的所述的一种多型号芯片的版图设计方法的步骤。
本发明还包括一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述任一示例或多个示例形成的所述的一种多型号芯片的版图设计方法的步骤。
与现有技术相比，本发明有益效果是：
1.在一示例中，先通过不同型号的芯片尺寸调整芯片单元阈值，能够快速将整体版图分割为多个独立操作区域，以兼容多型号芯片的复杂版图布局，再进一步计算芯片与芯片单元的比例关系，进而将对应数量芯片快速布局于对应的芯片单元中，在一定阈值范围内，能够简单快捷地根据客户的自有芯片设计参数灵活调整版图设计，高效输出版图设计图。
2.在一示例中，芯片尺寸参数包含芯片独立划片槽，进行芯片排版时，能够保证芯片间距等于划片槽宽度，增加了贯穿划片槽的数量，从而避免芯片的二次切割，保证了切割效率；同时，基于芯片划片槽的尺寸参数进行排版设计，能够避免引入白边导致多次切割可能引入的芯片边缘切割时出现裂纹，继而降低芯片性能稳定性与可靠性。
3.在一示例中，将芯片单元数量与芯片型号规格一一对应，当客户微调一型号芯片尺寸参数时，能够最大化降低对其他芯片单元的排版影响，大大降低了二次排版的工足量，提高了排版工作效率。
4.在一示例中，将芯片对齐排列或芯片边缘对齐排列，增加了贯穿划片槽的数量，降低了芯片二次切割概率，保证了芯片良率。
5.在一示例中，优先将尺寸参数较大的芯片布局在整体版图的对角线区域，在保证面积利用率较大的同时，能够降低输出的版图设计图的数量，以此提升版图设计效率。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本发明一示例中的方法流程图；
图2为本发明一示例中整体版图中对角线区域示意图；
图3为本发明一示例中优先规划对角线区域后，整体芯片分布情况示意图；
图4为本发明一示例输出各款芯片比例示意图；
图5为本发明一示例多型号芯片的晶圆版图设计示意图。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，使用序数词 (例如，“第一和第二”、“第一至第四”等 )是为了对物体进行区分，并不限于该顺序，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中，如图1所示，一种多型号芯片的版图设计方法，具体包括以下步骤：
S1：在特定工艺库中，建立顶层版图单元，将搭载同片晶舟功率芯片数据分别导入此单元视图中，进而提取各型号芯片尺寸参数、晶圆可操作面积上限值；具体将需要整合芯片数据全部导入同一工程目录下，建立顶层单元视图，将芯片数据无遗漏地插入顶层单元视图中。
S2：量化所有芯片规格（尺寸）参数，并分别写入对应数列X和Y中，同时基于历史数据将其余各参数量赋初值，包括初始单元阈值矩阵、最小切割单元参数、最大切割单元参数等；量化所有芯片数据，提取芯片外型规格参数，分别写入X和Y中；若如此时芯片数据暂不齐备，空缺芯片参数可用（0，0）赋值。具体地，矩阵X与Y分别是芯片横坐标与纵坐标的数集，其中X={x 1 , x 2 ,……,x n }，Y={y 1 , y 2 ,……, y n }，且x n ，y n 一一对应，(x n ，y n )表征同一款芯片尺寸参数，本示例中n=1,2,…,16。需要说明的是，芯片种类即芯片型号不限，极端情况下，需至少存在4种芯片外型尺寸参数带入系统的运算结果具有参考意义。进一步地，其余各参量初值与工艺线水平相关，根据版图工程师处理的多项目晶圆的数据经验，讨论确定多客户晶圆设计中操作性强的阈值单元初值，并赋值至矩阵A、B。本示例中将初始单元阈值矩阵设为A={a 1 ,a 2 ,a 3 ,a 4 }，B={b 1 ,b 2 ,b 3 ,b 4 }，即晶圆整体曝光区间被矩阵A、B分割为4*4个面积区间，每个面积区间的参数值称为单元阈值，(b j ，a i )表征第j行第i列位置上的单元面积为a i *b j ；其中i,j=(1,2,3,4)。进一步地，根据切割机台历史数据，与产线切割工程师共同讨论在一定切割良率要求下，确定出实际操作可行的最小切割单元、最大切割单元，并分别赋值至MinR，MaxR；
S3：在最小切割单元参数、最大切割单元参数约束下，判断芯片规格参数与对应单元阈值大小关系，并重新输出单元阈值数列；基于已知量矩阵X与Y，矩阵A、B，MinR，MaxR，执行以下步骤进而输出新赋值的矩阵A'、B'，包括以下步骤：
（1）判断矩阵X与Y中元素分别带入以下方程：
S31：MinR≤x k ≤MaxR；
S32：MinR≤y k ≤MaxR；（其中k=1,2,3,
Figure 166876DEST_PATH_IMAGE010
,16）；其中，x k 、y k 分别表示芯片横坐标数 集、纵坐标数集中任一坐标。
S33：如上式均成立，则程序进入下一步；如不成立，则输出错误提示信息：（x k ,y k ）芯片存在切割良率过低问题，是否继续下一步；
a)若继续，则进入下一个处理程序；
b)若不继续，则此芯片尺寸参数被下一个相邻芯片尺寸参数覆盖，即不合法数据将被删除，队列后面芯片参数依次补位，缺省值将被标准值(0,0)赋值，并进入下一个数据处理程序；
S34：若x k ≥y k ，则令k k =x k ；否则令k k =y k ；
S35：输出数集K={k 1, k 2 ,k 3 ,……,k n }，将数集K中元素k k 按照从大到小顺序排列后，输出新的数集X',Y'；
S36：此时X',Y'中前四个元素，首先考虑放置在对角线4个区域中，即如图2所示对角区域即（b1,a1）、（b2,a2）、（b3,a3）、（b4,a4）。
（2）经过预处理后的新的芯片外形尺寸矩阵设为X',Y'，对于4个对角线区域芯片版图规划的一般逻辑方程如下：
S37：令i=j=1,2,3,4;
S38：
Figure 629082DEST_PATH_IMAGE011
;
Figure 852253DEST_PATH_IMAGE012
；若该式成立，则进入下一步；反之，令
Figure 854844DEST_PATH_IMAGE013
；
S39：输出新的矩阵A',B'，此时整体面积规划已按照输入芯片数据集，重新分割规 划即基于大小关系结果调整芯片单元阈值，如图3所示规划方案为x方向
Figure 96338DEST_PATH_IMAGE014
， y方向为
Figure 198286DEST_PATH_IMAGE015
。
S4：计算芯片大小参数与对应单元阈值的比例关系，并输出对应数值矩阵；将新赋值的矩阵A',B'以及新排序后的矩阵X',Y'代入程序，输出最终的比例矩阵M,N如图4所示，进而得到对应芯片单元阈值能够摆放的芯片数量。具体地，S4的具体实施步骤为：
（1）将矩阵X',Y'以及矩阵A',B'各值分别代入如下方程：
S41：按顺序取用X',Y'中非零元素进入以下方程；
S42：
Figure 908753DEST_PATH_IMAGE016
其中i=1,2,3,4；n=1, 2,3,
Figure 901986DEST_PATH_IMAGE010
,16；
S43：若S42中式子成立，则令
Figure 14299DEST_PATH_IMAGE017
，并输出比例矩阵M,N；
S44：若S42中式子不成立，则令
Figure 615044DEST_PATH_IMAGE018
，并输出比例矩阵 M,N；
S45：判断M,N中元素是否均为非零元素，若存在元素等于0，则进入如下方程重新赋值A',B'后重新执行S41步骤：
a)若m n =0，则令
Figure 812807DEST_PATH_IMAGE019
重新赋值
Figure 360463DEST_PATH_IMAGE020
后重跑程序生成结果；
b)若n n =0，则令
Figure 594128DEST_PATH_IMAGE021
重新赋值
Figure 834617DEST_PATH_IMAGE022
后重跑程序生成结果；
S46：输出比例矩阵M,N。
S5：输出最终整版功率芯片版图设计草图，完成版图规划。其中，版图设计草图由矩阵X',Y'与比例矩阵M,N共同生成。
叠加步骤3和步骤4输出结果：输出新赋值的矩阵A',B'以及比例矩阵M,N，绘制出 此多客户晶圆版图设计图如图5所示，如在左上角的区域
Figure 254097DEST_PATH_IMAGE023
面积区域中，放置
Figure DEST_PATH_IMAGE024
参数芯片，且放置形式为n 1 行m 1 列，以此实现所有型号芯片的版图设计。作为一优选，步骤5 中还包括将芯片单元中各芯片对齐排列，即此时芯片单元中各芯片在x轴方向、y轴方向均 能够得到贯通划片槽。同时，在x轴方向和/或y轴方向将各芯片单元中各芯片边缘对齐排 列，以得到最多贯通划片槽。
本申请还包括一种芯片，该芯片基于上述一种多型号芯片的版图设计方法制备得到。
本申请还包括一种存储介质，与上述示例具有相同的发明构思，其上存储有计算机指令，所述计算机指令运行时执行上述一种多型号芯片的版图设计方法的步骤。
基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random AccessMemory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请还包括一种终端，与上述示例具有相同的发明构思，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述一种多型号芯片的版图设计方法的步骤。处理器可以是单核或者多核中央处理单元或者特定的集成电路，或者配置成实施本发明的一个或者多个集成电路。
在本发明提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (9)

1.一种多型号芯片的版图设计方法，其特征在于：包括以下步骤：
获取各型号芯片尺寸参数，以及最大切割单元参数、最小切割单元参数以及初始芯片单元阈值；
在最大切割单元参数、最小切割单元参数约束下，判断芯片尺寸参数与对应初始芯片单元阈值的大小关系，并基于大小关系结果调整芯片单元阈值；
计算对应芯片单元阈值与芯片尺寸参数的比例关系，得到对应芯片单元阈值能够摆放的芯片数量，输出版图设计图；
在最大切割单元参数、最小切割单元参数约束下，判断芯片尺寸参数与对应初始芯片单元阈值的大小关系具体为：
判断芯片长度参数、宽度参数是否处于最小切割单元参数与最大切割单元参数之间，若是，判断芯片尺寸参数与对应初始芯片单元阈值的大小关系；
所述基于大小关系结果调整芯片单元阈值具体包括：
比较芯片尺寸参数是否大于对应初始芯片单元阈值，若大于，以对应芯片尺寸参数作为芯片单元阈值；反之，不采取任何操作；
芯片单元阈值与芯片尺寸参数的比例关系的计算公式为：
Figure 925013DEST_PATH_IMAGE001
Figure 655072DEST_PATH_IMAGE002
其中，m n 表示芯片单元与芯片的长度比值的下取整数，n n 表示芯片单元与芯片的宽度比值的下取整数；a i 表示芯片单元长度阈值；b j 表示芯片单元宽度阈值；x n 表示芯片长度参数；y n 表示芯片宽度参数；
采用m n 、n n 较小取值作为初始芯片数量。
2.根据权利要求1所述的一种多型号芯片的版图设计方法，其特征在于：所述芯片尺寸参数为包含独立划片槽的芯片尺寸参数。
3.根据权利要求1所述的一种多型号芯片的版图设计方法，其特征在于：芯片单元的数量基于芯片型号类别进行确定。
4.根据权利要求1所述的一种多型号芯片的版图设计方法，其特征在于：所述得到对应芯片单元阈值能够摆放的芯片数量后还包括：
计算芯片单元阈值与芯片尺寸参数的比值进而得到初始芯片数量，并判断在芯片单元布局初始芯片数量后是否满足最小切割单元参数要求，若不满足，减小初始芯片数量得到最终芯片数量。
5.根据权利要求1所述的一种多型号芯片的版图设计方法，其特征在于：所述得到对应芯片单元阈值能够摆放的芯片数量后还包括：
将芯片单元中各芯片对齐排列；或，
在x轴方向和/或y轴方向将各芯片单元中各芯片边缘对齐排列。
6.根据权利要求1所述的一种多型号芯片的版图设计方法，其特征在于：所述方法还包括优先排版步骤，包括：
将芯片尺寸参数由大到小排列；
将芯片尺寸参数靠前的多个芯片布局于整体版图的对角线区域。
7.根据权利要求6所述的一种多型号芯片的版图设计方法，其特征在于：所述将芯片尺寸参数靠前的多个芯片布局在整体版图的对角线区域具体包括：
基于芯片尺寸参数建立芯片长度参数数列X，以及与数列X对应的芯片宽度参数数列Y；
建立排序数组K，数列K中包含了各芯片的长边参数，且各长边参数按序排列，进而确认芯片尺寸参数靠前的多个芯片；
将尺寸参数靠前的芯片布设于整体版图的对角线区域。
8.一种多型号芯片的版图设计方法制备的芯片，其特征在于：所述芯片基于上述权利要求1-7任意一项所述一种多型号芯片的版图设计方法制备得到。
9.一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，其特征在于：所述处理器运行所述计算机指令时执行权利要求1-7任意一项所述一种多型号芯片的版图设计方法的步骤。
CN202210437083.5A 2022-04-25 2022-04-25 一种多型号芯片的版图设计方法及其制备的芯片、终端 Active CN114548020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210437083.5A CN114548020B (zh) 2022-04-25 2022-04-25 一种多型号芯片的版图设计方法及其制备的芯片、终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210437083.5A CN114548020B (zh) 2022-04-25 2022-04-25 一种多型号芯片的版图设计方法及其制备的芯片、终端

Publications (2)

Publication Number Publication Date
CN114548020A CN114548020A (zh) 2022-05-27
CN114548020B true CN114548020B (zh) 2022-07-08

Family

ID=81667351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210437083.5A Active CN114548020B (zh) 2022-04-25 2022-04-25 一种多型号芯片的版图设计方法及其制备的芯片、终端

Country Status (1)

Country Link
CN (1) CN114548020B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114997097B (zh) * 2022-08-03 2022-10-25 成都复锦功率半导体技术发展有限公司 基于比例布图的多型号芯片版图设计方法、芯片及终端
CN115310400B (zh) * 2022-09-27 2023-03-10 成都复锦功率半导体技术发展有限公司 一种版图拼版设计成效分析方法、芯片及终端
CN115408976B (zh) * 2022-10-31 2023-03-24 浙江创芯集成电路有限公司 虚拟集成电路平台及其控制方法、系统
CN116402007B (zh) * 2023-06-08 2023-09-01 牛芯半导体(深圳)有限公司 版图移植方法、装置、终端以及介质
CN117408209B (zh) * 2023-12-13 2024-03-19 北京芯愿景软件技术股份有限公司 器件提取方法、装置、设备和介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054074A (zh) * 2009-10-30 2011-05-11 新思科技有限公司 后绕线布局的光刻热点的更正方法及系统
JP2011129549A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 半導体集積回路装置の製造方法
CN102130050A (zh) * 2011-01-05 2011-07-20 杭州广立微电子有限公司 一种支持芯片位置受约束限制的多项目晶圆切割方法
CN106528921A (zh) * 2016-09-27 2017-03-22 北京深维科技有限公司 一种fpga芯片布局中实现区域约束的方法
CN111611766A (zh) * 2020-05-15 2020-09-01 全芯智造技术有限公司 用于确定电路版图约束条件的方法、设备和存储介质
CN113221500A (zh) * 2021-06-18 2021-08-06 苏州复鹄电子科技有限公司 一种基于人工智能算法的芯片打线布局自动化设计方法
CN113268946A (zh) * 2021-06-09 2021-08-17 广东工业大学 一种基于连线总和最小的芯片布局方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212812B2 (ja) * 1994-09-22 2001-09-25 株式会社リコー チップレイアウト方法
CN109360185B (zh) * 2018-08-28 2022-07-26 中国科学院微电子研究所 一种版图测试图形提取方法、装置、设备及介质
CN111104774A (zh) * 2019-12-20 2020-05-05 中芯集成电路制造(绍兴)有限公司 晶圆图的生成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054074A (zh) * 2009-10-30 2011-05-11 新思科技有限公司 后绕线布局的光刻热点的更正方法及系统
JP2011129549A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 半導体集積回路装置の製造方法
CN102130050A (zh) * 2011-01-05 2011-07-20 杭州广立微电子有限公司 一种支持芯片位置受约束限制的多项目晶圆切割方法
CN106528921A (zh) * 2016-09-27 2017-03-22 北京深维科技有限公司 一种fpga芯片布局中实现区域约束的方法
CN111611766A (zh) * 2020-05-15 2020-09-01 全芯智造技术有限公司 用于确定电路版图约束条件的方法、设备和存储介质
CN113268946A (zh) * 2021-06-09 2021-08-17 广东工业大学 一种基于连线总和最小的芯片布局方法
CN113221500A (zh) * 2021-06-18 2021-08-06 苏州复鹄电子科技有限公司 一种基于人工智能算法的芯片打线布局自动化设计方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《automatic configuration of a powertrain assembly line layout based on a KBE approach》;Andrea Ascheri;《proceedings of the 2014 IEEE Emerging Technology and Factory Automation （ETFA）》;20150112;1-4 *
《芯片布局问题的求解算法研究》;管瑶;《数字技术与应用》;20180930(第9期);第98-100页 *

Also Published As

Publication number Publication date
CN114548020A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN114548020B (zh) 一种多型号芯片的版图设计方法及其制备的芯片、终端
WO2016169286A1 (zh) 一种离散制造系统的车间布局方法
CN114548015B (zh) 半导体激光切割mpw版图设计方法及其制备的芯片、终端
CN102592031A (zh) 绝缘纸板的自动排样方法
CN114997097B (zh) 基于比例布图的多型号芯片版图设计方法、芯片及终端
CN114548019B (zh) 适用于引入定制芯片的切割版图设计方法及其制备的芯片
CN106951621B (zh) 一种用于船舶搭载计划调整的仿真优化方法
CN108121874A (zh) 一种母线参数化物料清单与工艺路线自动生成方法
CN113672615B (zh) 一种基于树型表间关系自动生成sql的数据分析方法与系统
CN104732361A (zh) 建立小麦加工企业的idef模型的方法
CN115660593A (zh) 一种基于云平台的一站式企业管理系统
CN114298577A (zh) 一种基于带量采购的系统和方法
JP7298697B2 (ja) 受注側交渉装置、受注側交渉方法および受注側交渉プログラム
CN108399455A (zh) 基于遗传算法的调度方法及装置
CN116882555B (zh) 一种分拣工位受限的多订单排样优化方法
JP2002091543A (ja) 生産計画作成方法、情報処理装置及び生産管理システム
CN115408976B (zh) 虚拟集成电路平台及其控制方法、系统
CN114528799B (zh) 基于云平台的芯片多端协同设计方法及系统
CN109032075A (zh) 一种智能化钢结构备料方法及系统
CN117407964B (zh) 基于二三维交互的明挖隧道基坑bim参数化设计方法
CN116610727B (zh) 一种用于企业统计数据的分析处理方法及装置
Patterson et al. Using discrete element simulation to design and evolve agile manufacturing systems in an SME
JP2003036296A (ja) 製品製造プロセスの管理方法及び管理システム
CN116384317A (zh) 一种提升面积利用率的版图设计方法、系统、芯片及终端
US7127375B2 (en) Non-uniformity pattern identification systems and methods thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant