CN114997097B - 基于比例布图的多型号芯片版图设计方法、芯片及终端 - Google Patents
基于比例布图的多型号芯片版图设计方法、芯片及终端 Download PDFInfo
- Publication number
- CN114997097B CN114997097B CN202210925038.4A CN202210925038A CN114997097B CN 114997097 B CN114997097 B CN 114997097B CN 202210925038 A CN202210925038 A CN 202210925038A CN 114997097 B CN114997097 B CN 114997097B
- Authority
- CN
- China
- Prior art keywords
- chip
- chips
- layout
- longitudinal direction
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了基于比例布图的多型号芯片版图设计方法、芯片及终端,属于版图设计技术领域,根据芯片比例、芯片的尺寸参数确定参与设计的多个基准芯片;将基准芯片在横向方向、纵向方向上错位并抵接排布,得到基准芯片单元;在基准边界框尺寸、晶圆曝光尺寸参数上限值双环机制下,基于基准芯片单元引入更多芯片进行排版设计;使各芯片在纵向方向上复制衍生,直至占满基准边界框,得到最终版图设计图。通过满足芯片比例的基准芯片延伸多个芯片单元,多个芯片单元沿着基准边界框的对角线方向快速衍生,在纵向方向通过唯一母本芯片进行复制,以此输出多型号、不同数量需求的精准版图设计,平衡了流片项目中芯片颗数需求差异,实现了资源效率最大化。
Description
技术领域
本发明涉及版图设计技术领域,尤其涉及基于比例布图的多型号芯片版图设计方法、芯片及终端。
背景技术
集成电路版图设计在硅基半导体设计过程中起着至关重要的作用,是承接电路设计,带动工艺制程的重要中间环节。然而由于目前设计工具仅能提供基础的版图绘制支持,大部分功能性版图需求仅能通过版图设计工程师手动实现,时程长的同时输出版图的可利用度也不高。
针对流片时的多型号芯片的组合拼板设计,存在较大的可变动性,这主要来自于:版图评判工具或者标准缺失、版图设计工程师对制造后端的版图需求认知不一致、芯片整个生产链条过长信息交流不畅、为了维护本环节的核心利益重要工程信息不共享等原因,设计公司承担着本不需要承担的各类成本,包括沟通成本、分割项目的流片成本、由于版图设计不合理导致的晶圆后期的切割测试成本等。综上,如何高效、精准实现多型号芯片组合拼版设计是目前亟需解决的技术问题。
发明内容
本发明的目的在于克服现有技术的问题,提供了一种基于比例布图的多型号芯片版图设计方法、芯片及终端。
本发明的目的是通过以下技术方案来实现的:基于比例布图的多型号芯片版图设计方法,所述方法包括以下步骤:
S1’:根据芯片比例、芯片的尺寸参数确定参与设计的多个基准芯片;
S2’:将基准芯片在横向方向、纵向方向上错位并抵接排布,得到基准芯片单元;
S3’:判断基准芯片单元的尺寸参数是否小于基准边界框的尺寸参数,若是,执行步骤S31’;若否,执行步骤S32’;
S31’:引入与基准芯片单元相同的第一芯片单元,第一芯片单元与基准芯片单元在横向方向、纵向方向上错位并抵接排布;
判断基准芯片单元结合第一芯片单元得到的第一边界框尺寸参数是否小于基准边界框的尺寸参数,若小于,继续引入与基准芯片单元相同的芯片单元,直至有芯片溢出基准边界框,并删除溢出基准边界框的芯片;若大于,删除溢出基准边界框的芯片;
S32’:比较基准芯片单元的尺寸参数是否小于等于晶圆曝光尺寸参数上限值,若是,以基准芯片单元的尺寸参数作为新的基准边界框;若否,输出错误提示;
S4’:使各芯片单元中各芯片在纵向方向上复制衍生,直至占满基准边界框,得到最终版图设计图。
具体地,步骤S1’中,芯片比例即各型号芯片数量之比,一般而言,不同型号芯片的尺寸参数(芯片长度值、宽度值)不同。通过流片需求的不同型号芯片比例,进而得出参与版图设计的各个型号芯片的数量,结合各芯片的具体尺寸参数进而确定参与设计的多个基准芯片。在确定基准芯片的情况下,计算得到所有基准芯片的第一横向尺寸和、第一纵向尺寸和。
具体地,步骤S2’中,基准芯片在横向方向、纵向方向上错位并抵接具体表示:相邻的两个芯片之间,仅一个芯片的右上角与另一个芯片的左下角接触,以此实现芯片的紧密排布,且所有基准芯片形成的排布轨迹大致沿着基准边界框的对角线方向延伸。其中,基准边界框的尺寸参数根据设计人员经验或者历史数据得出,且基准边界框的尺寸参数小于晶圆曝光尺寸参数上限值。
具体地,步骤S3’中,若基准芯片单元的尺寸参数与基准边界框的尺寸参数相等,则直接进入步骤S4’。作为一选项,当有芯片溢出基准边界框时,可保留当前溢出基准边界框的芯片,以此实现更多芯片产出。当然,对应地,保留该芯片的前提条件是能满足晶圆曝光尺寸参数上限值。
具体地,步骤S4’中,各芯片在纵向方向上复制衍生,即此时在纵向方向,每列仅有一颗芯片,以该芯片作为母本,在纵向方向(母本芯片上面和下面)继续复制该母本芯片。
本示例中,通过满足芯片比例的基准芯片延伸多个芯片单元,多个芯片单元沿着基准边界框的对角线方向快速衍生,在纵向方向通过唯一母本芯片进行复制,以此高效输出多型号、不同数量需求的精准版图设计,进而平衡流片项目中芯片颗数需求差异,实现了资源效率最大化;同时版图设计过程中,通过与基准边界框、晶圆曝光尺寸参数上限值进行比较进而调整版图设计,相当于引入了双环阈值判断机制,第一环是设置的基准边界框尺寸区间,这是内环,数值区间在[A1,A2],A1表示基准边界框尺寸的下限值,A2表示基准边界框尺寸的上限值;第二环是晶圆曝光尺寸参数区间,这是外环,数值区间在[B1,B2],B1表示晶圆曝光尺寸下限值,B2表示晶圆曝光尺寸上限值;由于基准边界框、晶圆曝光尺寸上限值并非固定值,而是一个可变区间,本申请通过双环阈值判断,能够快速得到版图设计最优解,实现了流片次数与最大可搭载芯片数量的平衡。
需要进一步说明的是,基准边界框尺寸区间与晶圆曝光尺寸区间存在交集甚至会完全包含晶圆曝光尺寸区间上限,在工程上,这是被允许的。本示例中,为了保全曝光均匀性,生产边缘良率更好的晶圆及芯片,不允许基准边界框的尺寸区间与晶圆曝光尺寸区间产生过多重合。
在一示例中,芯片比例为最简整数比,此时能够得到最小单位基准芯片(基准芯片数量最少),同时也能够有效体现芯片的流片比例关系,能够避免非最小单位基准芯片直接超出基准边界框、晶圆曝光尺寸参数上限值,导致无法进行后续版图设计的问题。
在一示例中,芯片单元中各芯片的尺寸参数为划片槽的尺寸参数与芯片本身尺寸参数之和,即芯片的尺寸参数包含了划片槽尺寸,对应地,芯片单元的尺寸参数包含了N-1个划片槽参数,N为当前芯片单元的芯片数量。本示例中,芯片尺寸参数包含芯片独立划片槽,进行芯片排版时,能够保证芯片间距等于划片槽宽度,增加了贯穿划片槽的数量,从而避免芯片的二次切割,保证了切割效率;同时,基于芯片划片槽的尺寸参数进行排版设计,能够避免引入白边导致多次切割可能引入的芯片边缘切割时出现裂纹,继而降低芯片性能稳定性与可靠性。
在一示例中,将芯片在横向方向、纵向方向上错位并抵接排布时,还包括:
将横向尺寸相等的芯片在横向方向相邻排列;和/或,
将纵向尺寸相等的芯片在纵向方向相邻排列;
当同时采用上述两个技术方案时,即当横向方向、纵向方向均采用相邻排列时,横向尺寸相等的芯片在横向方向相邻排列的优先级更高。
在一示例中,将芯片在横向方向、纵向方向上错位并抵接排布时,还包括:
芯片在横向方向上排布时,按照尺寸由大到小进行排布;和/或,
芯片在纵向方向上排布时,按照尺寸由大到小进行排布;
当同时采用上述两个技术方案时,即当芯片在横向方向、纵向方向均按照尺寸由大到小进行排布时,芯片在纵向方向按照尺寸由大到小进行排布的优先级更高。
在一示例中,每次引入与基准芯片单元相同的芯片单元(引入第一芯片单元)后,此时优先将横向尺寸相等的芯片相邻摆放,并以芯片纵向尺寸参数作为特征数据,由大到小依次排列,以此确定芯片在版图中的位置。
在一示例中,使各芯片单元中各芯片在纵向方向上衍生时,采用向上取整的方式运算,保留每列第一个溢出基准边界框的芯片,并根据纵向方向所有芯片最大纵向尺寸和更新基准边界框的纵向尺寸参数,且更新后的基准边界框的尺寸参数小于等于晶圆曝光尺寸参数上限值。
在一示例中,方法还包括:
沿芯片边缘设计贯穿整个基准边界框的贯穿划片槽。具体地,步骤S4中使各芯片单元中各芯片在纵向方向上复制衍生,直至占满基准边界框后得到的版图设计图若已经具有横向贯穿划片槽,此时可作为最终版图设计图输出;反之,执行贯穿划片槽设计步骤。
在一示例中,设置(设计)贯穿划片槽时还包括:
在纵向尺寸和最大的芯片列的1/3处作为起始点设置横向贯穿划片槽。具体地,在上述以优选方式中,芯片在纵向方向按照尺寸由大到小进行排布,此时纵向尺寸和最大的芯片列为最左列占位芯片,以该列芯片纵向方向1/3数值为起点设计横向贯穿划片槽,靠近该列芯片方向的占位芯片依次向下取整,得到此纵向数值下的各芯片设计草图,此处为整个设计草图的1/3规划方案。当然,版图中贯穿划片槽设计均延伸至每个芯片边界(贯穿划片槽并不穿过单颗芯片内部,而是从单颗芯片边缘绕过),贯穿整个基准边界框。一般情况下,晶圆切割一次后存在一次贴膜的动作,直至切割得到单颗芯片,本示例中,通过在纵向方向最大的芯片列的1/3处作为起始点设置横向贯穿划片槽,切割得到三个芯片模块(三个芯片模块形成了整体芯片矩阵单元),对芯片模块切割即可得到单颗芯片,因此设置贯穿划片槽能够有效减少贴膜次数,提高切割效率,降低切割难度以及切割成本,同时单颗芯片整体良率更高。
需要进一步说明的是,上述方法各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种芯片,该芯片根据上述任一示例或者多个示例组合形成的基于比例布图的多型号芯片版图设计方法制备得到。
本发明还包括一种终端,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机指令,所述处理器运行所述计算机指令时执行上述任一示例或者多个示例组合形成的所述基于比例布图的多型号芯片版图设计方法的步骤。
本发明还包括一种存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述任一示例或多个示例组成形成的所述的基于比例布图的多型号芯片版图设计方法的步骤。
本发明还包括一种终端,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机指令,所述处理器运行所述计算机指令时执行上述任一示例或多个示例形成的所述的基于比例布图的多型号芯片版图设计方法的步骤。
与现有技术相比,本发明有益效果是:
1.在一示例中,通过满足芯片比例的基准芯片延伸多个芯片单元,多个芯片单元沿着基准边界框的对角线方向快速衍生,在纵向方向通过唯一母本芯片进行复制,以此高效输出多型号、不同数量需求的精准版图设计,进而平衡流片项目中芯片颗数需求(芯片比例需求)差异,实现了资源效率最大化;同时版图设计过程中,通过与基准边界框、晶圆曝光尺寸参数上限值进行比较,调整版图设计,实现了流片次数与最大可搭载芯片数量的平衡。
2.在一示例中,将尺寸相等的芯片相邻排列,能够实现尺寸相等芯片的模块化设计,其内部横向和/或纵向方向上各芯片均匀分布,具有贯通的划片槽,在后续芯片切割时,能够沿该模块化区域边缘进行整体切割,再通过贯通的划片槽进一步切割获得单颗芯片,有效降低了切割难度,提升了切割效率。
3.在一示例中,通过在纵向方向的最大芯片列(纵向尺寸和最大的芯片列)的1/3处作为起始点设置横向贯穿划片槽,能够有效减少贴膜次数,有效提高切割效率,降低切割难度,切割成本更低廉,同时单颗芯片整体良率更高。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明,此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,在这些附图中使用相同的参考标号来表示相同或相似的部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1为本发明一示例的方法流程图;
图2为本发明优选示例的方法流程图;
图3 为本发明优选示例步骤S3中所有芯片纵向方向排序示例图;
图4 为本发明优选示例步骤S5中删除溢出芯片,并保留第一次溢出芯片时示例图;
图5 为本发明优选示例步骤S5中二次排序后,基准边界框的尺寸数值更新后的示意图;
图6 为本发明优选示例步骤S7中1/3芯片矩阵单元示意图;
图7 为本发明优选示例步骤S8输出的最终版图设计图。
图中:1-基准芯片单元;2-基准边界框;3-贯穿划片槽。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,使用序数词 (例如,“第一和第二”、“第一至第四”等 )是为了对物体进行区分,并不限于该顺序,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,属于“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中,如图1所示,一种基于比例布图的多型号芯片版图设计方法,具体包括以下步骤:
S1’:根据芯片比例、芯片的尺寸参数确定参与设计的多个基准芯片;
S2’:将基准芯片在横向方向、纵向方向上错位并抵接排布,得到基准芯片单元;
S3’:判断基准芯片单元的尺寸参数是否小于基准边界框的尺寸参数,若是,执行步骤S31’;若否,执行步骤S32’;
S31’:引入与基准芯片单元相同的第一芯片单元,第一芯片单元与基准芯片单元在横向方向、纵向方向上错位并抵接排布;
判断基准芯片单元结合第一芯片单元得到的第一边界框尺寸参数是否小于基准边界框的尺寸参数,若小于,继续引入与基准芯片单元相同的芯片单元,直至有芯片溢出基准边界框,并删除溢出基准边界框的芯片;若大于,删除溢出基准边界框的芯片;
S32’:比较基准芯片单元的尺寸参数是否小于等于晶圆曝光尺寸参数上限值,若是,以基准芯片单元的尺寸参数作为新的基准边界框;若否,输出错误提示;
S4’:使各芯片单元中各芯片在纵向方向上复制衍生,直至占满基准边界框,得到最终版图设计图。
本发明旨在针对满足高精度比例布图需求提供了一种快速有效方案,整合多次流片需求为一次流片需求,既节约大部分流片成本和时间,也由于本设计兼顾了切割需求,成品晶圆更易实现单颗切割,解决目前版图设计工程师的工具落后问题,提升代工企业的市场竞争实力,也为半导体设计公司的流片项目带来更大的使用价值,加速产品迭代进程,赋能设计公司更快占领市场。
在一优选示例中,如图2所示,一种基于比例布图的多型号芯片版图设计方法,具体包括以下步骤:
S1:输入所需拼版数据的所有芯片的尺寸参数和芯片比例关系。
将属于同一工艺制程下的芯片尺寸参数和芯片比例关系数据导入工程目录中,或仅需要将其外形参数数据记录后,用芯片尺寸框取代芯片本身进行设计,此处的芯片尺寸参数数据为芯片内部电路的最外边缘加上完整划片槽数据,例如60微米或者80微米等。
本实施例采用十款芯片的不同尺寸参数作为示意,并为了简化说明,十款芯片的比例均为1:1,具体芯片尺寸参数如下表1所示:
表1 芯片尺寸参数表
S2:将各款芯片横向尺寸数值与芯片比例值乘积形成新的横向数值,将相同横向尺寸数值芯片左右相邻放置,并以此数值带入后期运算。
将芯片横向数值(横向尺寸值)与比例首先结合进行结块拼版,可以保证芯片间的比例关系有效传递到运算结果,相同横向数值芯片左右放在一起,可以达到使用简化思维实现复杂效果的目的,无需进行数据分类这一步。
S3:对所有芯片纵向方向尺寸数值进行大小排序,从大到小排序,纵向方向相同数值的芯片相邻摆放,得到如图3所示的基准芯片单元1,基准芯片单元1中各芯片在横向方向、纵向方向上错位并抵接排布。
S4:计算基准芯片单元1的横向尺寸和、纵向尺寸和,并与基准边界框2的尺寸进行第一次比较,若小于,则进入S5;若等于,则进入S6;若大于,则与晶圆曝光尺寸参数上限值进行比较,基准芯片单元1的尺寸小于或者等于晶圆曝光尺寸参数上限值,则调整基准边界框2的尺寸,使其等于当前所有芯片占位的边界框对应的横向尺寸、纵向尺寸,并进入S6;大于则输出错误提示,跳出程序运算。
S5:将基准芯片单元1做一次翻番动作后得到与基准芯片单元1相同的第一芯片单元,第一芯片单元与基准芯片单元1在横向方向、纵向方向上错位并抵接排布,并将第一芯片单元、基准芯片单元1的尺寸参数和与基准边界框2的尺寸参数进行第二次比较:如大于,则将溢出部分芯片删除,将目前剩余芯片的尺寸参数的累加值赋值成新基准边界框值。
对所有芯片进行翻番动作(引入与基准芯片单元相同的第一芯片单元)后,如图4所示,将第一次溢出芯片进行保留。对目前芯片进行第二次排序,具体为使芯片尺寸相等的芯片相邻排布,且在纵向方向上,芯片按照尺寸大小由大至小进行排布,并更新基准边界框2的尺寸数值,如图5所示。
S6:以目前芯片规划,在列上各自衍生占满整个基准边界框。
S7:以纵向尺寸和最大的芯片列(最左侧芯片)的Y方向(纵向方向)的1/3作为横向贯穿划片槽3的规划起始点,记下此处数值,依次从左到右计算其余各列芯片数值,生成1/3芯片矩阵单元,并将划片槽设计为贯穿,即抵达基准边界框2的边界,进而得到如图6所示贯穿划片槽3。
S8:如图7所示,输出最终版图设计图。
本申请还包括一种存储介质,与上述任一示例或多个示例组成的基于比例布图的多型号芯片版图设计方法具有相同的发明构思,其上存储有计算机指令,所述计算机指令运行时执行上述基于比例布图的多型号芯片版图设计方法的步骤。
基于这样的理解,本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random AccessMemory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请还包括一种终端,与上述任一示例或多个示例组成的基于比例布图的多型号芯片版图设计方法具有相同的发明构思,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机指令,所述处理器运行所述计算机指令时执行上述基于比例布图的多型号芯片版图设计方法的步骤。处理器可以是单核或者多核中央处理单元或者特定的集成电路,或者配置成实施本发明的一个或者多个集成电路。
在本发明提供的实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
以上具体实施方式是对本发明的详细说明,不能认定本发明的具体实施方式只局限于这些说明,对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演和替代,都应当视为属于本发明的保护范围。
Claims (10)
1.基于比例布图的多型号芯片版图设计方法,其特征在于:包括以下步骤:
根据芯片比例、芯片的尺寸参数确定参与设计的多个基准芯片;
将基准芯片在横向方向、纵向方向上错位并抵接排布,得到基准芯片单元;基准芯片在横向方向、纵向方向上错位并抵接表示:相邻的两个芯片之间,仅一个芯片的右上角与另一个芯片的左下角接触,以此实现芯片的紧密排布,且所有基准芯片形成的排布轨迹沿着基准边界框的对角线方向延伸;
判断基准芯片单元的尺寸参数是否小于基准边界框的尺寸参数,若是,执行步骤a;若否,执行步骤b;
步骤a.引入与基准芯片单元相同的第一芯片单元,第一芯片单元与基准芯片单元在横向方向、纵向方向上错位并抵接排布;
判断基准芯片单元结合第一芯片单元得到的第一边界框尺寸参数是否小于基准边界框的尺寸参数,若小于,继续引入与基准芯片单元相同的芯片单元,直至有芯片溢出基准边界框,并删除溢出基准边界框的芯片;若大于,删除溢出基准边界框的芯片;
步骤b.比较基准芯片单元的尺寸参数是否小于等于晶圆曝光尺寸参数上限值,若是,以基准芯片单元的尺寸参数作为新的基准边界框;若否,输出错误提示;
使各芯片单元中各芯片在纵向方向上复制衍生,直至占满基准边界框,得到最终版图设计图。
2.根据权利要求1所述基于比例布图的多型号芯片版图设计方法,其特征在于:所述芯片比例为最简整数比。
3.根据权利要求1所述基于比例布图的多型号芯片版图设计方法,其特征在于:将芯片在横向方向、纵向方向上错位并抵接排布时,还包括:
将横向尺寸相等的芯片在横向方向相邻排列;和/或,
将纵向尺寸相等的芯片在纵向方向相邻排列;
当横向方向、纵向方向均采用相邻排列时,横向尺寸相等的芯片在横向方向相邻排列的优先级更高。
4.根据权利要求1所述基于比例布图的多型号芯片版图设计方法,其特征在于:将芯片在横向方向、纵向方向上错位并抵接排布时,还包括:
芯片在横向方向上排布时,按照尺寸由大到小进行排布;和/或,
芯片在纵向方向上排布时,按照尺寸由大到小进行排布;
当芯片在横向方向、纵向方向均按照尺寸由大到小进行排布时,芯片在纵向方向按照尺寸由大到小进行排布的优先级更高。
5.根据权利要求1所述基于比例布图的多型号芯片版图设计方法,其特征在于:每次引入与基准芯片单元相同的芯片单元后,将横向尺寸相等的芯片相邻摆放,并以芯片的纵向尺寸参数作为排序基准,在纵向方向将芯片由大到小依次排列。
6.根据权利要求1所述基于比例布图的多型号芯片版图设计方法,其特征在于:所述使各芯片单元中各芯片在纵向方向上衍生时,保留每列第一个溢出基准边界框的芯片,并根据纵向方向所有芯片最大纵向尺寸和更新基准边界框的纵向尺寸参数,且更新后的基准边界框的尺寸参数小于等于晶圆曝光尺寸参数上限值。
7.根据权利要求1所述基于比例布图的多型号芯片版图设计方法,其特征在于:所述方法还包括:
沿芯片边缘设置贯穿整个基准边界框的贯穿划片槽。
8.根据权利要求7所述基于比例布图的多型号芯片版图设计方法,其特征在于:设置贯穿划片槽时还包括:
在纵向尺寸和最大的芯片列的1/3处作为起始点设置横向贯穿划片槽。
9.一种芯片,其特征在于:所述芯片根据权利要求1-8任一项所述基于比例布图的多型号芯片版图设计方法制备得到。
10.一种终端,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机指令,其特征在于:所述处理器运行所述计算机指令时执行权利要求1-8任意一项所述基于比例布图的多型号芯片版图设计方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210925038.4A CN114997097B (zh) | 2022-08-03 | 2022-08-03 | 基于比例布图的多型号芯片版图设计方法、芯片及终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210925038.4A CN114997097B (zh) | 2022-08-03 | 2022-08-03 | 基于比例布图的多型号芯片版图设计方法、芯片及终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114997097A CN114997097A (zh) | 2022-09-02 |
CN114997097B true CN114997097B (zh) | 2022-10-25 |
Family
ID=83021343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210925038.4A Active CN114997097B (zh) | 2022-08-03 | 2022-08-03 | 基于比例布图的多型号芯片版图设计方法、芯片及终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114997097B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115310400B (zh) * | 2022-09-27 | 2023-03-10 | 成都复锦功率半导体技术发展有限公司 | 一种版图拼版设计成效分析方法、芯片及终端 |
CN115392181B (zh) * | 2022-10-28 | 2023-02-07 | 成都复锦功率半导体技术发展有限公司 | 基于外界边框设计的拼版设计方法、芯片及终端 |
CN115618788B (zh) * | 2022-12-14 | 2023-03-07 | 成都复锦功率半导体技术发展有限公司 | 一种版图设计的全流程优化方法、芯片及终端 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6604233B1 (en) * | 1999-06-28 | 2003-08-05 | Texas Instruments Incorporated | Method for optimizing the integrated circuit chip size for efficient manufacturing |
WO2021244231A1 (zh) * | 2020-06-01 | 2021-12-09 | 长鑫存储技术有限公司 | 晶圆布局的设计方法及光刻机曝光系统 |
CN114171500A (zh) * | 2021-12-07 | 2022-03-11 | 成都海威华芯科技有限公司 | 一种版图定位标记绘制方法、基于其制备的芯片及晶圆 |
CN114548020A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 一种多型号芯片的版图设计方法及其制备的芯片、终端 |
CN114548019A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 适用于引入定制芯片的切割版图设计方法及其制备的芯片 |
CN114548015A (zh) * | 2022-04-21 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 半导体激光切割mpw版图设计方法及其制备的芯片、终端 |
CN114611451A (zh) * | 2022-03-10 | 2022-06-10 | 成都复锦功率半导体技术发展有限公司 | 一种半导体版图设计方法及其制备芯片、终端 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701252B (zh) * | 2013-12-05 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 一种自动排布芯片版图的方法 |
-
2022
- 2022-08-03 CN CN202210925038.4A patent/CN114997097B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6604233B1 (en) * | 1999-06-28 | 2003-08-05 | Texas Instruments Incorporated | Method for optimizing the integrated circuit chip size for efficient manufacturing |
WO2021244231A1 (zh) * | 2020-06-01 | 2021-12-09 | 长鑫存储技术有限公司 | 晶圆布局的设计方法及光刻机曝光系统 |
CN114171500A (zh) * | 2021-12-07 | 2022-03-11 | 成都海威华芯科技有限公司 | 一种版图定位标记绘制方法、基于其制备的芯片及晶圆 |
CN114611451A (zh) * | 2022-03-10 | 2022-06-10 | 成都复锦功率半导体技术发展有限公司 | 一种半导体版图设计方法及其制备芯片、终端 |
CN114548015A (zh) * | 2022-04-21 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 半导体激光切割mpw版图设计方法及其制备的芯片、终端 |
CN114548020A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 一种多型号芯片的版图设计方法及其制备的芯片、终端 |
CN114548019A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 适用于引入定制芯片的切割版图设计方法及其制备的芯片 |
Non-Patent Citations (2)
Title |
---|
微流控芯片微通道复制度的表征及在注塑成型中的应用;闵丽萍等;《中南大学学报(自然科学版)》;20191231;第50卷(第9期);2091-2099 * |
投影显示用LCoS显示芯片设计;代永平等;《半导体光电》;20030830(第04期);233-237 * |
Also Published As
Publication number | Publication date |
---|---|
CN114997097A (zh) | 2022-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114997097B (zh) | 基于比例布图的多型号芯片版图设计方法、芯片及终端 | |
CN114548019B (zh) | 适用于引入定制芯片的切割版图设计方法及其制备的芯片 | |
Sechen | VLSI placement and global routing using simulated annealing | |
CN114548020B (zh) | 一种多型号芯片的版图设计方法及其制备的芯片、终端 | |
CN111458974B (zh) | 一种加速版图处理的方法及系统 | |
US5682321A (en) | Cell placement method for microelectronic integrated circuit combining clustering, cluster placement and de-clustering | |
US9251299B1 (en) | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs | |
CN114611451A (zh) | 一种半导体版图设计方法及其制备芯片、终端 | |
CN113723040B (zh) | 一种数字模拟混合电路中数字版图布局的方法及其装置 | |
CN114548015B (zh) | 半导体激光切割mpw版图设计方法及其制备的芯片、终端 | |
CN111291525A (zh) | 考虑总线和非总线线网的层分配方法 | |
US20120233575A1 (en) | Layout method for integrated circuit including vias | |
US20070266365A1 (en) | Integrated Circuit Design Meethod, Design Assistance Program and Integrated Circuit Design System Using Such Integrated Circuit Design Method | |
KR20090082107A (ko) | 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템 | |
CN114730353A (zh) | 使用具有金属线的单元进行电路设计 | |
CN113050363A (zh) | 光学邻近修正模型的建立方法以及光学邻近修正方法 | |
US20050246676A1 (en) | Routing analysis method, logic synthesis method and circuit partitioning method for integrated circuit | |
US20040123262A1 (en) | Automatic placement and routing system | |
US7571416B2 (en) | Automatic design device, method, and program for semiconductor integrated circuits | |
US20020108098A1 (en) | Method for correcting optical proximity effects | |
US20060048088A1 (en) | Computer automated design method, program for executing an application on a computer automated design system, and semiconductor integrated circuit | |
US20080250374A1 (en) | Method of Making an Integrated Circuit | |
CN1916921A (zh) | 半导体集成电路及其设计方法 | |
CN115392181B (zh) | 基于外界边框设计的拼版设计方法、芯片及终端 | |
US11853682B2 (en) | Systems and methods for identification and elimination of geometrical design rule violations of a mask layout block |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |