CN114548019A - 适用于引入定制芯片的切割版图设计方法及其制备的芯片 - Google Patents

Abstract

本发明公开了适用于引入定制芯片的切割版图设计方法及其制备的芯片，属于半导体技术领域，根据芯片外型参数进行芯片分类处理，得到常规芯片数据和定制芯片数据；根据常规芯片数据以及晶圆可操作面积上限值进行排版计算，输出所有具有贯穿划片槽的版图设计草图；根据定制芯片数据对版图设计草图中的预留位置进行二次设计，输出二次版图设计草图。本发明先对常规芯片进行排版设计，得到具有贯穿划片槽的版图设计草图，大大降低了二次切割风险；在预留面积的情况下，规划定制芯片的划片槽设计，将版图设计草图整体变化控制在最小范围，在不影响常规芯片排版的基础上得到兼容定制芯片的版图设计草图，以此保证版图切割良率和效率。

Description

适用于引入定制芯片的切割版图设计方法及其制备的芯片

技术领域

本发明涉及半导体技术领域，尤其涉及适用于引入定制芯片的切割版图设计方法及其制备的芯片。

背景技术

集成电路版图设计在硅基半导体设计过程中起着至关重要的作用，是呈接电路设计，带动工艺制程的重要中间环节。随着硅基功率半导体在国内发展日臻成熟，高良率、高效率版图绘制要求也渐渐显现，快速获得稳定可靠、工艺亲和力强、易于切割挑片、面积利用率高的硅基功率半导体版图设计将帮助进一步节约芯片成本、有效缩短芯片研制周期，帮助产品更快占领民用市场。

直接能够满足应用到客户端的芯片形式为单颗芯片，然而代工厂生产的整个环节却是以晶舟的形式进行生产。晶舟上搭载的不同尺寸的芯片完成生产工艺后，需要抵达切割、测试环节后，输出的有效芯片才是整个芯片链条的最终有效产物。因此，版图设计工程师不仅需要考虑版图设计高度符合电路工程师设计标准，输出符合各种电路性能参数水平的版图设计；同时需要考虑版图设计数据，从数据形式转换到单颗芯片形式，对整个生产系统的适用性和包容性，而不仅是忠于代工厂设计规则文本要求。同时，如在版图设计环节未充分减少切割次数，将会导致在生产环节低效，甚至出现晶圆芯片良率偏低、产生大量废弃芯片、订单无法按时按量交付的严重后果。

在量产芯片流片需求中，时常由于研发项目需求加入单颗或少量研发定制芯片。此类研发定制芯片时常拥有非常规芯片尺寸，加入流片队列后可能引入切割次数增加的问题。与此同时，非常规芯片的相邻芯片也会存在多次切割可能，且良率较低。因此如何妥善解决非常规芯片加入流片队列后引发多次切割后导致的低效能和低良率问题，保证量产单颗芯片产品不受影响的情况下，完成研发芯片生产制造的测试需求是目前亟需解决的技术问题。在此基础上，亟需提出一种适用于一般情况的一次切割可行方案，减少同批次流片芯片引入的切割维度增加问题，尤其是存在单种或少量非常规尺寸芯片加入流片队列可能带入的多次切割问题。

发明内容

本发明的目的在于解决版图设计过程中引入定制芯片造成的切割良率、效率低的问题，提供了一种适用于引入定制芯片的切割版图设计方法及其制备的芯片。

本发明的目的是通过以下技术方案来实现的：适用于引入定制芯片的切割版图设计方法，方法包括以下步骤：

S1：根据芯片外型参数进行芯片分类处理，得到常规芯片数据和定制芯片数据；芯片数据包括芯片外型参数以及各种芯片比例参数，芯片外型参数为具备完整划片槽的（芯片）尺寸参数。

S2：根据常规芯片数据以及晶圆可操作面积上限值进行排版计算，输出所有具有贯穿划片槽的版图设计草图，版图设计草图中各芯片紧密排布，使各芯片间距等于划片槽宽度；其中，晶圆可操作面积上限为满足当前机台曝光区域上限值，优选晶圆可操作面积上限等于当前机台曝光区域上限值。可选地，由于曝光区域受限于各机台性能，因此当前机台曝光上限值一般通过查询机台介绍手册或者通过代工厂（厂商）反馈。

S3：根据定制芯片数据对版图设计草图中的预留位置进行二次设计，输出二次版图设计草图。

具体地，步骤S1中，非常规芯片即定制芯片为研发类型芯片，不作定型要求，对芯片外形尺寸不做强制要求，且成品芯片（切割得到的芯片）仅作测试结果输出，不进行成品芯片封装后测试要求。进一步地，芯片外型参数基于预建立的芯片数据库获取或者通过电路设计软件进行提取。作为一选项，提取芯片外型参数具体包括：

S01：基于电路设计软件的工艺库建立顶层版图单元；其中，电路设计软件为广泛使用的商用软件，包括不限于Cadence、ADS、L-edit等。

S02：将搭载同片晶舟芯片数据导入顶层版图单元，以提取芯片规格参数以及晶圆可操作面积上限值及工艺参数，工艺参数为芯片集成电路布图设计参数，包括接线设计、功率管芯样貌、测试端口设计等。更为具体地，步骤S02中，在电路设计软件的特定工艺库中，将统一工艺参数的芯片导入特定工艺库中，基于顶层版图单元即可实现上述参数的提取，提高了芯片规格参数以及晶圆可操作面积上限值的采集效率。

具体地，步骤S2中，后续切割获得的成品单颗芯片与当前排版计算过程中初始芯片设计数据参数一致，外型参数不会由于考虑切割方便而在拼版设计过程中增加或减小外形尺寸，避免引入白边，降低芯片器件性能。芯片排版设计时，芯片长度为其划片槽长度，芯片宽度为其划片槽长度，且各芯片划片槽宽度相等（x轴方向、y方向划片槽宽度均相等），在此基础上，将各芯片紧密贴合排布，进而使各芯片间距等于划片槽宽度，从而避免芯片的二次切割，保证了切割效率；同时，芯片间隔等于划片槽宽度，能够避免引入白边（芯片间距大于划片槽宽度时，一次切槽后芯片边界会引入白边）导致多次切割可能引入的芯片边缘切割时出现裂纹，继而降低芯片性能稳定性与可靠性。

更为具体地，步骤S2中版图设计草图不仅限于一张版图设计草图，而是满足上述常规芯片数据以及晶圆可操作面积上限值要求的所有排列组合版图设计，且此时版图设计草图中留有预留位置，便于后续定制芯片排版。进一步地，步骤S2中芯片尺寸一致性不作要求，尺寸可以一致，也可以不一致，优选相邻摆放的芯片在无需旋转的情况下，两颗芯片存在一致相等的边，以获得贯通的切割槽。

具体地，步骤S3中，根据定制芯片数据对版图设计草图中的预留位置进行二次设计，即在当前版图设计草图的留白位置（预留位置）基于定制芯片数据排布定制芯片，此时可通过组合排列的方式对定制芯片进行排版，在定制芯片数量较少时，比如仅几颗定制芯片时，也可通过人工进行排版，且排版过程中优选不阻断预存在的贯通切割槽。

本示例中，先对常规芯片进行排版设计，得到具有贯穿划片槽的版图设计草图，大大降低了二次切割风险；在预留面积（预留位置）的情况下，规划定制芯片的划片槽设计，将版图设计草图整体变化控制在最小范围，在不影响常规芯片排版的基础上得到兼容定制芯片的版图设计草图，以此保证版图切割良率和效率。

在一示例中，根据芯片外型参数进行芯片分类处理包括：

常规芯片与非常规芯片分类标准为芯片数据是否同时拥有可供相邻摆放的一致相等的尺寸参数，即具体根据芯片是否具有与其他芯片相等的边进行分类，若当前芯片具有与其他芯片相等的边，表示当前芯片与其他芯片相邻排布时具备相等临边，将当前芯片定义为常规芯片；反之，当前芯片与其他芯片相邻排布时不具备相等临边，将当前芯片定义为非常规芯片。本示例中，将具有与其他芯片相等的边的芯片定义为常规芯片，基于常规芯片进行排版设计时，能够保证具有贯通的切割槽，以此降低切割次数。

在一示例中，优选常规芯片数量占总芯片数量（常规芯片与定制芯片数量总和）的90%-99%。本示例中，常规芯片数量远远大于定制芯片，多出的定制芯片可加入其他版图设计中，能够将定制芯片对整体版图设计的影响降至最低，保证最终的版图设计草图满足最高切割效率需求。

在一示例中，根据常规芯片数据以及晶圆可操作面积上限值进行排版计算具体包括：

将常规芯片相邻排布构成芯片阵列，芯片阵列与单颗常规芯片和/或其他芯片阵列进行排版计算，得到所有具有贯穿划片槽的版图设计草图。本示例中，将常规芯片相邻排布构成芯片阵列，包括优先将相同常规芯片（尺寸参数完全相同的芯片）相邻排布构成芯片阵列，还包括将等边的常规芯片进行相邻排布构成芯片阵列。通过预生成阵列再与其他阵列、单颗芯片进行排版计算，能够在保证获得一定贯通划片槽排版的同时，大大提高排版计算效率。其中，等边的常规芯片至少一条边与其他芯片的边相等，且该芯片至少一条边不等于其他芯片的边。

在一示例中，根据常规芯片数据以及晶圆可操作面积上限值进行排版计算执行主体为计算机，即本申请开发了一种自动化数据处理程序，该程序具体执行方法包括：

S21：将常规芯片的长度参数集合定义为X={x ₁ , x ₂ ,……,x _n }，常规芯片的宽度参数集合定义为Y={y ₁ , y ₂ ,……, y _n }，各种常规芯片比例定义为R={r ₁ , r ₂ ,……, r _n }，晶圆可操作面积上限值定义为L，变量集合定义为A={a ₁ ,a ₂ };

S22：令X*R ^T *a ₁ =L；Y*R ^T *a ₂ =L，赋值至A；

S23：定义变量集合B={b ₁ ,b ₂ }，令B=A*R ^T ，并分别对b ₁ ,b ₂ 取整；

S24：计算参与版图设计的总常规芯片数c= b ₁ *b ₂ ，并计算各种常规芯片数量；

S25：输出版图设计草图。

本示例中通过组合排列进行排版运算输出版图设计草图，能够保证版图设计的可靠性；当排版计算的执行主体为计算机时，能够进一步提升版图设计数据环节的准确度与及时性，尤其适用于大量半导体芯片版图设计场景，弥补版图设计环节预拼版验证逻辑空白的问题。同时，程序逻辑的严谨性与一致性，使芯片排版规划更具规律性，严格一致的结果逻辑保证了产品晶圆的管理与传递将更加简洁统一。

更具体地，将本示例与上一示例进行结合，在经过步骤S24得到各种常规芯片数量后，可优选将相同常规芯片或等边的常规芯片相邻排版，得到芯片阵列。

在一示例中，版图设计草图为具备完整划片槽的芯片边界框的排布图，即将芯片当成黑箱进行排版设计，先实现芯片边界框架的程序运算，可快速有效地收敛计算，从而大大提升运算效率和保证了结果收敛性。

在一示例中，基于常规芯片的版图设计草图为具备完整划片槽的芯片边界框的标准比例排布图，即以芯片本身尺寸规划的版图设计，可大大增加一次切割范围，减少切割时间并降低切割难度。具体地，在步骤S2根据常规芯片数据以及晶圆可操作面积上限值进行排版计算这一数据处理过程中，为保证器件性能，仅根据芯片本身外型参数特征定义进行整体布局的运算得出版图设计草图（布局草图），此处外型参数特征包括芯片尺寸参数以及芯片排版方向等，即版图设计过程中的排列组合方式不涉及以下处理方式：

1.扩大一个或多个芯片框架尺寸；该排版方式会导致芯片出现白边而可能引入的芯片边缘切割时出现裂纹，继而出现芯片性能可靠性问题。

2.对一个或多个芯片框架单元进行旋转和/或镜像变换；该排版方式会影响芯片性能，且对芯片本身的镜像操作会引入输入输出口位置的变化，进而使芯片外围测试电路失效的问题；或者后续需通过旋片操作还原芯片位置，易造成芯片碎裂等进而影响器件性能。

3.将沿着X轴排布改为沿着Y轴排布，或相反。此方式下虽暂时获得高面积利用率的收益，但由于芯片排布未受最大芯片良率切割阈值限制，大大降低成品芯片在产出端的良率表现。

在一示例中，输出所有具有贯穿划片槽的版图设计草图还包括：

判断版图设计草图是否满足切割效率需求，若满足，根据定制芯片数据继续对版图设计草图中的预留位置进行二次设计。其中，切割效率需求由历史项目切割方案提炼总结输出，并通过切割工程师确认授权建立相关标准。本示例中，通过引入切割效率需求判断机制，能够筛选符合预期切割要求的版图设计草图，降低了版图二次设计工作量，提高了版图设计效率。

在一示例中，输出二次版图设计草图后还包括：

基于芯片测试难易度和/或晶圆面积利用率和/或切割次数对二次版图设计草图进行调整、评价处理，得到最终版图设计草图，能够得到更加符合生产需求的最终版图设计，优化提升整个芯片工艺环节效率与精准度。

在一示例中，当基于测试难易度对二次版图设计草图进行调整时包括：基于芯片的测试端口和/或功率管芯样貌和/或接线方式对芯片进行调整，比如在x轴或y轴微调芯片在二次版图设计草图的位置，以达到便于后续芯片性能测试，以此实现对二次版图设计草图的优化，当然上述调整方式需在最终版图输出时做出修正说明及细节确认。

作为一优选，上述对二次版图设计草图进行评价处理，具体为：

基于芯片测试难易度、晶圆面积利用率、切割次数对版图设计草图进行权重评分，本示例采用等权重赋权，方案按照得分先后排列，将评分靠前的版图设计草图通过电路设计工程师与切割工程师、测试工程师评审进而确认最终版图设计方案，并满足此颗芯片设计的相关产品需求后定版。具体地，进行评审的输出方案一般取分值最高和次高进行评审，而不直接采用得分最高方案（版图设计草图），经评审后确认最终版图设计方案。

需要进一步说明的是，上述各示例对应的技术特征可以相互组合或替换构成新的技术方案。

本发明还包括基于适用于引入定制芯片的切割版图设计方法制备的芯片，所述芯片基于上述任一示例或多个示例组成形成的所述适用于引入定制芯片的切割版图设计方法制备得到。

本发明还包括一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述任一示例或多个示例组成形成的所述适用于引入定制芯片的切割版图设计方法的步骤。

本发明还包括一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述任一示例或多个示例形成的所述适用于引入定制芯片的切割版图设计方法的步骤。

与现有技术相比，本发明有益效果是：

1.在一示例中，先对常规芯片进行排版设计，得到具有贯穿划片槽的版图设计草图，大大降低了二次切割风险；在预留面积的情况下，规划定制芯片的划片槽设计，将版图设计草图整体变化控制在最小范围，在不影响常规芯片排版的基础上得到兼容定制芯片的版图设计草图，以此保证版图切割良率和效率。

2.在一示例中，将具有与其他芯片相等的边的芯片定义为常规芯片，基于常规芯片进行排版设计时，能够保证具有贯通的切割槽，以此降低切割次数。

3.在一示例中，常规芯片数量远远大于定制芯片，能够将定制芯片对整体版图设计的影响降至最低，保证最终的版图设计草图满足最高切割效率需求。

4.在一示例中，通过预生成阵列再与其他阵列、单颗芯片进行排版计算，能够在保证获得一定贯通划片槽排版的同时，大大提高排版计算效率。

5.在一示例中，通过组合排列进行排版运算输出版图设计草图，能够保证版图设计的可靠性；当排版计算的执行主体为计算机时，能够进一步提升版图设计数据环节的准确度与及时性，尤其适用于大量半导体芯片版图设计场景，弥补版图设计环节预拼版验证逻辑空白的问题。同时，程序逻辑的严谨性与一致性，使芯片排版规划更具规律性，严格一致的结果逻辑保证了产品晶圆的管理与传递将更加简洁统一。

6.在一示例中，版图设计草图为具备完整划片槽的芯片边界框的排布图，即将芯片当成黑箱进行排版设计，先实现芯片边界框架的程序运算，可快速有效地收敛计算，从而大大提升运算效率和保证了结果收敛性。

7.在一示例中，通过引入切割效率需求判断机制，能够筛选符合预期切割要求的版图设计草图，降低了版图二次设计工作量，提高了版图设计效率。

8.在一示例中，基于各项参数对二次版图设计草图进行调整与评价，能够得到更加符合生产需求的最终版图设计，优化提升整个芯片工艺环节效率与精准度。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为本发明优选示例中的方法流程图；

图2为本发明优选示例中的常规芯片版图设计示意图；

图3为本发明优选示例中的第五芯片设计数据示意图；

图4为本发明优选示例中的将第五芯片放入划片槽的示意图；

图5为本发明优选示例中的最终芯片版图设计示意图。

图中：第一芯片-1、第二芯片-2、第三芯片-3、第四芯片-4、第五芯片-5、预留区6、划片槽7。

具体实施方式

下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，使用序数词 (例如，“第一和第二”、“第一至第四”等 )是为了对物体进行区分，并不限于该顺序，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本发明一种适用于引入定制芯片的切割版图设计方法，具有高效、稳定、易习得的特点，能有效从版图设计角度兼顾解决功率半导体公司量产与研发需求共存时可能引入的切割次数增多、芯片产品良率下降的问题，保证芯片流片项目保质保量面向市场，先给出该方法一优选示例，如图1所示，具体包括以下步骤：

步骤1：在电路设计软件的特定工艺库中，建立顶层版图单元，将搭载同片晶舟芯片数据分别导入此单元视图中，以提取芯片规格参数以及晶圆可操作面积上限值及工艺参数；具体将需要整合芯片数据全部导入同一工程目录下，建立顶层单元视图，将芯片数据无遗漏地插入顶层单元视图中。

步骤2：根据芯片外型参数进行芯片分类处理，将所有芯片数据分类为常规芯片或定制芯片，进而得到常规芯片数据以及定制芯片数据；其中，评价所有芯片数据，将拥有一致外型尺寸芯片数据分类到常规芯片数据类别中，将拥有非一致外形尺寸数据分类到非常规芯片（定制芯片）数据类别中，评价时需要注意不遗漏芯片数据。本优选实例中，如图2所示，第一芯片1，第二芯片2，第三芯片3，第四芯片4为常规产品芯片数据；第五芯片5为非常规（超高）定制芯片数据。

步骤3：将常规芯片数据以阵列或单颗形式摆入单个曝光区域，形成有效切割贯穿划片槽，并满足最高切割效率需求；其中，在单个曝光区域面积限制下，摆放常规芯片数据，并形成固定的划片槽切割轨迹设计，空出需要放入非常规芯片空间，作为下一步放入非常规芯片设计的位置即预留区6。已放入的常规芯片的所有切割轨迹必须满足一次切割需求，且各款单颗芯片必须仅通过一次切割即可获得单颗芯片，如图2可知，第一芯片1，第二芯片2，第三芯片3以及第四芯片4为常规尺寸芯片，第五芯片5为非常规芯片尺寸，且第五芯片5的预留区置于第一芯片1的左上角两个芯片位置。

步骤4：放入单颗非常规芯片数据，规划此芯片内部可行划片槽设计，并评价确认此芯片可行的调整方案；其中，放入单颗非常规芯片数据，第五芯片5的芯片设计数据如图3所示，其中，S表示源电极，G表示漏电极，DUT表示被测芯片本体，适度调整位置，并将已形成的顶层视图中划片槽7设计轨迹放入此芯片内部如图4所示，评价需要调整部分是否可接受，形成执行意见并调整数据，评审通过后固定此芯片调整后的版图设计数据。

步骤5：形成最终整版芯片版图设计导出并流片，如图5所示。

以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (10)

1.一种适用于引入定制芯片的切割版图设计方法，其特征在于：包括以下步骤：

根据芯片外型参数进行芯片分类处理，得到常规芯片数据和定制芯片数据；芯片数据包括芯片外型参数以及各种芯片比例参数，芯片外型参数为具备完整划片槽的尺寸参数；

根据常规芯片数据以及晶圆可操作面积上限值进行排版计算，输出所有具有贯穿划片槽的版图设计草图，版图设计草图中各芯片紧密排布，使各芯片间距等于划片槽宽度；

根据定制芯片数据对版图设计草图中的预留位置进行二次设计，输出二次版图设计草图。

2.根据权利要求1所述适用于引入定制芯片的切割版图设计方法，其特征在于：所述根据芯片外型参数进行芯片分类处理包括：

根据芯片是否具有与其他芯片相等的边进行分类，若是，将当前芯片定义为常规芯片；反之，将当前芯片定义为定制芯片。

3.根据权利要求1所述适用于引入定制芯片的切割版图设计方法，其特征在于：常规芯片数量占总芯片数量的90%-99%。

4.根据权利要求1所述适用于引入定制芯片的切割版图设计方法，其特征在于：所述根据常规芯片数据以及晶圆可操作面积上限值进行排版计算具体包括：

将常规芯片相邻排布构成芯片阵列，以阵列和/或单颗常规芯片形式进行排版计算，得到所有具有贯穿划片槽的版图设计草图。

5.根据权利要求1所述适用于引入定制芯片的切割版图设计方法，其特征在于：所述根据常规芯片数据以及晶圆可操作面积上限值进行排版计算具体包括：

将常规芯片的长度参数集合定义为X={x ₁ , x ₂ ,……,x _n }，常规芯片的宽度参数集合定义为Y={y ₁ , y ₂ ,……, y _n }，各种常规芯片比例定义为R={r ₁ , r ₂ ,……, r _n }，晶圆可操作面积上限值定义为L，变量集合定义为A={a ₁ ,a ₂ };

令X*R ^T *a ₁ =L；Y*R ^T *a ₂ =L，赋值至A；

定义变量集合B={b ₁ ,b ₂ }，令B=A*R ^T ，并分别对b ₁ ,b ₂ 取整；

计算参与版图设计的总常规芯片数c= b ₁ *b ₂ ，并计算各种常规芯片数量；

输出版图设计草图。

6.根据权利要求1所述适用于引入定制芯片的切割版图设计方法，其特征在于：所述版图设计草图为具备完整划片槽的芯片边界框的排布图。

7.根据权利要求1所述适用于引入定制芯片的切割版图设计方法，其特征在于：所述输出所有具有贯穿划片槽的版图设计草图还包括：

判断版图设计草图是否满足切割效率需求，若满足，根据定制芯片数据继续对版图设计草图中的预留位置进行二次设计。

8.根据权利要求1所述适用于引入定制芯片的切割版图设计方法，其特征在于：所述输出二次版图设计草图后还包括：

基于芯片测试难易度和/或晶圆面积利用率和/或切割次数对二次版图设计草图进行调整、评价处理，得到最终版图设计草图。

9.根据权利要求8所述适用于引入定制芯片的切割版图设计方法，其特征在于：当基于测试难易度对二次版图设计草图进行调整时包括：

基于芯片的测试端口和/或功率管芯样貌和/或接线方式对芯片进行调整。

10.一种芯片，其特征在于：所述芯片基于上述权利要求1-9任意一项所述适用于引入定制芯片的切割版图设计方法制备得到。

Images