CN104701252A - 一种自动排布芯片版图的方法 - Google Patents
一种自动排布芯片版图的方法 Download PDFInfo
- Publication number
- CN104701252A CN104701252A CN201310653279.9A CN201310653279A CN104701252A CN 104701252 A CN104701252 A CN 104701252A CN 201310653279 A CN201310653279 A CN 201310653279A CN 104701252 A CN104701252 A CN 104701252A
- Authority
- CN
- China
- Prior art keywords
- axis
- frame unit
- chi frame
- chip
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种自动排布芯片版图的方法。第1步,设定曝光单元的尺寸。第2步,将各个芯片的最小外接矩形作为芯片框架单元,记录其尺寸。第3步,记录各个芯片框架单元在X轴、Y轴排布时的间距要求。第4步,指定各个芯片框架单元的排布顺序。第5步,输出初始的芯片排布结构。第6步,采用各种手段或任意结合,然后重复第5步,得到修改后的芯片排布结构。本申请可以提高了工作效率,降低失误,有利于得到面积最小、划片最优的芯片排布方案。
Description
技术领域
本申请涉及一种集成电路版图的排布(即布局设计)方法。
背景技术
在半导体集成电路领域,光刻工艺是制造任何芯片(chip)所必须使用的,光刻工艺中会用到掩膜板(photomask,通常简称为mask)。掩膜板上的图形通过一定比例投射到硅片(wafer,也称晶圆)上,再由曝光、显影等步骤使硅片上出现与掩膜板图形相同或等比例缩小的图形。
一块硅片通常包含多个曝光单元(shot),每个曝光单元的尺寸均小于或等于掩膜板的最大曝光尺寸。对于量产的芯片,每个曝光单元中包括多个重复的芯片。任何芯片在进入正式量产前,都会制造至少一次样品以做测试。在制造芯片样品时,为节约成本,在一个曝光单元中会集成有多个相同或不同种类的芯片,这就带来了如何排布芯片版图的问题。工程师所追求的的排布芯片版图的目标有二点:
其一,希望在一个曝光单元中放置尽可能多的芯片,换而言之,曝光单元中的空闲区域应该越少越好,空闲区域的面积应该越小越好。
其二,这些芯片在制造完成后应该容易从硅片上切割以进行分离。如果能将各个芯片的边沿尽可能沿着X轴或Y轴对齐成一条直线,显然对于切割是最为有利的。
由于掩膜板的制造成本也越来越高。因此上述排布芯片版图的目标不仅能够节省硅片的数量,对于节省掩膜板的数量也是至关重要的。
目前,工程师一般以画图示的方式并结合人工计算来手动排布各个曝光单元中的芯片布局。请参阅图1,当需要在一块硅片上放置46个矩形的芯片框架单元时,这是采用手动排布后的示意图。由于各个芯片框架单元的尺寸并无规律,差异化较大,所以对于复杂的芯片排布要求,往往需要花费很多工作时间,不仅工作效率很低,而且设计过程中的种种错误在所难免,最终得到的芯片排布结构也往往离最优方案差距较大。
发明内容
本申请所要解决的技术问题是提供一种在集成电路版图设计阶段自动排布芯片版图的方法,该方法能够高效、优质地完成芯片的布局设计。
为解决上述技术问题,本申请自动排布芯片版图的方法包括如下步骤:
第1步,设定曝光单元的尺寸小于或等于掩模板的最大曝光尺寸;
第2步,将需要排布的各个芯片的最小外接矩形作为该芯片所对应的芯片框架单元,记录各个芯片框架单元的尺寸;
第3步,记录各个芯片框架单元在X轴上、Y轴上排布的间距要求;
第4步,指定各个芯片框架单元的排布顺序;
第5步,沿着X轴或Y轴按照指定的排布顺序和间距要求依次放置各个芯片框架单元,当所放置的芯片框架单元超出了用于芯片排布的区域的尺寸,则沿着X轴另起一行或沿着Y轴另起一列,无论是否放置完成所有的芯片框架单元,都输出初始的芯片排布结构;
第6步,采用如下手段之一或任意结合,然后重复第5步,得到修改后的芯片排布结构;
手段一,扩大一个或多个芯片框架单元的尺寸;
手段二,对一个或多个芯片框架单元进行旋转和/或镜像变换,并记录变换方式;
手段三,改变一个或多个芯片框架单元的排布顺序;
手段四,将沿着X轴排布改为沿着Y轴排布,或相反。
本申请自动排布芯片版图的方法不仅大大提高了工作效率,而且有效降低了芯片排布设计时的失误率,有利于得到空间利用最优、划片切割最优的芯片排布方案。
附图说明
图1是现有的人工方法排布芯片版图后的示意图;
图2a是沿着X轴排布的示意图;
图2b是沿着Y轴排布的示意图;
图3是对芯片框架单元进行旋转和/或镜像变换的八种状态示意图;
图4是二叉树(局部)及对应的初始的芯片排布结构(布局)的示意图;
图5是本申请的自动方法排布芯片版图后的示意图;
图6是本申请自动排布芯片版图的方法的流程图。
具体实施方式
仍以图1所示的在一个曝光单元中放置46个芯片框架单元为例,对本申请的自动排布芯片版图的方法进行详细说明。请参阅图6,其包括如下步骤:
第1步,根据掩模板的最大曝光尺寸,确定曝光单元的尺寸(即后续用于芯片排布的区域的尺寸),后者应小于或等于前者。例如掩模板的最大曝光尺寸为22000μm×22000μm,基于该尺寸用于排布一种尺寸为5000μm×5000μm的芯片,那么实际用于芯片排布的曝光单元为20000μm×20000μm,排布方式为4×4阵列。如果一个曝光单元上用于排布多种不同大小的芯片,那么该曝光单元可以理想地定为与掩膜板的最大曝光尺寸相同。
第2步,需要排布的各个芯片可能具有各种形状,将需要排布的各个芯片的最小外接矩形作为该芯片所对应的芯片框架单元,记录各个芯片框架单元(矩形)的两条边的尺寸。显然,如果一个芯片框架单元可以布局在一个曝光单元中,那么与该芯片框架单元所对应的芯片必然可以放置在该芯片框架单元中。例如,还为各个芯片框架单元命名为A1、B1等,记录各个芯片框架单元与各个芯片之间的名称对应关系等。
第3步,记录各个芯片框架单元在X轴上的最小间距Δx,在Y轴上的最小间距Δy。该Δx和Δy的设置是为了便于划片设备对制造完成的硅片进行划分,以分割出各个芯片,因此该Δx和Δy应设置为大于或等于划片槽的宽度。例如,Δx=Δy=80μm,或者设为50μm、60μm、100μm等。
第4步,指定各个芯片框架单元的排布顺序。顺序越靠前,则越早被放置到硅片上,反之亦然。
第5步,按照指定的各个芯片框架单元的排布顺序,遵循各个芯片框架单元在X轴上的最小间距Δx,在Y轴上的最小间距Δy,在第1步所确定的曝光单元中沿着X轴或Y轴依次放置各个芯片框架单元。
如果是沿着X轴排布,那么假设排布顺序为E1、E2、I8、I4、I9、I3、H1、D3、D2、IA、I6、H3、IB、I5、F1、……,则如图2a所示。其排布原则是:当所放置的芯片框架单元在X轴超出了用于芯片排布的区域的尺寸,则沿着X轴另起一行。所述另起一行,有时并不是从X坐标为0的地方重新开始,而可以从之前所排布单元的右侧重新开始,例如另起一行后的H1仍被放在E2的右侧。在X轴方向如果遇到障碍,则越过障碍继续沿着X轴排布,例如IA越过了D3、D2的障碍继续沿着X轴排布。
如果是沿着Y轴排布,那么假设排布顺序为E1、F1、G2、B2、IE、K1、M1、ID、K2、E2、……,则如图2b所示。其排布原则是:当所放置的芯片框架单元在Y轴超出了用于芯片排布的区域的尺寸,则沿着Y轴另起一列。所述另起一列,有时并不是从Y坐标为0的地方重新开始,而可以从之前所排布单元的下方重新开始,例如另起一列后的IE仍被放在E1的下方。同样地,在Y轴方向如果遇到障碍,则越过障碍继续沿着Y轴排布,
这一步由计算机自动执行,可能在硅片上可用于芯片排布的区域放置完所有需要排布的芯片,也可能无法放置完。无论是哪一种情况都要求计算机输出初始的芯片排布结构。
第6步,由工程师检验初始的芯片排布结构,针对其存在的缺陷,采用如下手段之一或任意结合。
手段一,扩大一个或多个芯片框架单元的尺寸。首先,如果缩小芯片框架单元的尺寸,显然就无法放置相对应的芯片,因而只能扩大芯片框架单元的尺寸。其次,如图1所示,E1、E2的尺寸相差不大,如果将E1适当扩大为与E2相同,那么在排布时就可以将两者沿着X轴或Y轴对齐,便于排布和后续切割。最后,可以扩大两条边的尺寸,也可以仅扩大一条边的尺寸。
手段二,对一个或多个芯片框架单元进行旋转和/或镜像变换,并记录变换方式。请参阅图3,如果某个芯片呈字母F状,则对其以90度为单位进行旋转可得到3种变换方式,如第1行所示。对其沿着X轴作镜像变换可得到1种变换方式,如第2行第1列所示。对其沿着Y轴作镜像变换可得到1种变换方式,如第2行第3列所示。将以上旋转和/或镜像变换任意组合,总共可得到7种变换方式。其次,并非所有芯片都可以进行任意类型的变换,某些芯片完全不允许变换,某些芯片仅允许指定类型的变换。因此采用该手段时必须遵循各芯片的要求,并应记录变换方式。由于芯片框架单元为矩形,无论如何旋转和/或镜像,仅有1种变换方式,因此只有记录变换方式,才能了解其内部的芯片的变换方式。
手段三,改变一个或多个芯片框架单元的排布顺序。芯片框架单元的排布顺序,往往会影响芯片排布结构。有时改变一个或多个芯片框架单元的排布顺序,将其提前或推后,对于优化芯片排布结构会起到意想不到的效果。本申请仅举出一种利用二叉树(Binary Tree)来调换排布顺序的示例,请参阅图4,根据各个芯片框架单元的排布顺序,可以得到与初始的芯片排布结构相对应的二叉树。每个芯片框架单元对应于二叉树中的一个节点。某个节点的子节点之间可以相互调换。例如,b1节点和b4节点都是b0节点的子节点,那么可以将b1节点和b4节点在二叉树上进行调换。反映到芯片排布结构上,就是b1单元和b4单元的位置互换,从而改变了布局。
手段四,原本是沿着X轴排布,可以改为沿着Y轴排布。原本是沿着Y轴排布,可以改为沿着X轴排布。
采用上述手段无须人工操作,只需要在计算机上进行相应参数、指令等的设定即可。然而再重复第5步,即由计算机再次排布芯片版图,得到第一次修改后的芯片排布结构。然后进入第6步,再由工程师检验,如果仍存在缺陷则再次采用上述手段之一或任意组合,再重复第5步。如此反复多次,直至工程师认可第n次修改后的芯片排布结构在布局、划片上均较优秀,完成工作。
请参阅图5,这是采用本申请自动排布芯片框架单元的方法后的示意图。与图1相比,同样是在一个曝光单元中放置46个矩形的芯片框架单元,本申请所述方法对芯片版图的排布明显更为紧凑,并且形成了多条贯穿X轴或Y轴的直线以便于划片切割。因此,本申请所述方法可以最大限度地利用硅片上的可用区域,并且使得划片成本降低,显然优于现有方法。而本申请所述方法的各个步骤均是在计算机软件上进行参数设置、或由计算机软件自动执行,因而在工作效率、工作准确度上均有大幅提升。
以上仅为本申请的优选实施例,并不用于限定本申请。对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (8)
1.一种自动排布芯片版图的方法,其特征是,包括如下步骤:
第1步,设定曝光单元的尺寸小于或等于掩模板的最大曝光尺寸;
第2步,将需要排布的各个芯片的最小外接矩形作为该芯片所对应的芯片框架单元,记录各个芯片框架单元的尺寸;
第3步,记录各个芯片框架单元在X轴上、Y轴上排布的间距要求;
第4步,指定各个芯片框架单元的排布顺序;
第5步,沿着X轴或Y轴按照指定的排布顺序和间距要求依次放置各个芯片框架单元,当所放置的芯片框架单元超出了用于芯片排布的区域的尺寸,则沿着X轴另起一行或沿着Y轴另起一列,无论是否放置完成所有的芯片框架单元,都输出初始的芯片排布结构;
第6步,采用如下手段之一或任意结合,然后重复第5步,得到修改后的芯片排布结构;
手段一,扩大一个或多个芯片框架单元的尺寸;
手段二,对一个或多个芯片框架单元进行旋转和/或镜像变换,并记录变换方式;
手段三,改变一个或多个芯片框架单元的排布顺序;
手段四,将沿着X轴排布改为沿着Y轴排布,或相反。
2.根据权利要求1所述的自动排布芯片版图的方法,其特征是,所述方法第3步中,各个芯片框架单元在X轴上排布的最小间距、在Y轴上排布的最小间距均大于或等于划片槽的宽度。
3.根据权利要求1所述的自动排布芯片版图的方法,其特征是,所述方法第5步中,如果是沿着X轴排布,那么当所放置的芯片框架单元在X轴超出了用于芯片排布的区域的尺寸,则沿着X轴另起一行;所述另起一行,或者从X坐标为0的地方重新开始,或者从之前所放置的芯片框架单元的右侧重新开始;
如果是沿着Y轴排布,那么当所放置的芯片框架单元在Y轴超出了用于芯片排布的区域的尺寸,则沿着Y轴另起一列;所述另起一列,或者从Y坐标为0的地方重新开始,或者从之前所放置的芯片框架单元的下方重新开始。
4.根据权利要求1所述的自动排布芯片版图的方法,其特征是,所述方法第5步中,当在X轴或Y轴方向如果遇到之前所放置的芯片框架单元成为障碍,则越过障碍后继续沿着X轴或Y轴排布。
5.根据权利要求1所述的自动排布芯片版图的方法,其特征是,所述方法第6步中,当采用手段一,则扩大芯片框架单元的两条边或一条边的尺寸。
6.根据权利要求1所述的自动排布芯片版图的方法,其特征是,所述方法第6步中,当采用手段二,则包括对芯片框架单元以90度为单位进行旋转、沿着X轴作镜像、沿着Y轴作镜像或其任意组合,除原状态外总共有7种变换方式。
7.根据权利要求1所述的自动排布芯片版图的方法,其特征是,所述方法第6步中,当采用手段三,则首先根据各个芯片框架单元的排布顺序得到与原芯片排布结构相对应的二叉树,每个芯片框架单元对应于二叉树中的一个节点;然后将某个节点的两个子节点相互调换,即对原芯片排布结构上与相互调换的两个子节点相对应的两个芯片框架单元的位置互换。
8.根据权利要求1所述的自动排布芯片版图的方法,其特征是,所述方法第6步中,采用一种或多种手段的组合,是在计算机软件中设置相应参数、指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310653279.9A CN104701252B (zh) | 2013-12-05 | 2013-12-05 | 一种自动排布芯片版图的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310653279.9A CN104701252B (zh) | 2013-12-05 | 2013-12-05 | 一种自动排布芯片版图的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104701252A true CN104701252A (zh) | 2015-06-10 |
CN104701252B CN104701252B (zh) | 2017-08-08 |
Family
ID=53348222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310653279.9A Active CN104701252B (zh) | 2013-12-05 | 2013-12-05 | 一种自动排布芯片版图的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104701252B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108629088A (zh) * | 2018-04-11 | 2018-10-09 | 上海华虹宏力半导体制造有限公司 | 实现划片槽框架自动拼接的方法 |
CN114548019A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 适用于引入定制芯片的切割版图设计方法及其制备的芯片 |
CN114997097A (zh) * | 2022-08-03 | 2022-09-02 | 成都复锦功率半导体技术发展有限公司 | 基于比例布图的多型号芯片版图设计方法、芯片及终端 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330358A (ja) * | 1989-06-28 | 1991-02-08 | Toshiba Corp | レイアウトパターンの配置方法 |
US20080256439A1 (en) * | 2007-04-13 | 2008-10-16 | Canon Kabushiki Kaisha | Laying out graphical elements on a page |
CN101447000A (zh) * | 2008-12-25 | 2009-06-03 | 北大方正集团有限公司 | 光罩框架的自动布局方法及装置 |
CN101661524A (zh) * | 2008-08-27 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 自动产生集成电路布局的方法 |
CN101876972A (zh) * | 2009-04-30 | 2010-11-03 | 方正国际软件(北京)有限公司 | 一种版面自动对齐的方法 |
CN103367324A (zh) * | 2012-04-01 | 2013-10-23 | 上海华虹Nec电子有限公司 | 用于半导体芯片的切割道 |
-
2013
- 2013-12-05 CN CN201310653279.9A patent/CN104701252B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330358A (ja) * | 1989-06-28 | 1991-02-08 | Toshiba Corp | レイアウトパターンの配置方法 |
US20080256439A1 (en) * | 2007-04-13 | 2008-10-16 | Canon Kabushiki Kaisha | Laying out graphical elements on a page |
CN101661524A (zh) * | 2008-08-27 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 自动产生集成电路布局的方法 |
CN101447000A (zh) * | 2008-12-25 | 2009-06-03 | 北大方正集团有限公司 | 光罩框架的自动布局方法及装置 |
CN101876972A (zh) * | 2009-04-30 | 2010-11-03 | 方正国际软件(北京)有限公司 | 一种版面自动对齐的方法 |
CN103367324A (zh) * | 2012-04-01 | 2013-10-23 | 上海华虹Nec电子有限公司 | 用于半导体芯片的切割道 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108629088A (zh) * | 2018-04-11 | 2018-10-09 | 上海华虹宏力半导体制造有限公司 | 实现划片槽框架自动拼接的方法 |
CN114548019A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 适用于引入定制芯片的切割版图设计方法及其制备的芯片 |
CN114997097A (zh) * | 2022-08-03 | 2022-09-02 | 成都复锦功率半导体技术发展有限公司 | 基于比例布图的多型号芯片版图设计方法、芯片及终端 |
Also Published As
Publication number | Publication date |
---|---|
CN104701252B (zh) | 2017-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150234974A1 (en) | Multiple patterning design with reduced complexity | |
US7831944B2 (en) | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
US7784011B2 (en) | Reflecting pin swap of PLD performed in package design in circuit design and PLD design | |
CN104239596A (zh) | 双重图案化布局设计方法 | |
US20120124536A1 (en) | Method and system for automatic generation of solutions for circuit design rule violations | |
US20090049420A1 (en) | Dummy pattern placement apparatus, method and program and semiconductor device | |
KR102238312B1 (ko) | 표준 셀들에 대한 핀 수정 | |
US20080134124A1 (en) | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
CN101231674A (zh) | 现代可编程逻辑器件软件系统的层次化布局建模方法 | |
CN101539720A (zh) | 光掩模、半导体器件制造系统和半导体器件制造方法 | |
CN104701252A (zh) | 一种自动排布芯片版图的方法 | |
CN105307397A (zh) | 一种电路板曝光方法及装置 | |
US20120192132A1 (en) | Method for manipulating and repartitioning a hierarchical integrated circuit design | |
US7543263B2 (en) | Automatic trace shaping method | |
US20140298278A1 (en) | Graphical method and product to assign physical attributes to entities in a high level descriptive language used for vlsi chip design | |
US10565341B2 (en) | Constrained cell placement | |
SG187302A1 (en) | Dfm improvement utility with unified interface | |
TWI726852B (zh) | 設計半導體元件的方法與系統 | |
JP2007079517A (ja) | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 | |
JP2010147322A (ja) | 部品実装機の三次元搭載データ作成方法 | |
US8255844B2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
CN109002570B (zh) | 用于单元放置的方法以及执行该方法的计算机系统 | |
US20090070731A1 (en) | Distributed Mask Data Preparation | |
CN104573149A (zh) | 一种平板显示版图设计规则检查的去除重复报错方法 | |
US20210063867A1 (en) | Manufacturing methods of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |