JPH0330358A - レイアウトパターンの配置方法 - Google Patents

レイアウトパターンの配置方法

Info

Publication number
JPH0330358A
JPH0330358A JP1163813A JP16381389A JPH0330358A JP H0330358 A JPH0330358 A JP H0330358A JP 1163813 A JP1163813 A JP 1163813A JP 16381389 A JP16381389 A JP 16381389A JP H0330358 A JPH0330358 A JP H0330358A
Authority
JP
Japan
Prior art keywords
elements
unplaced
placement
area
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1163813A
Other languages
English (en)
Inventor
Shunji Kikuchi
菊地 俊二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1163813A priority Critical patent/JPH0330358A/ja
Publication of JPH0330358A publication Critical patent/JPH0330358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、レイアラ1へパターンの配置方法に関し、
更に詳しくは集積回路や大規模集積回路における半導体
あるいは絶縁ゼ[基板に配置すイ)回路素子や配線など
の配置素子を、できるだけ高密度に配置すると共に、配
線密度の平均化された配置を行なうことのできるレイア
ウトパターンの配置方法に関する。
(従来の技術) 例えば半導体大規模集積回路(以下[LsIJと略す。
)は、数ミリ角の半導体基板上に、トランジスター、コ
ンデンサー、抵抗等の回路素子を配線で接続してなる電
子回路を数千ないし数十万設置したものである。しSl
は、このように、枚の半導体基板上に、多種多様の形状
・寸法を有する配置素子を有するLSIを、同時に多数
作ることができるため、LSI当たりの単価ひいては機
能当たりの価格を著しく低下させることができる。この
ような事情は、ひとりLSIだけでなく、半導体基板以
外の基板、例えば絶縁性基板を用いた大規模集積回路に
対してもいいつる。
このため・、あらゆる種類の集積回路は大規模集積化の
方向に発展している。
しかし、集積規模を大にするためには一定の寸法の基板
上を高密度に設置されるように割付け、同時に配線の混
雑時が少ないように配置しなければならない。回路外や
配線の数が極端に少ない場合はすべての可能な配置につ
いて調査することができるが、集積規模が大になるとす
べての可能な配置について調査することは不可能に近い
そこで、このように大規模な設計対象を適切な大きさの
複数のブロックに段階的に分割していく方法がとられて
いる。従来は以下のような手法によりレイアウトパター
ンの配置を行っていた。
(イ)既装置モジュール集合と配線要求が最も大きいモ
ジュールを未配置モジュール集合から選び配置を行い既
装置モジュール集合を拡大していくクラスタ成長法。
(ロ)配置の対象となるモジュール間の配線要求を基に
して、お互いの配線要求が最小となるるようにモジュー
ルを二つのグループに分割し、この操作を分割後のグル
ープに対して繰り返すミニ−カット(Min−Cut)
配置。
(ハ)接続されているモジュール同士が、それらの間の
接続線に相当するバネのようなもので結ばれていると仮
定する力学系のモデルに基づいてバランスの取れる位置
を計算し、その後にモジーL−ルの寸法を考慮して、互
いの1なりを取り除く力学モデルを応用した配置方法。
(ニ)ある二つのモジュールを交換してみて、仮想配線
長、つまり各要素を配置したときのぞれらの間の配線長
を、物理的な配線条件を無視して近似的に求め、それら
を最小にしているかどうか等の評価を行って、配置の良
さが得られる場合にtよじめて交換するもので、このよ
うな操作を繰り返して要素を配置するペア交換法である
(発明が解決しようとする課題) ところで、上述した(イ)のクラスタ成長法は、配線の
混雑度を局部的に評価しているため、必ずしも配線の混
雑度が平均化できるとはいえない。それ故に、配線率の
低下又はレイアウトサイズが増大するという不具合をも
たらす場合がある。
また、(ロ)のミニ−カット配置は、モジュールの形状
、寸法がほぼ同じ場合は良い結果が得られるが、多種多
様の形状φ寸法のモジュールを取り扱う場合はレイアウ
トサイズが大きくなる不都合が起きる。
また、(ハ)の力学モデルを応用した配置は、重なりの
除去に時間がかかる不都合がある。
さらに、(ニ)のペア交換法は、評価結果を得るまでに
時間がかかり過ぎる不都合がある。
以上のように、従来のレイアウトパターン配置方法は、
多種多様の形状・寸法の配置要素をうまく処理する方法
がなく、さらに配置段階で全体の配線経路を予想するこ
とが難しく、配置要素を高密度に配置し、配線密度を全
体的に平均化して配置することは難しかった。このため
、上述した多種多様に形状・寸法の配I!要素を高密度
に配置しなければならないLSIの早期製品化上の難点
になっている。
この発明は、従来のLSIにおけるレイアウトパターン
の配置方法において困難であった、多種多様な形状・寸
法をもつ配置要素を高密度に配置し、配線長を小にし、
ざらに迅速な製品化を図るために、全体として配線密度
を平均化して自動化できるレイアウトパターン配置方法
を提供しようとするものである。
[発明の構成] (課題を解決するための手段) 以上の目的を達成するため、この発明は回路図面の配線
が格子状になされており、しかも配線密度が全体的に平
均化していることに省目し、これを利用して回路図面中
での相対位置を維持するようにして全体的な配線密度の
平均化を行うようにした。すなわち、この発明の第1の
レイアウトパターンの配置方法(請求項(1))は、原
理上、第1図に示すプロセスにしたがって処理される。
回路図中の各配置要素のX−Y座標位置を読み取り、X
又はY座標値を基に配置要素を順にソートし、またY又
はX座標値を基に各配置要素のYはX方向の位置を複数
群のグループに区分するプロセス1と、 前記配置要素のX方向位置又はX方向位置のグループ別
区分に対応して配置領域をX方向又はX方向に平行で、
互いに隣接した伸延する複数條の帯状領域に区分するプ
ロセス2と、 配置要素を区分されたグループと対応する各帯状領域へ
X又はY座標値を基にしたソート類につめて配置するプ
ロセス3と、 さらに配lit領域に残存未配置要素があるかどうかを
検討しくプロセス4)、ないときは配置終了、あるとき
は配置領域の配置要素未配置空域を、残存未配置要素の
配置可能領域として抽出するプロセス5と、当該抽出配
置可能領域へ残存未配置要素を配置するプロセス6とプ
ロセス6終了後も、なお残存未配置要素があるときはさ
らに、配置領域中の未配置と空域を残存未配置要素の配
置可能領域として抽出し、当該配置可能域へ残存未配置
要素を配置するプロセスを、残存未配置要素が無くなる
まで繰り返し行うことにより処理される。
また、この発明の第2のレイアウトパターンの配置方法
(請求項(2))は、原理上、第2図に示すプロセスに
したがって処理される。
すなわち、回路図の配置要素データ及びレイアウトサイ
ズ様を読み取るプロセス1aと、回路図中の各配置要素
のX−Y座標位置を読み取り、X叉はY座e!値を基に
配置要素を順にソートし、またY又は×座PA値を基に
各配置要素のY又はX方向の位置を複数群のグループに
区分するプロヒス2aと、 前記配置要素のX方向位置又はX方向位置のグループ別
区分に対応して配置領域をX方向又はX方向に平行で互
いに隣接して伸延する複数様帯状領域に区分するプロセ
ス3aと、 配置要素を区分された各帯状領域へX又はYI+標値を
基にしたソート類に振り分けるプロセス4aと、 配置領域に残存未配置要素があるかどうかを検討しくプ
ロセス5a)、ないときは終了、あるときは、配置領域
の配置要素未配置空域を、残存未配置要素の配置可能領
域として抽出するプロセス6aと、当該抽出配置可能領
域へ残存未配置要素を抽出配置可能領域へ配置するプロ
セス7と、プロセス7終了侵も残存未配置要素があると
きは、さらに配置可能領域を抽出し、抽出配置可能領域
へ、残存未配[要素を抽出可能配置可能領域配置するプ
ロセスを残存未配置要素がなくなるまで繰り返し行い、 さらに、その後、レイアラトイ1様データにより、配置
領域内配置要素の相互位置、間隔、最小重なり幅をvA
整するプロセス8とにより処理される。
(作用) 以上のようにこの発明による第1のレイアウトパターン
の配置方法は、回路図中の各配置要素のX−Y座標位置
を読み取り、X(又はY)座標値を基に各配置要素を順
にソートすると共に、Y(又はX)座標値を基に各配置
要素のY(又はX)方向の相互位置を複数のグループに
区分し、当該Y(又はX)方向のグループ分けに対応し
て配置領域をY(又はX)方向に平行で、互いに隣接し
た伸延する帯状領域に区分し、区分された各々の帯状領
域へ配置要素をそれぞれ、前記回路図における配置要素
のY(又はX)座標値を基に区分したグループの対応帯
領域内へ撮り分け、さらに振り分けた各配置要素をそれ
ぞれ帯状領域の一方の縁にできるだけ寄せるようにして
、回路図の×(又はY)座標値類に配置するから、配置
領域に配置される配置要素は、回路図中のX座標及びY
座標方向の相対位置関係を維持すると共に、配置領域内
へ高密度に配置される。
さらに、このレイアウトパターンの配置方法は、配置要
素を配置した後の配置領域の未配置空域を抽出し、当該
未配置空域を、残存未配置要素の配置可能領域として×
(又はY)座標値が最小となる位置を求めながら帯状領
域の一方の縁に寄せ、残存未配置要素の無くなるまで繰
り返し、配置可能領域を抽出し、未配置要素を、当該抽
出配置可能領域へ配置する。
したがって、既装置要素を取り除くような繰り返し手順
が行われないから、処理手法は一方向にのみ進行できる
結果、迅速な配置を行うことができる。
また、この発明による第2のレイアウトパターンの配置
方法は、上述した第ルイアウトパターンの配置方法に、
さらにレイアウト仕様による配置要素の配置方法を考慮
し、配置領域に配[終了した配置要素を、レイアウト仕
様にしたがって、配置要素間の相互位置、間隔、最小重
なり幅を調整するから、配置された配置要素は、レイア
ウト仕様の条件をも充たすことができる。
(実施例) 次に、図面に基づいてこの発明によるレイアウトパター
ンの配置方法の一実施例について説明する。
第3図は、実施例にかかるレイアウトパターンの配置に
際して、レイアウトパターン配置の基準となる回路図2
0の配線21の分布状態及び回路素子であるトランジス
タ22a、抵抗22b、容ff122c等の配置状態を
示す平面図である。
回路素子を対象とする配置領域へ配置するときは、まず
、基準とする回路図面を取り出し、第5図のフローチャ
ートに示す処理手順にしたがって、配置領域へ配置する
。1なわち、ステップ11に示すように配置されたくプ
ロセス10)基準となる回路図面に基づいて、回路図面
20中のトランジスタ22a、抵抗22b、容ff12
2cのX座標値を読み取り、読み取った各トランジスタ
22a。
抵抗22b、容a220等のX1ll標値を基に各回路
素子の配置順を決め(ステップ11)、次いで、第4図
に示すごとくトランジスタ22a、抵抗22b等のY座
標値を基にY方向に、分布する回路素子を上、中、下の
三グループに分ける(ステップ12)。
その侵さらに、回路素子のグループ分けに対応して、配
置領域23を、Y方向に順次隣接して走行すると共に、
×方向に互いに平行に伸延する複数像の帯状rA域24
,25.26に分割した後(ステップ13)、 第7図(a) 、 (b) 、 (C)に示すごとくス
テップ12において決定された配[n順に従って、対応
する上部、中部及び下部グループの帯状領域24,25
.26へ各回路素子を割り当て(プロセス14)、同時
に回路素子の割り当てられた帯状領124,25.26
におイテ第7図(a) 、 (b) 、 (C) ニ示
すごとく回路素子の配置が有るか無いかを検出しくプロ
セス15)、残存未配置回路素子がないときは配置終了
。あるときは回路素子が配置されていない帯状領域の空
領域を配置可能領域27として抽出する〈ステップ16
)。
ついで、抽出配置可能領域へ残存未配置回路素子を配し
、当該残存未配置回路素子をできるだけ抽出配置可能領
域の一方の辺(2の領域でX′値の最小の位置)に寄る
ように配fiする(ステップ17)。ステップ15から
のステップ17の手順を、残存未配置回路素子がゼロに
なるまで繰り返す。
前記実施例では、レイアウトパターンの配置に、レイア
ウト仕様を考慮に入れた配置例について説用しなかった
が、レイアウト仕様について考慮する必要があるときは
、前記プロセスに次のようなプロセスが取り入れられる
すなわち、回路図面の読み取りと同時に、レイアウト仕
様が読みとられ、配置要素(回路素子)相nの相互位置
、最小間隔、最小項なり幅等が読み取られる。そして、
前記プロセス15の終了後に、配置領域のグループ別6
J’i域内に配置されて配置要素の位置調整が行われる
第6図は以上の配置処理を行うレイアウトパターン配置
装置30の概略構成を示す。装置30はデータ読取り部
31、回路素子座標ソート手段32、配置領域分割手段
33、配置可能領域抽出手段34、配置位置決定手段3
5、データ書き込み部36、回路図面データ37、ライ
ブラリ3B、レイアウト仕様39、配置結果保存部40
より構成されている。
データ読取り部36は既存の図面読み取り装置からの出
力または、既存の回路図面入力装置からの出力の形式に
応じて、データの読み込みを行なう。回路図面入力装置
の出力から、回路素子の回路図面20中での座標値、回
路素子間の接続関係等を読み取り、ライブラリから、配
置要素の形状、端子位置、端子形状などを読み込む。
レイアウト仕様としては回路図面20中のトランジスタ
22a、抵抗22b、容量22c等の回路素子とレイア
ウト要素との対応、配置要素間のペア要求などを読み込
む。
回路素子座標ソート手段32ではクイック・ソート、ヒ
ープ・ソート等の高速な、アルゴリズムを用いて座標デ
ータをソートし配置の順番の決定と回路素子の上、中、
下のグループ分けを行ない、これにより回路図面中での
配置要素間の相対位置の維持を行う。
配置可能領域抽出手段34ではパターン検証で用いられ
ている幾何図形を扱うアルゴリズムを応用する。すなわ
ち帯状領域済み配置要素をマージした領域を取り除き、
この領域を配置可能領域として配置位置決定手段に渡す
配置位置決定手段では渡された領域の中から配置要素を
置くことができ且つ量もX!!標植が小さくなる位置を
配置位置とする。データ書き込み部では使用する自動配
線プログラムの入力形式で処理した結果を出力する。
以、Fの本実施例ではレイアウト・ブロックの左端に素
子を奇ぜる場合について説明したが、回路素子の座m1
lliのソート方法と配置領域の分割方向を変更するこ
とで右端、上端、下端に奇Uるようにもできる。
また、以上の実施例では配置領域を3分割したが、最も
上側と最も下側に配置しなければならない配置要素があ
るような場合には水平に5分割することもできる。また
、分割幅を配置処理の初めに設定したが、配置要素ごと
に配置要素に応じて設定することもできる。また、本実
施例では配置領域が互いに隣接するように3分割したが
、これに限定されるものではなく、互いに重複するよう
に分割するこもできる。
さらに、本実施例は、回路図20に示すようにバイポー
ラ・トランジスタを用いた回路を例に説明したが、図面
中で格子状に配線される様に書かれている他の回路素子
に対し応用することもできる。
また、本実施例では回路素子の配置順及び、グループ分
けをそれぞれ、X座標値及びY座標値を基に、X方向及
びY方向の相対位置を維持する例について説明したが、
このような方法に限られるものではなく、それぞれY座
標値及びX座標値を基にして配置順及びグループ分けし
てもよい。
[発明の効果] 以上の説明から明らかなごとく、この発明による請求項
(1)及び(2)の発明によれば、異なる形状・寸法の
配置要素を、高速でしかも高密度に配置できる。さらに
、配線密度の平均化が行える。
したがって、余分な配線領域が不必要となり、配線しや
すくなり、レイアウトパターン配置の作業が迅速に行な
うことができる。そして、従来、人手で行われていた、
レイアウトパターン設計が自動化でき、人手で行われて
いたための誤りや、設計規則違反がなくなり、レイアウ
ト設計において、極度の集中力が要求される労働から設
計者を解放し、設計期間の短縮が行えるようになった。
【図面の簡単な説明】
第1図はこの発明にかかる第1のレイアウトパターンの
配置方法の原理的プロセス図、第2図はこの発明にかか
る第2のレイアウトパターンの配置方法の原理的プロ亡
ス図、第3図は実施例のレイアウトパターンを配置する
IIの回路素子及び配線の配線状態を示す回路図、第4
図は第3図に示す回路図における回路素子のY方向のグ
ループの態様を示づ説明図、第5図は第3図に示す回路
図に示す回路素子のレイアウトパターン配置の処理手順
の流れを示すフローチャート、第6図は実施例のレイア
ウトパターン配置に使用する装置の概略構成図、第7図
は(a) 、 (b) 、 (C)は実施例のレイアウ
トパターン配置法における帯状領域の上、中、下部グル
ープに対する未配置回路素子の配置要領を示す説明図で
ある。 (以下余白) 20・・・回路図 23・・・配置領域 24.25.26・・・配置領域を上部、中部、下部グ
ループに分割した帯状領域 27・・・配置可能領域 30・・・レイアウトパターン配置装置代私弁理士三好
秀和 第 III

Claims (2)

    【特許請求の範囲】
  1. (1)回路図中の各配置要素のX・Y座標値を読み取り
    、X又はY座標値を基に各配置要素を順にソートすると
    共に、Y又はX座標値を基に各配置要素のY方向の又は
    X方向の相対位置を複数群のグループ別に区分するプロ
    セスと、 回路図中の配置要素の前記Y方向又はX方向グループ別
    区分に対応して、配置領域をY方向又はX方向に平行で
    、互いに隣接して伸延する複数條の帯状領域に区分する
    プロセスと、 回路図のY又はX座標値を基に区分したグループと対応
    するそれぞれの帯状領域へ配置要素をX座標値又はY座
    標値を基にして区分順に振り分けるプロセスと、 前記プロセス終了後、配置領域に残存未配置要素がある
    かどうかを検討し、ないときは配置終了、残存未配置要
    素があるときは配置領域中の未配置空域を抽出し、当該
    未配置空域へ残存未配置要素を配置するプロセスと、 前記プロセス終了後も残存未配置要素があるときは、さ
    らに配置領域中の未配置空域を抽出し、抽出未配置空域
    へ残存未配置要素を配置するプロセスを残存未配置要素
    が無くなるまで順に繰り返し行うことを特徴とするレイ
    アウトパターンの配置方法。
  2. (2)回路図から配置要素のX・Y座標値を、レイアウ
    ト仕様からはレイアウト配置要素のペア配置要素同士の
    最小間隔・最小重なり幅データ、ペア配置要素の対応表
    を読み取るプロセスと、 回路図から読み取つた回路図中の各配置要素のX又はY
    座標値を基に各配置要素を順にソートすると共に、Y又
    はX座標値を基に各配置要素のY方向又はX方向の相対
    位置を複数群のグループ別に区分するプロセスと、 回路図中の配置要素の前記Y方向又はX方向グループ別
    区分に対応して、配置領域をY方向又はX方向に平行で
    、互いに隣接して伸延する複数條の帯状領域に区分する
    プロセスと、 区分された各々の帯状領域へ、グループ別配置要素を、
    対応する帯状領域へ振り分けると共に、各帯状領域の一
    方の辺にX座標値又はY座標値を基にしたソート順にで
    きるだけ寄せるようにして配置するプロセスと、 前記プロセス後、残存未配置要素があるかどうかを検討
    するプロセスと、 配置領域における未配置空域を残像未配置要素の設置可
    能領域として抽出プロセスと、残存未配置要素を抽出配
    置可能領域へ配置するプロセスと、さらに、前記レイア
    ウト仕様にしたがい、配置領域内の各配置要素間の相互
    位置、相互間隔を調整するプロセスとさらに残存未配置
    要素がなくなるまで、繰り返し配置領域中の未配置空域
    を抽出すると共に、抽出した未配置空域へ残存未配置要
    素を配置するプロセスとからなることを特徴とするレイ
    アウトパターンの配置方法。
JP1163813A 1989-06-28 1989-06-28 レイアウトパターンの配置方法 Pending JPH0330358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1163813A JPH0330358A (ja) 1989-06-28 1989-06-28 レイアウトパターンの配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1163813A JPH0330358A (ja) 1989-06-28 1989-06-28 レイアウトパターンの配置方法

Publications (1)

Publication Number Publication Date
JPH0330358A true JPH0330358A (ja) 1991-02-08

Family

ID=15781205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1163813A Pending JPH0330358A (ja) 1989-06-28 1989-06-28 レイアウトパターンの配置方法

Country Status (1)

Country Link
JP (1) JPH0330358A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701252A (zh) * 2013-12-05 2015-06-10 上海华虹宏力半导体制造有限公司 一种自动排布芯片版图的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701252A (zh) * 2013-12-05 2015-06-10 上海华虹宏力半导体制造有限公司 一种自动排布芯片版图的方法
CN104701252B (zh) * 2013-12-05 2017-08-08 上海华虹宏力半导体制造有限公司 一种自动排布芯片版图的方法

Similar Documents

Publication Publication Date Title
US4630219A (en) Element placement method
JPH04211154A (ja) 半導体集積回路のレイアウト方法
US6756242B1 (en) Method of modifying an integrated circuit
US5638293A (en) Optimal pad location method for microelectronic circuit cell placement
US10831972B2 (en) Capacity model for global routing
JPS63245940A (ja) ブロック配置処理方式
US5319743A (en) Intelligent and compact bucketing method for region queries in two-dimensional space
CN114357942B (zh) 基于间断有限元法的集成电路互连线寄生电容提取方法
Mattison A high quality, low cost router for MOS/LSI
JPH0330358A (ja) レイアウトパターンの配置方法
US20060101428A1 (en) Compressing integrated circuit design data files
US5325476A (en) Method of converting area data into path data
US7397256B2 (en) Automatic design method for semiconductor device
JP3389196B2 (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
JP2858677B2 (ja) 半導体集積回路のマスクレイアウト方法
JP2829072B2 (ja) Lsi配線変更方法
JP3225823B2 (ja) 半導体集積回路レイアウト方法
JPS58157150A (ja) マスタスライス型半導体集積回路の製造方法
JPH07121602A (ja) 半導体集積回路のレイアウト検証装置及び検証方法
JPS62285184A (ja) Lsi設計方法
JPH0442571A (ja) 半導体集積回路装置における集積回路素子の配置方法
JP3214332B2 (ja) 半導体集積回路装置のレイアウト方法
JPH033349A (ja) 半導体集積回路の自動配線方法
JPH038355A (ja) 配置要素配置方法及び装置
JP2003345847A (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法