CN115310400A - 一种版图拼版设计成效分析方法、芯片及终端 - Google Patents
一种版图拼版设计成效分析方法、芯片及终端 Download PDFInfo
- Publication number
- CN115310400A CN115310400A CN202211178922.2A CN202211178922A CN115310400A CN 115310400 A CN115310400 A CN 115310400A CN 202211178922 A CN202211178922 A CN 202211178922A CN 115310400 A CN115310400 A CN 115310400A
- Authority
- CN
- China
- Prior art keywords
- layout
- parameters
- cutting
- chip
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种版图拼版设计成效分析方法、芯片及终端,属于芯片版图设计领域,包括:获取各型号芯片尺寸参数、各芯片切割需求参数;计算版图中可获取的各型号芯片数量;计算面积效用参数,结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一或多个参数对各版图进行评价,输出最优切割版图。引入面积效用参数对版图设计进行评价,优化了整晶圆芯片颗数与单个拼版方案之间的动态关系,以此提升面积产生的经济效益;根据面积效用参数结合其他参数各版图进行评价,将版图数据流片切割后才能体现出的芯片获得能力、切割成本、与需求匹配度等隐形成本提前显性化,在图形可变环节进行后端方案优化,使整个流片方案更为可控。
Description
技术领域
本发明涉及芯片版图设计技术领域,尤其涉及一种版图拼版设计成效分析方法、芯片及终端。
背景技术
集成电路拼版设计环节在半导体(包括元素半导体和化合物半导体)设计过程中是必备的一环。除了交给代工厂进行拼版设计外,大部分设计公司出于信息管理方便,会将拼版设计环节在设计公司内部消化。但因为缺少相关的技术培训,且风险认知不充分,在最终流片时发现拼版后的数据与后端工艺环节出现数据不匹配的问题,例如:测试、切割时间长;切割费用超预算,甚至无法切割;封装时芯片尺寸与设计尺寸不相符,需进行二次切割调整,从而新增时间成本和人工成本;版图拼版数据迭代后,问题改善效果微小;芯片面积不能有效利用,导致面积产生的经济效益低等。因此,目前亟需提供一种终版版图设计效能的全面评价系统,将版图设计隐藏的后端芯片成本显性化,提前至版图设计端进行芯片获得能力、切割成本、切割难易程度以及与需求匹配度的判断和取舍。
发明内容
本发明的目的在于克服现有技术的问题,提供一种版图拼版设计成效分析方法、芯片及终端。
本发明的目的是通过以下技术方案来实现的:一种版图拼版设计成效分析方法,该方法包括以下步骤:
S1’:获取各型号芯片尺寸参数、各芯片切割需求参数;
S2’:计算版图中各型号芯片数量;
S3’:计算面积效用参数矩阵Q={q 1 ,q 2 ,q 3 ,……,q i },q i =各型号芯片数量/各型号芯片总面积,i表示芯片型号的编号;
S4’:根据面积效用参数,结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数或多个参数对各版图(拼版方案)进行评价,输出最优切割版图。
具体地,步骤S1’中,各型号芯片尺寸参数对应不同客户给出的芯片尺寸参数,不同型号芯片的尺寸参数一般不同。在版图设计过程中,针对整晶圆多型号芯片版图设计,根据各型号芯片位置布局不同存在多种拼版方案,即不同拼版方式的版图。各芯片切割需求参数限定了芯片的具体切割要求,如切割为单颗芯片进行交付以及其他芯片切割方式,通过获取各芯片切割需求参数,以将切割刀数、总切割次数、贴膜数量、挑片总颗数应用至后续版图评价过程。
具体地,步骤S3’中,各型号芯片总面积为各型号芯片占用的晶圆面积,包括了各芯片间的切割槽尺寸参数。在满足各型号芯片数量需求的基础上,面积越小,承载的芯片颗数越多,则面积效用参数值越大;反之,则越小。单独追求小面积忽略芯片颗数,会导致面积产生的经济效益低;而单独追求芯片颗数最多而忽略面积的优化,又会导致多余的设计成本,本发明通过计算单个曝光面积下各型号芯片数量与各型号芯片总面积比值,优化了整晶圆芯片颗数与单个拼版方案之间的动态关系,以在等同面积下获得更多芯片,以此提升面积产生的经济效益,降低成本开销。
具体地,步骤S4’中,切割刀数指单颗芯片划开时,切割机台已经切割的刀数总和;总切割次数指经历几批次切割达到需要的芯片形式,一般会经历1~6批次切割,才能把整晶圆变成单颗芯片进行交货;贴膜次数与切割次数相关,一般情况下,晶圆切割一次后存在一次贴膜的动作,直至切割得到单颗芯片;挑片总颗数指的是整块晶圆可以获得的某款单颗芯片的总数量;测试难易度用于体现后端工艺中对芯片功能测试的容易度。进一步地,最优切割版图表示该版图具有最优异的切割性能,此时芯片的面积效用、切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度各参数均衡后达到最优性能。优选地,采用面积效用参数,切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度对版图进行评价。
将切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数与多个参数与面积效用参数进行结合,对各版图进行评价,在版图设计过程中考虑了版图设计对后端工艺即切割、挑片、封装、测试的影响,即将版图数据流片切割后才能体现出的芯片获得能力(各型号芯片数量)、切割成本、与需求匹配度等隐形成本提前显性化,在图形可变环节进行后端方案优化,从源端控制成本,使整个流片方案更为可控与优质;同时,经过评价后输出的最优切割版图,可用于切割、挑片、封装、测试环节直接使用,免去了人工绘图环节,有效提升后续环节流畅度,并降低工作繁琐程度。另外,本发明方法适用于某一种方案或者多种版图拼版方案的成效确认,弥补目前仅以人工主观判断比较多种方案优缺点、无专业分析工具的空白,甚至能够取代人工确认环节。
在一示例中,获取各型号芯片尺寸参数具体包括以下子步骤:
S11’:基于电路设计软件的工艺库建立版图单元;其中,电路设计软件为广泛使用的商用软件,包括不限于Cadence、ADS、L-edit等。
S12’:将(终版)版图布局草图或(终版)版图拼版数据或(终版)顶层芯片外框边界图导入版图单元,进而获取各型号芯片尺寸参数。其中,版图布局草图、版图拼版数据、顶层芯片外框边界图均能够反映各型号芯片尺寸参数以及各芯片的具体布局位置等信息,可根据数据获取的便利性选择上述任一种数据源获取芯片的尺寸参数。当然,本示例在提取各型号芯片尺寸参数的同时,还能够获取芯片的接线设计、功率管芯样貌、测试端口设计等参数。
本示例中基于版图单元能够快速提取各型号芯片尺寸参数,能够保证数据采集效率与准确性;进一步地,上述数据获取方式中,导入的数据在工艺维度上无限制,适用于任何工艺以及任何半导体设计领域的数据采集。
在一示例中,所述方法还包括:
S1’’:获取各型号芯片数量需求参数;
S2’’:判断版图中可获取的各型号芯片数量是否满足各型号芯片数量需求参数,若不满足,结束分析,并输出错误提示;反之,计算面积效用参数矩阵。
具体地,该步骤可以与步骤S1’同时执行,也可先于步骤S1’执行,或者在执行步骤S1’后执行。各型号芯片数量需求参数中芯片的数量需求阈值由客户定义,一般客户订单中会说明各型号芯片所需数量,若客户未定义,默认为整晶圆制成的单颗芯片全部交货,此时数量需求阈值为最大可获得芯片数,即本版图下所有可以获得的单颗芯片数量。本示例通过判断当前设计版图是否满足各型号芯片数量需求参数,能够及时确认版图设计是否符合客户需求,避免了后端工艺的无效开展以及成本浪费。
在一示例中,所述各芯片切割需求参数中切割要求为切割为单颗芯片和/或以芯片型号为单位进行切割,当切割要求为切割为单颗芯片和以芯片型号为单位进行切割时,此时要求部分型号芯片单颗交付,部分型号芯片整条交付,切割需求参数直接影响后续用于版图评价的切割刀数、总切割次数。
在一示例中,所述计算版图中可获取的各型号芯片数量包括:
根据各型号芯片尺寸参数、晶圆尺寸参数以及曝光面积计算版图中可获取的各型号芯片数量。具体地,建议映射函数f(A) →B的参数模型和函数,其中A表示各型号芯片尺寸参数、晶圆尺寸参数及曝光面积,B表示各型号芯片数量,进而在通过输入各型号芯片尺寸参数、晶圆尺寸参数及曝光面积即可快速得到芯片数量。
在一示例中,所述对各版图进行评价时,包括:
S41’:根据面积效用参数,结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数或多个参数对版图进行单维度评价,并对至少两个维度评价结果进行排序,根据排序结果赋予不同分值;具体地,评价结果越优异的版图排序越靠前,会基于权重因子赋予更高的分值;反之,版图排序越靠后,会被赋予更低分值。
S42’:计算版图在面积效用参数维度,与切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数维度或多个参数维度的累加评分值,输出最大累加评分值对应的最优切割版图。
本示例中,将切割费用分解为切割刀数、总切割次数、贴膜数量、挑片总颗数四个维度,基于上述四个维度结合面积效用参数、测试难易度对版图进行评价,并通过对对应的单维度评价结果进行排序并赋值,实现了版图评价的数值化计算,进而得到各方面性能综合最优异的版图设计,与后端工艺具有精准的匹配度,在提升芯片获得能力的同时,能够平衡后续芯片测试、芯片切割次数、切割费用等问题。
在一示例中,输出最优切割版图的同时输出该版图的最优化切割路径示意图,可弥补目前工具空白的同时,使单颗芯片的切割挑片的成本更为可控和低廉。具体地,基于切割刀数、总切割次数、贴膜数量、挑片总颗数对版图的评价过程中采用的最优切割方案得到最优化切割路径示意图。其中,最优切割方案为切割刀数少、切割次数少,贴膜数量少,挑片总颗数多对应的综合性能最优的切割方案,此时整体切割费用低。
在一示例中,所述方法该包括版图设计指导步骤,包括:
S51’:建立版图数据库,用于存储各最优切割版图及其设计参数,设计参数包括芯片型号、各型号芯片尺寸参数、各型号芯片数量需求参数、各芯片切割需求参数、晶圆尺寸参数、曝光面积;其中,各最优切割版图表示不同项目的芯片版图设计过程中产生的最优切割版图。
S52’:根据各项目要求的设计参数在版图数据库进行数据匹配,基于数据匹配相似度输出一个或多个最优切割版图的推荐结果,以指导当前项目的版图设计。为便于用户快速获取指导价值最高的最优切割版图,根据当前项目的设计参数与数据库各最优切割版图对应的设计参数的匹配相似度对各最优切割版图进行排序,相似度越高,排序越靠前,越易被用户获取。
本示例中,将各最优切割版图存储至数据库,并基于数据匹配方式生成最优切割版图的推荐结果,为版图设计提供了数据支撑,进而有效指导当前项目的版图设计,提高了版图设计可靠性与设计效率。
在一示例中,所述版图设计指导步骤还包括:
S52’’:根据最大累加评分值对各最优切割版图进行分级管理;具体地,最大累加评分值的分值越高,对应的最优切割版图级别越高。
S53’’:根据各项目要求的设计参数在版图数据库进行模糊搜索,根据各最优切割版图的由高至低的级别输出匹配的最优切割版图的推荐结果。其中,模糊搜索不要求当前项目的设计参数与数据库各最优切割版图对应的设计参数一一对应匹配,只需设计参数间部分匹配。作为一选项,高级别的最优切割版图可以由后续性能更加优异的最优切割版图替代。
本示例中,通过分级管理结合模糊搜索,能够快速输出可靠性高的最优切割版图设计方案,保证了版图设计指导的有效性。
需要进一步说明的是,上述版图拼版设计成效分析方法各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种芯片,该芯片基于上述任一示例或多个示例组成形成的所述一种版图拼版设计成效分析方法制备得到。
本发明还包括一种存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述任一示例或多个示例组成形成的所述的一种版图拼版设计成效分析方法的步骤。
本发明还包括一种终端,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机指令,所述处理器运行所述计算机指令时执行上述任一示例或多个示例形成的所述的一种版图拼版设计成效分析方法的步骤。
与现有技术相比,本发明有益效果是:
1.在一示例中,本发明引入面积效用参数对版图设计进行评价,优化了整晶圆芯片颗数与单个拼版方案之间的动态关系,以在等同面积下获得更多芯片,而非割裂从面积或芯片数量层面考虑晶圆面积的利用效率,以此提升面积产生的经济效益,降低成本开销;同时,根据面积效用参数结合其他参数各版图进行评价,将版图数据流片切割后才能体现出的芯片获得能力(各型号芯片数量)、切割成本、与需求匹配度等隐形成本提前显性化,在图形可变环节进行后端方案优化,从源端控制成本,使整个流片方案更为可控与优质。
2.在一示例中,将切割费用分解为切割刀数、总切割次数、贴膜数量、挑片总颗数四个维度,基于上述四个维度结合面积效用参数、测试难易度对版图进行评价,并通过对对应的单维度评价结果进行排序并赋值,实现了版图评价的数值化计算,进而得到各方面性能综合最优异的版图设计,与后端工艺具有精准的匹配度,在提升芯片获得能力的同时,能够平衡后续芯片测试、芯片切割、切割费用等问题。
3.在一示例中,将各最优切割版图存储至数据库,并基于数据匹配方式生成最优切割版图的推荐结果,为版图设计提供了数据支撑,进而有效指导当前项目的版图设计,提高了版图设计可靠性与设计效率。
4.在一示例中,通过分级管理结合模糊搜索,能够快速输出可靠性高的最优切割版图设计方案,保证了版图设计指导的有效性。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明,此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,在这些附图中使用相同的参考标号来表示相同或相似的部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1为本发明一示例的方法流程图;
图2为本发明优选示例的方法流程图;
图3为本发明优选示例中拼版方案一示意图;
图4为本发明优选示例中拼版方案二示意图;
图5为本发明优选示例中拼版方案二切割轨迹示意图。
图中:1-第一型号芯片;2-第二型号芯片;3-第三型号芯片。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,使用序数词 (例如,“第一和第二”、“第一至第四”等 )是为了对物体进行区分,并不限于该顺序,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,属于“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中,如图1所示,一种版图拼版设计成效分析方法,具体包括以下步骤:
S1’:获取各型号芯片尺寸参数、各芯片切割需求参数;
S2’:计算版图中各型号芯片数量;
S3’:计算面积效用参数矩阵Q={q 1 ,q 2 ,q 3 ,……,q i },q i =各型号芯片数量/各型号芯片总面积;
S4’:根据面积效用参数,结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数或多个参数对各版图进行评价,输出最优切割版图。
为更好说明本发明的发明构思,现给出本发明优选示例,如图2所示,方法具体包括以下步骤:
S1:导入版图布局草图,获取各型号芯片尺寸参数,并获取各型号芯片数量需求参数、各芯片切割需求参数;本示例中各型号芯片数量需求为尽可能多地得到各型号芯片数量,切割需求为各型号芯片单颗交付。本示例采用两种不同拼版方案作为评价对象,版图的拼版方案一如图3所示,版图的拼版方案二如图4所示,图3-图4反映了第一型号芯片1、第二型号芯片2、第三型号芯片3两种不同的拼版方案。
S21:计算晶圆可得各型号芯片数量;
S22:判断版图中可获取的各型号芯片数量是否满足各型号芯片数量需求参数,若不满足,方法停止执行;
S3:计算面积效用参数矩阵Q={q 1 ,q 2 ,q 3 ,……,q i }、切割刀数矩阵C={c 1 ,c 2 , c 3 ,……,c i },总切割次数矩阵T={t 1 ,t 2 ,t 3 ,……,t i },贴膜数量矩阵S={s 1 ,s 2 ,s 3 ,……,s i },挑片总颗数矩阵P={p 1 ,p 2 ,p 3 ,……,p i },测试难易度矩阵M={m 1 ,m 2 ,m 3 ,……,m i };
S41:根据面积效用参数矩阵Q、切割刀数矩阵C、总切割次数矩阵T、贴膜数量矩阵S、挑片总颗数矩阵P、测试难易度矩阵M对各版图(拼版方案)进行评价,得到如表1所述两个拼版方案的各维度评价数据:
表1 拼版方案的各维度评价数据表
S42:将Q、C、T、S、P、M各维度评价结果进行排序,根据排序结果赋予不同分值,排序靠前赋高值,排序靠后赋低值;
S43:计算六个维度的累加评分值Sum={sum 1 ,sum 2 ,sum 3 ,……,sum i },输出最大累加评分值对应的最优切割版图以及切割轨迹示意图。本示例中,各维度评价按照“好、中等、较差”赋值“5,3,1”,基于此,方案一累加值为26,方案二的累加值为28,因此相对方案一,方案二版图性能更优异。进一步地,本示例中,切割轨迹示意图如图5所示,图5中箭头反应了切割机台的切割路线。
本申请还包括一种存储介质,与上述任一示例所述一种版图拼版设计成效分析方法具有相同的发明构思,其上存储有计算机指令,所述计算机指令运行时执行上述一种版图拼版设计成效分析方法的步骤。
基于这样的理解,本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random AccessMemory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请还包括一种终端,与上述任一示例所述一种版图拼版设计成效分析方法具有相同的发明构思,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机指令,所述处理器运行所述计算机指令时执行上述一种版图拼版设计成效分析方法的步骤。处理器可以是单核或者多核中央处理单元或者特定的集成电路,或者配置成实施本发明的一个或者多个集成电路。
在本发明提供的实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
以上具体实施方式是对本发明的详细说明,不能认定本发明的具体实施方式只局限于这些说明,对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演和替代,都应当视为属于本发明的保护范围。
Claims (10)
1.一种版图拼版设计成效分析方法,其特征在于:包括以下步骤:
获取各型号芯片尺寸参数、各芯片切割需求参数;
计算版图中可获取的各型号芯片数量;
计算面积效用参数矩阵Q={q 1 ,q 2 ,q 3 ,……,q i },q i =各型号芯片数量/各型号芯片总面积;
根据面积效用参数,结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数或多个参数对各版图进行评价,输出最优切割版图。
2.根据权利要求1所述的一种版图拼版设计成效分析方法,其特征在于:所述方法还包括:
获取各型号芯片数量需求参数;
判断版图中可获取的各型号芯片数量是否满足各型号芯片数量需求参数,若不满足,结束分析;反之,计算面积效用参数矩阵。
3.根据权利要求1所述的一种版图拼版设计成效分析方法,其特征在于:所述获取各型号芯片尺寸参数具体包括以下子步骤:
基于电路设计软件的工艺库建立版图单元;
将终版版图布局草图或终版版图拼版数据或终版顶层芯片外框边界图导入版图单元,进而获取各型号芯片尺寸参数。
4.根据权利要求1所述的一种版图拼版设计成效分析方法,其特征在于:所述各芯片切割需求参数中切割要求为切割为单颗芯片和/或以芯片型号为单位进行切割。
5.根据权利要求1所述的一种版图拼版设计成效分析方法,其特征在于:所述计算版图中可获取的各型号芯片数量包括:
根据各型号芯片尺寸参数、晶圆尺寸参数以及曝光面积计算版图中可获取的各型号芯片数量。
6.根据权利要求1所述的一种版图拼版设计成效分析方法,其特征在于:所述对各版图进行评价时,包括:
根据面积效用参数,结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数或多个参数对版图进行单维度评价,并对各维度评价结果进行排序,根据排序结果赋予不同分值;
计算版图在面积效用参数维度,与切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数维度或多个参数维度的累加评分值,输出最大累加评分值对应的最优切割版图。
7.根据权利要求6所述的一种版图拼版设计成效分析方法,其特征在于:所述方法还包括版图设计指导步骤,包括:
建立版图数据库,用于存储各最优切割版图及其设计参数,设计参数包括芯片型号、各型号芯片尺寸参数、各型号芯片数量需求参数、各芯片切割需求参数、晶圆尺寸参数、曝光面积;
根据各项目要求的设计参数在版图数据库进行数据匹配,基于数据匹配相似度输出一个或多个最优切割版图的推荐结果,以指导当前项目的版图设计。
8.根据权利要求7所述的一种版图拼版设计成效分析方法,其特征在于:所述版图设计指导步骤还包括:
根据最大累加评分值对各最优切割版图进行分级管理;
根据各项目要求的设计参数在版图数据库进行模糊搜索,根据各最优切割版图的由高至低的级别输出匹配的最优切割版图的推荐结果。
9.一种芯片,其特征在于:所述芯片基于上述权利要求1-8任意一项所述的一种版图拼版设计成效分析方法制备得到。
10.一种终端,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机指令,其特征在于:所述处理器运行所述计算机指令时执行权利要求1-8任意一项所述的一种版图拼版设计成效分析方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211178922.2A CN115310400B (zh) | 2022-09-27 | 2022-09-27 | 一种版图拼版设计成效分析方法、芯片及终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211178922.2A CN115310400B (zh) | 2022-09-27 | 2022-09-27 | 一种版图拼版设计成效分析方法、芯片及终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115310400A true CN115310400A (zh) | 2022-11-08 |
CN115310400B CN115310400B (zh) | 2023-03-10 |
Family
ID=83866600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211178922.2A Active CN115310400B (zh) | 2022-09-27 | 2022-09-27 | 一种版图拼版设计成效分析方法、芯片及终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115310400B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115618788A (zh) * | 2022-12-14 | 2023-01-17 | 成都复锦功率半导体技术发展有限公司 | 一种版图设计的全流程优化方法、芯片及终端 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834160A (zh) * | 2010-04-23 | 2010-09-15 | 浙江大学 | 一种提高芯片成品率的多项目晶圆切割方法 |
CN102130050A (zh) * | 2011-01-05 | 2011-07-20 | 杭州广立微电子有限公司 | 一种支持芯片位置受约束限制的多项目晶圆切割方法 |
US20120017194A1 (en) * | 2010-07-14 | 2012-01-19 | International Business Machines Corporation | Method for fast estimation of lithographic binding patterns in an integrated circuit layout |
JP2014044560A (ja) * | 2012-08-27 | 2014-03-13 | Renesas Electronics Corp | 半導体装置の設計方法、設計プログラム及び設計装置 |
US20190088624A1 (en) * | 2017-09-20 | 2019-03-21 | Toshiba Memory Corporation | Manufacturing method of semiconductor device and semiconductor device |
CN114239470A (zh) * | 2021-12-20 | 2022-03-25 | 成都海威华芯科技有限公司 | 一种化合物半导体拼版设计方法及系统 |
CN114548020A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 一种多型号芯片的版图设计方法及其制备的芯片、终端 |
CN114548015A (zh) * | 2022-04-21 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 半导体激光切割mpw版图设计方法及其制备的芯片、终端 |
CN114548019A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 适用于引入定制芯片的切割版图设计方法及其制备的芯片 |
CN114611451A (zh) * | 2022-03-10 | 2022-06-10 | 成都复锦功率半导体技术发展有限公司 | 一种半导体版图设计方法及其制备芯片、终端 |
CN114997097A (zh) * | 2022-08-03 | 2022-09-02 | 成都复锦功率半导体技术发展有限公司 | 基于比例布图的多型号芯片版图设计方法、芯片及终端 |
-
2022
- 2022-09-27 CN CN202211178922.2A patent/CN115310400B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834160A (zh) * | 2010-04-23 | 2010-09-15 | 浙江大学 | 一种提高芯片成品率的多项目晶圆切割方法 |
US20120017194A1 (en) * | 2010-07-14 | 2012-01-19 | International Business Machines Corporation | Method for fast estimation of lithographic binding patterns in an integrated circuit layout |
CN102130050A (zh) * | 2011-01-05 | 2011-07-20 | 杭州广立微电子有限公司 | 一种支持芯片位置受约束限制的多项目晶圆切割方法 |
JP2014044560A (ja) * | 2012-08-27 | 2014-03-13 | Renesas Electronics Corp | 半導体装置の設計方法、設計プログラム及び設計装置 |
US20190088624A1 (en) * | 2017-09-20 | 2019-03-21 | Toshiba Memory Corporation | Manufacturing method of semiconductor device and semiconductor device |
CN114239470A (zh) * | 2021-12-20 | 2022-03-25 | 成都海威华芯科技有限公司 | 一种化合物半导体拼版设计方法及系统 |
CN114611451A (zh) * | 2022-03-10 | 2022-06-10 | 成都复锦功率半导体技术发展有限公司 | 一种半导体版图设计方法及其制备芯片、终端 |
CN114548015A (zh) * | 2022-04-21 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 半导体激光切割mpw版图设计方法及其制备的芯片、终端 |
CN114548020A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 一种多型号芯片的版图设计方法及其制备的芯片、终端 |
CN114548019A (zh) * | 2022-04-25 | 2022-05-27 | 成都复锦功率半导体技术发展有限公司 | 适用于引入定制芯片的切割版图设计方法及其制备的芯片 |
CN114997097A (zh) * | 2022-08-03 | 2022-09-02 | 成都复锦功率半导体技术发展有限公司 | 基于比例布图的多型号芯片版图设计方法、芯片及终端 |
Non-Patent Citations (2)
Title |
---|
保慧琴 等: ""用于内建自测试的测试向量生成器TPG的版图设计"", 《电子设计工程》 * |
张彦秀: ""一款双极基准电压源电路芯片的设计与实现"" * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115618788A (zh) * | 2022-12-14 | 2023-01-17 | 成都复锦功率半导体技术发展有限公司 | 一种版图设计的全流程优化方法、芯片及终端 |
Also Published As
Publication number | Publication date |
---|---|
CN115310400B (zh) | 2023-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5734890A (en) | System and method for analyzing procurement decisions and customer satisfaction | |
US9489627B2 (en) | Hybrid clustering for data analytics | |
US8527521B2 (en) | System and method for evaluating the quality of human translation through the use of a group of human reviewers | |
Ceppellini et al. | An interaction between alleles at the Rh locus in man which weakens the reactivity of the Rh0 factor (Du) | |
CN115310400B (zh) | 一种版图拼版设计成效分析方法、芯片及终端 | |
US20060122849A1 (en) | Technique evaluating device, technique evaluating program, and technique evaluating method | |
US20040220918A1 (en) | System and method for searching and matching databases | |
US20030050928A1 (en) | Method and apparatus for the design and analysis of market research studies | |
TW552525B (en) | Clustering for data compression | |
US6654764B2 (en) | Systems, methods, and computer program products to interpret, explain, and manipulate exceptions in multidimensional data | |
CN110489556A (zh) | 关于跟进记录的质量评价方法、装置、服务器及存储介质 | |
Jeong et al. | A systemic approach to exploring an essential patent linking standard and patent maps: Application of generative topographic mapping (GTM) | |
Al Karim et al. | How CRM components impact customer loyalty: a case from Bangladesh banking industry | |
US11360974B2 (en) | Ontology driven crowd sourced multi-dimensional question-answer processing for automated bid processing for rapid bid submission and win rate enhancement | |
CN115081087A (zh) | 基于物联网的装修云设计方法、装置、设备及存储介质 | |
CN107748743A (zh) | 一种电商在线评论文本情感分析方法 | |
JP2007041950A (ja) | 生産シミュレーション管理装置 | |
CN107220246B (zh) | 业务对象的分析方法及装置 | |
JPH09251467A (ja) | データマイニングシステムおよびデータマイニング方法 | |
JP4736476B2 (ja) | 翻訳費用の見積りを行う装置および方法 | |
TWI231437B (en) | An apparatus and method for settling cutting tools | |
Gupta et al. | A novel approach to recognize interacting features for manufacturability evaluation of prismatic parts with orthogonal features | |
US20040267508A1 (en) | Computer numerical control code-simulating system and method | |
CN101763618A (zh) | 金融投资决策信息品质检验方法 | |
Kashevarova | Technological development modeling based on patent analysis: Review of the state-of-the-art |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |