CN114548015A - 半导体激光切割mpw版图设计方法及其制备的芯片、终端 - Google Patents

Abstract

本发明公开了一种半导体激光切割MPW版图设计方法及其制备的芯片、终端，属于半导体技术领域，包括以下步骤：根据芯片规格参数、晶圆可操作面积上限值、激光切割轨迹调整所需安全距离进行逻辑运算，输出版图设计草图；基于芯片测试难易度和/或晶圆面积利用率和/或切割次数对版图设计草图进行评价，进而确认最终版图设计方案。本发明能够高效输出所有可能性的版图设计草图，具备简单有效、易操作，实用性强的特点，为快速获得更加优质可视的切割方案提供了保证，有效避免产品晶圆在生产切割环节可能的滞留时间，提升产品生产效率。

Description

半导体激光切割MPW版图设计方法及其制备的芯片、终端

技术领域

本发明涉及半导体技术领域，尤其涉及半导体激光切割MPW版图设计方法及其制备的芯片、终端。

背景技术

激光切割机台相较于金刚石切割机拥有较多的切割先进性，比如，激光切割机台可实现数控，可极大程度上实现切割自动化，提升切割效率；激光切割机对芯片材料的损耗更小，能更加接近芯片设计本身尺寸；同时，激光切割机由于切割时未接触被切割芯片，对于切割过程中可能出现的芯片沾污以及芯片因切痕不良造成表面应力较大出现芯片裂片的可能性降到最低。

MPW晶圆，即多客户多项目拼版晶圆。对于客户的少量研发需求设计芯片、新客户引入时工艺尝试芯片以及工艺开发时的非量产芯片，采用MPW晶圆进行组队流片，不仅能提供低成本、高良率的芯片给客户，解决了客户多样化需求；同时由于MPW晶圆是代工厂开拓新市场的第一步，也铺垫了很好的业绩增长点。

对于某些产品的MPW晶圆确定使用激光切割机台切割分离芯片时，需要在版图设计环节预留激光切割机的缓冲距离，并在保证曝光环节、测试环节、封装环节等的芯片易得性的同时，兼顾激光切割机台的识别以及应用。因此相关的设计需求，应在版图设计工程师进行拼版设计时充分考虑，保证整个芯片生产链条的技术一致性和兼容性，提升整个生产环节效率。

但受限于目前技术工具，版图设计工程师只能凭经验手动进行数据整合；同时受限于项目时程约束，对于MPW的拼版设计只能在一定程度上达到较优化设计。然而在达到此较优化设计所使用的时间，也几乎是其他类版图设计时间的3-4倍之多；此外还要考虑新增激光切割机的对拼版的需求，无疑进一步增加了版图设计工程师负担，从而进一步延长每一个MPW拼版晶圆项目的整体时长。

发明内容

本发明的目的在于克服现有技术中MPW拼版设计效率低的问题，提供了半导体激光切割MPW版图设计方法及其制备的芯片、终端。

本发明的目的是通过以下技术方案来实现的：一种半导体激光切割MPW版图设计方法，所述方法的执行主体为逻辑运算能力的任意控制器即运算器，以及具备执行器的运算设备，将本发明方法封装为程序进行逻辑运算，具体包括以下步骤：

S1：根据芯片规格参数、晶圆可操作面积上限值、激光切割轨迹调整所需安全距离进行逻辑运算，输出版图设计草图；所述规格参数包括芯片尺寸参数和各种芯片比例参数；

S2：基于芯片测试难易度和/或晶圆面积利用率和/或切割次数对版图设计草图进行评价，进而确认最终版图设计方案。

具体地，本发明芯片尺寸一致性不作要求，尺寸可以一致，也可以不一致；芯片的外型参数即尺寸参数在整个设计环节需要保证，成品单颗芯片与初始芯片设计数据参数一致，外型参数不会由于顾及切割方便而在拼版环节增加或减小外形尺寸，避免引入白边，降低芯片器件性能。步骤S1中，激光切割轨迹调整所需安全距离即在保证芯片性能前提下，激光切割机台开始制动至实际停止的绝对安全长度。版图设计草图不仅限于一张版图设计草图，而是满足上述芯片规格参数、晶圆可操作面积上限值、激光切割轨迹调整所需安全距离要求的所有排列组合版图设计。

进一步地，芯片尺寸参数基于预建立的芯片数据库获取或者通过电路设计软件进行提取。作为一选项，提取芯片外型参数具体包括：

S01：基于电路设计软件的工艺库建立顶层版图单元；其中，电路设计软件为广泛使用的商用软件，包括不限于Cadence、ADS、L-edit等。

S02：将搭载同片晶舟芯片数据导入顶层版图单元，以提取芯片尺寸参数，还可获取晶圆可操作面积上限值（对应整体版图面积上限）及工艺参数，工艺参数为芯片集成电路布图设计参数，包括接线设计、功率管芯样貌、测试端口设计等。更为具体地，步骤S02中，在电路设计软件的特定工艺库中，将统一工艺参数的芯片导入特定工艺库中，基于顶层版图单元即可实现上述参数的提取，提高了芯片尺寸参数以及晶圆可操作面积上限值的采集效率。

进一步地，步骤S2中优选基于芯片测试难易度（测试方便性）、晶圆面积利用率（面积利用合理）、切割次数（切割方式）建立量化评价得分标准体系，进而从多个维度对各版图设计草图进行综合评价，优选采用等权重打分的方式，将评分靠前的版图设计草图通过专家评审进而确认版图设计方案，即最后进行适当人工干预，确认最终投片的版图设计方案。

需要说明的是，上述步骤S1、S2仅为其中一示例，在另一些实施例中，可以将S1、S2步骤并列执行，即此时可以同步执行逻辑运算与版图草图评价步骤。

本示例中，结合拼版芯片参数、晶圆参数以及激光切割机台参数进行逻辑运算即组合排列，能够高效输出所有可能性的版图设计草图，并对设计草图进行评价进而确定布局最合理的最终版图设计方案，使流片晶圆直接满足激光切割机台切割应用的同时，还兼具简单有效、易操作，实用性强的特点，为快速获得更加优质可视的切割方案提供了保证，有效避免产品晶圆在生产切割环节可能的滞留时间，提升产品生产效率，保证订单准时交付，从根本上解决MPW版图设计低效的老大难问题，更为更高阶、繁杂的拼板设计难题提供解决问题的开放式窗口，为进进阶问题解决提供可能。

同时，本示例方法用于激光切割的拼版设计对传统切割机台存在兼容性，即使项目立项时决定使用激光切割的项目后期如果因为资源紧张调整回归使用传统金刚石切割机切割晶圆，也可以实现无门槛转换，为代工厂的资源使用提供了更大的选择和调整余地，增加产能进一步提升的可能性。

在一示例中，所述芯片尺寸参数为具备完整划片槽的尺寸参数。具体地，芯片尺寸参数包含芯片独立划片槽，在芯片排版时，不用考虑预留划片槽间隔，进一步降低了版图设计难度，仅需将各芯片间相邻接触排列，对应地，此时输出紧密排布（芯片间不预留空隙）的版图设计草图，能够保证芯片间距等于划片槽宽度，增加了贯穿划片槽的数量，从而避免芯片的二次切割，保证了切割效率；同时，基于芯片划片槽的尺寸参数进行排版设计，能够避免引入白边导致多次切割可能引入的芯片边缘切割时出现裂纹，继而降低芯片性能稳定性与可靠性。

在一示例中，所述逻辑运算时包括第一分类排版处理，包括：

判断是否存在多款尺寸参数一致的芯片；若存在，将多款芯片进行阵列拼接，得到第一芯片单元。此时阵列拼接表示将各芯片在X方向以及Y方向对齐排布，优选对所有芯片尺寸对应边界框进行全排列，不需要额外指定各个芯片框架单元的排布顺序。当然，需要进一步说明的是，尺寸参数一致的芯片并不一定为同一型号信号。本示例中，通过拼接得到第一芯片单元，能够将分散的芯片模块化，后续直接将芯片单元与其他芯片和/或芯片单元进行排版，进一步降低了芯片排版难度；同时，第一芯片单元中各芯片尺寸参数一致，能够实现芯片的阵列化排版，形成更多贯通切割槽，以此进一步提升切割效率，保证切割良率。

在一示例中，所述逻辑运算时包括第二分类排版处理，包括：

判断是否存在多款在X方向或Y方向参数一致的芯片；若存在，在X方向或Y方向将多款芯片边缘对齐拼接，得到第二芯片单元。本示例中，通过拼接得到第二芯片单元，能够将分散的芯片模块化，后续直接将芯片单元与其他芯片和/或芯片单元进行排版，进一步降低了芯片排版难度；同时，第二芯片单元中各芯片在X或者Y方向具备相同参数尺寸，在X方向排版或者Y方向对齐排版时，能够形成更多贯通切割槽，以此进一步提升切割效率，保证切割良率。

在一示例中，逻辑运算时还包括：

S21：判断是否存在多款尺寸参数一致的芯片；步骤S21前，需要输入的参数包括：晶圆可操作面积L；各芯片尺寸参数为X={x ₁ , x ₂ ,……,x _n }，Y={y ₁ , y ₂ ,……, y _n }，x，y分别表示芯片的长度与宽度，且x _n ，y _n 需要一一对应，(x _n ，y _n )表征同一款芯片尺寸参数；各芯片所需比例R={r ₁ , r ₂ ,……, r _n }；激光切割机台调整切割轨迹所需的安全距离Delt X、Delt Y；激光切割机台保证良率情况下，单个芯片合集必须满足的切割上限及切割下限。

S22：若存在，将多款芯片进行阵列拼接，得到第一芯片单元；

S23：判断是否存在多款在X方向或Y方向参数一致的芯片；

S24：若存在，在X方向或Y方向将多款芯片边缘对齐拼接，得到第二芯片单元；

S25：将第一芯片单元、第二芯片单元以及非群类芯片进行逻辑排列；

S26：计算每3个芯片单元与4个Delt X/Delt Y的和Sum1/Sum2与曝光上限（晶圆可操作面积L）的关系，大于或等于则舍弃；小于则表示合法，输出，获得一个版图设计草图，最终输出所有合法的版图设计草图。

作为一优选，可以在X方向或者Y方向将非群类芯片边缘对齐排列，得到第三芯片单元，进一步将三个芯片单元进行组合排列，得到多个版图设计草图。

在一选项中，可以将三个芯片单元对应形成的多种子版图设计草图进行评价后，将评价靠前的多种子版图设计草图进行逻辑运算排列组合，得到符合晶圆可操作面积上限值、激光切割轨迹调整所需安全距离条件的版图设计草图。

当然，作为一选项，为满足面积利用率，可以将非群类芯片插入第一芯片单元或者第二芯片单元中。

本示例中，将不同难度的芯片外型尺寸的拼版设计进行分类处理，依次进行第一分类排版、第二分类排版、非群类芯片排版，将非群类芯片着重进行处理，避免了将简单问题复杂化，简化运算，更快、更易收敛，达到有效拼版设计方案的快速输出的效果。

在一示例中，逻辑排列还包括：

在x轴方向和/或y轴方向将各非群类芯片与第一芯片单元中各芯片、第二芯片单元中各芯片边缘对齐排列，以得到更多贯通划片槽，提升切割效率，保证切割良率。

在一示例中，所述第一芯片单元和/或第二芯片单元的尺寸参数需满足切割阈值。切割阈值，即机台的最大切割阈值以及最小切割阈值，是产线机台输出的一定良率要求下的切割能力的表征量，芯片单元的尺寸参数需处于最小切割阈值和最大切割阈值之间。本示例中，使芯片单元满足切割阈值，能够避免无异议版图设计草图输出，减小逻辑运算量，提升排版计算速率。

在一示例中，步骤S2后还包括：

定义整版版图设计的外边界图形参数。在一示例中，在X方向，比较三个芯片单元中最大的数值赋值给整版版图的X（边长）值；在Y方向，比较三个芯片单元中最大的数值赋值给整版版图的Y值。当然，若在X方向或者Y方向，具备多个芯片单元，此时将两个或者三个芯片单元的最大数值进行求和，得到该方向上整版版图的尺寸。

在一示例中，所述版图设计草图为具备完整划片槽的芯片边界框的排布图，即将芯片当成黑箱进行排版设计，先实现芯片边界框架的程序运算，可快速有效地收敛计算，从而大大提升运算效率和保证了结果收敛性。

在一示例中，版图设计草图为具备完整划片槽的芯片边界框的标准比例排布图，即以芯片本身尺寸规划的充分多的划片槽贯穿设计，可大大增加一次切割范围，减少切割时间并降低切割难度。具体地，在步骤S1中，为保证器件性能，仅根据芯片本身外型参数特征定义进行整体布局的运算得出版图设计草图（布局草图），此处外型参数特征包括芯片尺寸参数以及芯片排版方向等，即版图设计过程中的排列组合方式不涉及以下处理方式：

1.扩大一个或多个芯片框架尺寸；该排版方式会导致芯片出现白边而可能引入的芯片边缘切割时出现裂纹，继而出现芯片性能可靠性问题。

2.对一个或多个芯片框架单元进行旋转和/或镜像变换；该排版方式会影响芯片性能，且对芯片本身的镜像操作会引入输入输出口位置的变化，进而使芯片外围测试电路失效的问题；或者后续需通过旋片操作还原芯片位置，易造成芯片碎裂等进而影响器件性能。

3.将沿着X轴排布改为沿着Y轴排布，或相反。此方式下虽暂时获得高面积利用率的收益，但由于芯片排布未受最大芯片良率切割阈值限制，大大降低成品芯片在产出端的良率表现。

需要进一步说明的是，上述各示例对应的技术特征可以相互组合或替换构成新的技术方案。

本发明还包括一种芯片，所述芯片基于上述任一示例或多个示例组成形成的所述一种半导体激光切割MPW版图设计方法制备得到。

本发明还包括一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述任一示例或多个示例组成形成的所述半导体激光切割MPW版图设计方法的步骤。

本发明还包括一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述任一示例或多个示例形成的所述半导体激光切割MPW版图设计方法的步骤。

与现有技术相比，本发明有益效果是：

1.在一示例中，结合拼版芯片参数、晶圆参数以及激光切割机台参数进行逻辑运算即组合排列，能够高效输出所有可能性的版图设计草图，并对设计草图进行评价进而确定布局最合理的最终版图设计方案，具备简单有效、易操作，实用性强的特点，为快速获得更加优质可视的切割方案提供了保证，有效避免产品晶圆在生产切割环节可能的滞留时间，提升产品生产效率。

2.在一示例中，芯片尺寸参数包含芯片独立划片槽，在芯片排版时，不用考虑预留划片槽间隔，进一步降低了版图设计难度，易于增加贯穿划片槽的数量，从而避免芯片的二次切割，保证了切割效率；同时，能够避免引入白边导致多次切割可能引入的芯片边缘切割时出现裂纹，继而降低芯片性能稳定性与可靠性。

3.在一示例中，通过拼接得到第一芯片单元，能够将分散的芯片模块化，降低了后续芯片排版难度；同时，能够实现芯片的阵列化排版，以此进一步提升切割效率，保证了切割良率。

4.在一示例中，通过拼接得到第二芯片单元，能够将分散的芯片模块化，降低了后续芯片排版难度；同时，能够在X方向或Y方向形成更多贯通切割槽，进一步提升了切割效率，保证了切割良率。

5.在一示例中，将不同难度的芯片外型尺寸的拼版设计进行分类处理，依次进行第一分类排版、第二分类排版、非群类芯片排版，将非群类芯片着重进行处理，避免了将简单问题复杂化，简化运算，更快、更易收敛，达到有效拼版设计方案的快速输出的效果。

6.在一示例中，将非群类芯片与两个芯片单元中的芯片的边缘进行对齐处理，能够提升切割效率，保证切割良率。

7.在一示例中，芯片单元满足切割阈值，能够减小逻辑运算量，提升排版计算速率。

8. 在一示例中，版图设计草图为具备完整划片槽的芯片边界框的排布图，即将芯片当成黑箱进行排版设计，先实现芯片边界框架的程序运算，可快速有效地收敛计算，从而大大提升运算效率和保证了结果收敛性。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为本发明一示例中的方法流程图；

图2为本发明一示例中的两个芯片单元的拼版示例图。

图中：1-横向切割停止线；2-横向切割启动线。

具体实施方式

下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，使用序数词 (例如，“第一和第二”、“第一至第四”等 )是为了对物体进行区分，并不限于该顺序，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

一种半导体激光切割MPW版图设计方法，如图1所示，具体包括以下步骤：

S1’：在特定工艺中，导入文件，提取芯片规格参数；具体地，将同工艺、需要整合芯片数据全部导入同一工程目录下，建立顶层单元视图，将芯片数据无遗漏地插入顶层单元视图中，对已经进入的MPW队列芯片进行外型参数提参的动作。晶圆可操作面积上限值由实际机台性能决定，激光切割轨迹调整所需安全距离由激光切割工程师确认给出。

S2’：进入逻辑运算，输出芯片单元的版图设计草图；按照程序需求，将步骤S1中所有参数以及激光切割机高良率下的可能的最大/最小切割阈值、各个客户需求的各芯片具体比例等输入程序中，此时执行以下逻辑运算：

（1）定义全局变量：具体地，晶圆可操作面积上限为L；各芯片大小参数为X={x ₁ , x ₂ ,……,x _n }，Y={y ₁ , y ₂ ,……, y _n }，各芯片所需比例R={r ₁ , r ₂ ,……, r _n }；激光切割机台调整切割轨迹所需的安全距离Delt X、Delt Y；激光切割机台保证良率情况下，单个芯片合集必须满足的切割上限及下限；

（2）依据芯片外型参数进行芯片归类：

a．第一层归类：存在多款芯片的X方向且Y方向均分别相等，输出，调用芯片外型尺寸与芯片比例情况，每款芯片各自摆放形成最大芯片合集（芯片单元）后拼接在一起，最大芯片合集必须满足切割的最大最小阈值设定，完成后等待下一步；

b．第二层归类：存在多款芯片的X方向或Y方向分别相等，合并摆放形成最大芯片合集，最大芯片合集必须满足切割的最大最小阈值设定，完成后等待下一步；

c．第三层归类，剩余非群类芯片，判断芯片外型尺寸参数与合集最大、最小阈值关系，输出错误/继续下一步；

（3）依据已生成的芯片合集尺寸进行芯片合集的二维全排列：

a．对合集进行全排列，输出所有可能结果。如图2所示，以两个芯片单元的拼版设计为例，两个芯片单元间预留了激光切割机台调整切割轨迹所需的安全距离Delt X，横向切割停止线1即激光切割机台切割当前芯片单元时，切割至横向切割停止线时停止切割；横向切割启动线2即激光切割机台开始切割当前芯片单元时，以横向切割启动线作为切割起点。

b．计算每3个合集参数与4个Delt X/Delt Y的和Sum1/Sum2与曝光上限的关系，大于或等于则舍弃；小于则表示合法，输出，获得一个版图设计结果；

c．最终输出所有合法的版图设计结果。

本示例中会自动判断符合预设值的整体拼版的初步规划，并输出所有满足的结果，删除所有不符合预设阈值的拼版规划。

S3’：定义整版版图设计的外边界图形参数；

此过程会从第二步骤中的S1’& S2’数列取值并赋值给最外边框，固定整体拼版设计的最终整体框架大小。

S4’：人工审查收敛，确认最终流片采用版本。最终输出拼版设计不唯一，需要经过必要的一般环节评审人进行会议评审确认最终输出的流片版本。

以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (10)

1.一种半导体激光切割MPW版图设计方法，其特征在于：所述方法经运算器执行以下步骤：

根据芯片规格参数、晶圆可操作面积上限值、激光切割轨迹调整所需安全距离进行逻辑运算，输出版图设计草图；所述规格参数包括芯片尺寸参数和各种芯片比例参数；

基于芯片测试难易度和/或晶圆面积利用率和/或切割次数对版图设计草图进行评价，进而确认最终版图设计方案。

2.根据权利要求1所述半导体激光切割MPW版图设计方法，其特征在于：所述芯片尺寸参数为具备完整划片槽的尺寸参数。

3.根据权利要求1所述半导体激光切割MPW版图设计方法，其特征在于：所述逻辑运算时包括第一分类排版处理，包括：

判断是否存在多款尺寸参数一致的芯片；

若存在，将多款芯片进行阵列拼接，得到第一芯片单元。

4.根据权利要求1所述半导体激光切割MPW版图设计方法，其特征在于：所述逻辑运算时包括第二分类排版处理，包括：

判断是否存在多款在X方向或Y方向参数一致的芯片；

若存在，在X方向或Y方向将多款芯片边缘对齐拼接，得到第二芯片单元。

5.根据权利要求1所述半导体激光切割MPW版图设计方法，其特征在于：所述逻辑运算时还包括：

判断是否存在多款尺寸参数一致的芯片；

若存在，将多款芯片进行阵列拼接，得到第一芯片单元；

判断是否存在多款在X方向或Y方向参数一致的芯片；

若存在，在X方向或Y方向将多款芯片边缘对齐拼接，得到第二芯片单元；

将第一芯片单元、第二芯片单元以及非群类芯片进行逻辑排列，输出版图设计草图。

6.根据权利要求5所述半导体激光切割MPW版图设计方法，其特征在于：所述逻辑排列还包括：

在x轴方向和/或y轴方向将各非群类芯片与第一芯片单元中各芯片和/或第二芯片单元中各芯片边缘对齐排列。

7.根据权利要求5所述半导体激光切割MPW版图设计方法，其特征在于：所述第一芯片单元和/或第二芯片单元的尺寸参数需满足切割阈值。

8.根据权利要求1所述半导体激光切割MPW版图设计方法，其特征在于：所述版图设计草图为具备完整划片槽的芯片边界框的排布图。

9.一种芯片，其特征在于：所述芯片基于上述权利要求1-8任意一项所述半导体激光切割MPW版图设计方法制备得到。

10.一种终端，其特征在于：包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，其特征在于：所述处理器运行所述计算机指令时执行权利要求1-8任意一项所述半导体激光切割MPW版图设计方法的步骤。

Images