CN111597769B - 用于生成电路版图图案的方法、设备和存储介质 - Google Patents

用于生成电路版图图案的方法、设备和存储介质 Download PDF

Info

Publication number
CN111597769B
CN111597769B CN202010414302.9A CN202010414302A CN111597769B CN 111597769 B CN111597769 B CN 111597769B CN 202010414302 A CN202010414302 A CN 202010414302A CN 111597769 B CN111597769 B CN 111597769B
Authority
CN
China
Prior art keywords
sample
sample patterns
pattern
patterns
circuit layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010414302.9A
Other languages
English (en)
Other versions
CN111597769A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Manufacturing EDA Co Ltd
Original Assignee
Advanced Manufacturing EDA Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Manufacturing EDA Co Ltd filed Critical Advanced Manufacturing EDA Co Ltd
Priority to CN202010414302.9A priority Critical patent/CN111597769B/zh
Publication of CN111597769A publication Critical patent/CN111597769A/zh
Application granted granted Critical
Publication of CN111597769B publication Critical patent/CN111597769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

根据本公开的示例实施例,提供了用于生成电路版图图案的方法、设备和计算机可读存储介质。一种生成电路版图图案的方法包括获取与电路版图中的几何图形的尺寸和位置相关的约束条件。该方法还包括从约束条件,确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。该方法进一步包括基于尺寸范围和间距范围,生成样本图案集,样本图案集中的样本图案包括至少一个几何图形。以此方式,所获得的样本图案集具有大量且多样的样本图案,并且每个样本图案都符合设计规则。

Description

用于生成电路版图图案的方法、设备和存储介质
技术领域
本公开的实施例主要涉及集成电路领域,并且更具体地,涉及用于生成电路版图图案的方法、设备和计算机可读存储介质。
背景技术
电路版图(又可以简称为版图)是从设计并模拟优化后的电路所转化成的一系列几何图形,其包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造商根据这些数据来制造掩模。掩模上的图形决定着芯片上器件或连接物理层的尺寸。
现有的版图需要通过人为的绘制,而对于一些测试使用的版图,其对应的测试版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。为此,测试版图的设计需要按照设计规则进行。然而,按照设计规则来设计版图,例如设计版图中包括的各种图案,通常需要投入较大的人力和时间成本。
发明内容
根据本公开的示例实施例,提供了一种用于生成电路版图图案的方案。
在本公开的第一方面中,提供了一种生成电路版图图案的方法。该方法包括获取与电路版图中的几何图形的尺寸和位置相关的约束条件。该方法还包括从约束条件,确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。该方法进一步包括基于尺寸范围和间距范围,生成样本图案集,样本图案集中的样本图案包括至少一个几何图形。
在本公开的第二方面中,提供了一种电子设备。该电子设备包括处理器以及与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作。动作包括获取与电路版图中的几何图形的尺寸和位置相关的约束条件。动作还包括从约束条件,确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。动作进一步包括基于尺寸范围和间距范围,生成样本图案集,样本图案集中的样本图案包括至少一个几何图形。
在本公开的第三方面中,提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现根据本公开的第一方面的方法。
应当理解,发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征,亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1示出了本公开的多个实施例能够在其中实现的示例环境的示意图;
图2示出了根据本公开的一些实施例的确定约束条件的过程的流程图;
图3示出了根据本公开的一些实施例的一个示例样本图案集的示意图;
图4示出了根据本公开的一些实施例中的另一示例样本图案集的示意图;
图5示出了根据本公开的一些实施例的生成局部图案的示意图;
图6A、图6B和图6C示出了根据本公开的一些实施例的局部图案的示意图;
图7A和图7B示出了根据本公开的一些实施例的局部图案的示意图;
图8示出了根据本公开的一些实施例的参考电路版图;
图9示出了根据本公开的一些实施例的确定约束条件的过程的流程图;
图10示出了根据本公开的一些实施例的参考电路版图中的边界元素的示意图;
图11示出了根据本公开的一些实施例中的示例距离信息和示例模板集的示意图;
图12示出了根据本公开的一些实施例的多个边界元素的示意图;以及
图13示出了能够实施本公开的多个实施例的计算设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如前文所提及的,需要按照设计规则来设计电路版图。为了验证所设计的版图是否满足设计规则,通常需要对版图进行设计规则检查DRC。描述设计规则检查中所使用的各种设计规则或约束条件的DRC文档(诸如,文字文档)一般由用户生成。
本申请的发明人意识到,鉴于设计的电路版图需要满足设计规则,那么可以基于设计规则来生成版图图案库,以供版图设计或测试使用。然而当前,各种提供版图设计功能的电子设计自动化EDA工具均不能基于设计规则自动生成版图图案。
根据本公开的实施例,提出了一种用于生成版图图案的方案。在该方案中,获取与电路版图中的几何图形的尺寸和位置相关的一个或多个约束条件,例如版图设计规则。然后从一个或多个约束条件,确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。接下来,可以基于尺寸范围和间距范围,生成样本图案集,样本图案集中的样本图案至少包括至少一个几何图形,例如与布线相对应的长方形。
利用本公开的方案能够基于版图约束条件或设计规则来自动生成版图图案,从而以容易且成本节约的方式来获得样本图案集或样本图案库。以此方式获得的样本图案集具有大量且多样的样本图案,并且每个样本图案都符合设计规则。此外,利用不同的约束条件,可以容易地获得不同类型图案的样本图案集。还可以进一步基于这些样本图案来生成一组局部图案或关键图案。
以下将参照附图来具体描述本公开的实施例。
示例环境
图1示出了本公开的多个实施例能够在其中实现的示例环境100的示意图。在该示例环境100中,计算设备102包括或部署有图案生成器103。图案生成器103可以被配置为利用约束条件110-1、110-2来生成样本图案集120。下文相对于计算设备102描述的动作中的一个或多个动作具体可以由图案生成器103执行。
计算设备102可以是任何具有计算能力的设备。作为非限制性示例,计算设备102可以是任意类型的固定计算设备、移动计算设备或便携式计算设备,包括但不限于台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、多媒体计算机、移动电话等;计算设备102的全部组件或一部分组件可以分布在云端。
图1示出了约束条件110-1、110-2,其在本文中可以单独地或统称为约束条件110。约束条件110与电路版图中的至少一个几何图形的尺寸和/或位置相关。这样的约束条件在本文又可以被称为设计规则。在图1的示例中,以规则说明的形式示出了约束条件110。这样的规则说明可以由计算设备102(例如,图案生成器103)识别。例如,这样的规则说明可以基于文本模板,使得计算设备102可以识别其中的特定字段。将在下文参考图3来具体描述图1中示出的约束条件110-1、110-2。
应当理解,图1中所示的约束条件110及其实现形式仅是示意性的,而无意限制。约束条件110还可以被实现为其他形式,例如文本格式。在这种情况下,图案生成器103可以被配置为基于文本识别来确定约束条件110所约束的对象和施加的具体限制(例如,数值范围)。还应当理解,图1中所示的约束条件的数目也是示意性的。图案生成器103可以利用更多或更少的约束条件,可以仅利用约束条件110-2。
所生成的样本图案集120或样本图案库包括多个样本图案121-124,其中每个样本图案包括至少一个几何图形,例如可以包括一对相邻的几何图形,在该示例中为长度沿着竖直方向的一对长方形。样本图案121-124中的每一个满足约束条件110-1和110-2。具体而言,在每个样本图案中,所包括的个体几何图形的宽度满足约束条件110-1和110-2两者关于宽度的要求,所包括的几何图形的间距满足约束条件110-2关于间距的要求。
应当理解,图1中所示的样本图案121-124的具体样式和数目仅是示意性的,而无意限制。所生成的样本图案集120可以包括更多或更少数目的样本图案。另外,每个样本图案中包括的几何图形的数目可以彼此不同。例如,样本图案集120可以包括另外的样本图案,其包括沿着竖直方向对齐的三个以上的长方形。
生成样本图案集的示例过程
电路版图或版图图案中的几何图形对应于集成电路中的布线和器件等。为了便于讨论,将主要以长方形作为几何图形的示例进行描述。在本文中,长度在版图的竖直方向上的长方形的短边可以被称为线端(LE);长度在竖直方向上的长方形的长边可以被称为竖直长边(V_L_edge);长度在版图的水平方向上的长方形的短边可以被称为正交线端(O_LE);长度在水平方向上的长方形的长边可以被称为水平长边(H_L_edge)。由此,线端到线端的间距可以简称为端-端间距;长边到长边(例如,竖直长边到竖直长边)的间距可以简称为线-线间距。
为了更清楚地理解本公开的实施例所提供的生成样本图案集的方案,将参照图2-图4来进一步描述本公开的实施例。图2示出了根据本公开的一些实施例的生成样本图案集的过程200的流程图。过程200可以由图1的计算设备102实现,例如可以由图案生成器103实现。为便于讨论,将结合图1来描述过程200。
在框210,计算设备102获取与电路版图中的几何图形的尺寸和位置相关的约束条件110。例如,计算设备102可以获取约束条件110-1和110-2。计算设备102也可以仅获取约束条件110-2。
在一些实施例中,计算设备102可以接收例如由用户输入的约束条件110或设计规则,或者计算设备102可以从本地或远端的存储库中取回约束条件110。例如,这样的约束条件可以是由集成电路芯片的制造方提供的。
在一些实施例中,计算设备102可以利用参考电路版图来确定约束条件110。例如,计算设备102可以包括或部署有规则提取器,以用于从参考电路版图中提取约束条件。下文将参考图8-图12来详细描述这样的实施例。
在框220,计算设备102从约束条件110,确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。根据所利用的约束条件的不同,尺寸范围可以包括宽度范围、面积范围、对角线长度范围等;间距范围可以对应于水平长边到线端间距、端-端间距、线-线间距等。在下文的描述中,将主要以宽度范围、端-端间距(例如,如图3的箭头320所示)和线-线间距(例如,如图4的箭头401所示)为例进行说明。
作为一个示例,计算设备102可以基于预定的模板来识别以诸如图1所示的规则说明形式的约束条件110中的相应字段,从而从约束条件中确定尺寸范围和间距范围。例如,计算设备102可以实现约束条件编译器来将规则说明形式的约束条件110转换为约束数据表格。
对于图1中的示例,约束条件110-1对线宽进行约束,换言之,对版图中与线相对应的长方形的宽度进行约束。约束条件110-2对宽度满足一定条件(在该示例中为,宽度小于等于60nm)的两个长方形之间的距离进行约束,换言之,对端-端间距进行约束。基于约束条件110-1和110-2,计算设备102可以确定表1中的数据。
表1基于约束条件而确定的约束数据示例
目标 CD1(nm) CD2(nm) 间距(nm)
端-端间距 20至60 20至60 大于等于60
表1中的“目标”列表示受约束的对象是端-端间距。基于约束条件110-1对最小线宽的约束以及约束条件110-2中对宽度的约束,可以得出表1中的“CD1”和“CD2”列的数据,其表示两个长方形的宽度范围。在该示例中,两个长方形的宽度范围均为[20nm,60nm],但应该理解,这仅是示例性的,而无意限制。“间距”列表示端-端间距,即对长度在竖直方向上的两个长方形之间的距离的约束。
在框230,计算设备102基于尺寸范围和间距范围,生成样本图案集120,样本图案集120中的样本图案121-124包括至少一个几何图形。例如,计算设备102可以基于表1中的“CD1”、“CD2”和“间距”列的数据生成样本图案121-124。
所生成的样本图案集120可以具有各种不同的样本图案,并且这些样本图案均满足约束条件或设计规则。这些样本图案可以在一个或多个方面彼此不同,例如所包括的几何图形的数目,所包括的几何图形的尺寸,所包括的多个几何图形之间的间距,或所包括的多个几何图形之间的对齐性。在此描述的几何图形之间的对齐性可以包括多个几何图形的中心对齐,多个几何图形的中心不对齐,多个几何图形的端部对齐,或多个几何图形的端部不对齐。这样的多样性可以从下文参考图3和图4所描述的示例中得到更好的理解。
在一些实施例中,计算设备102可以以随机或伪随机地方式生成样本图案集。例如,计算设备102可以随机或伪随机地确定满足表1中“CD1”和“CD2”列的长方形宽度、以及满足“间距”列的间距。然后,通过以所确定的间距来布置具有所确定的宽度的长方形来生成样本图案。以此方式,可以使得样本图案集中的样本图案具有多样性。
在一些实施例中,计算设备102可以对约束条件所给出的尺寸范围和间距范围进行扩展。例如,计算设备102可以基于尺寸范围,确定与单个几何图形的尺寸有关的至少一组候选尺寸,并且基于间距范围,确定与几何图形之间的相对位置有关的一组候选间距。然后,计算设备102可以通过组合候选尺寸和候选间距,生成样本图案集120中的多个样本图案,例如样本图案121-124。
作为一个示例,表2示出了对表1中的约束数据的扩展。对于“CD1”列,可以得到针对长方形宽度(对应于线宽)的一组候选尺寸为{20,25,30,35,40,45,50,55,60}。“CD2”列类似。对于“间距”列,可以得到针对两个长方形的一组候选间距为{60,90,120,150,180,210}。“移位”列表示两个长方形相对于彼此是对齐还是移位某个距离,通常可以以同一个方向的中心线为参考基准,或者以同一侧的边长为基准来衡量移位的距离,基于表2,一组长方形的移位范围可以在[-25,25]之间。
需要说明的是,在图案扩展的过程中,CD1和CD2以及间距是必须要满足的条件。只要满足条件,具体尺寸所对应的图形可以进行任意组合,组合规律不做限定,还可以辅以移位的限制条件,以此方式可以扩充图案的数量和组合方式。
应当理解,表2中所示的扩展方式仅是示例性的。
表2扩展约束数据的示例
在一些实施例中,计算设备102可以从至少一组候选尺寸中选择多个目标尺寸,从一组候选间距中选择目标间距。然后,计算设备102可以通过以目标间距来布置具有多个目标尺寸中的相应尺寸的相邻几何图形,生成样本图案集120中的一个样本图案。
例如,参考表2,计算设备102可以从{20,25,30,35,40,45,50,55,60}中选择两个长方形的宽度分别为30nm和40nm,从{60,90,120,150,180,210}中选择端-端间距为90nm。然后,计算设备102可以按照90nm的端-端间距来布置宽度分别为30nm和40nm的长方形。
在一些实施例中,在布置相邻几何图形时,可以进一步考虑几何图形的对齐性,即,是否相对移位。在间距表示相邻几何图形在第一方向(例如,竖直方向)上的距离的情况下,在所生成的样本图案中,例如在样本图案121和122中,相邻几何图形可以在第一方向上对齐。在此描述的对齐,可以包括中心对齐或边界对齐(例如,竖直长边对齐)。在所生成的另一些样本图案中,例如在样本图案124中,相邻几何图形可以不对齐,例如在与第一方向垂直的第二方向上移位一定距离,该距离的值可以从表2中的“移位”列中选择。
在一些实施例中,相邻几何图形可以包括在长度方向上相邻的长方形,例如样本图案121中的长方形;在宽度方向上相邻的长方形,例如样本图案421中的长方形;在长度方向上偏移的长方形,例如样本图案124中的长方形;或在宽度方向上偏移的长方形。
现在参考图3,其示出了根据本公开的一些实施例的一个示例样本图案集120的示意图300。在图3中,示出了图1中的样本图案121-124的相关数据,其中“W”表示宽度、“S”表示间距,“D”表示移位距离。例如,对于样本图案124,相邻长方形均具有20nm的宽度,并且端-端间距为60nm,下方的长方形302相对上方的长方形301在水平方向上向右移位10nm。对于样本图案123,上方的长方形303具有20nm的宽度,下方的长方形304具有40nm的宽度,并且端-端间距为120nm。
图3中所示的样本图案121-124及其宽度、间距、移位等均是示例性的。样本图案集120可以包括基于表2中的扩展数据而生成的大量样本图案。
下面将参考图4来描述基于约束条件生成样板图案集的另一示例。图4示出了根据本公开的一些实施例中的另一示例样本图案集420的示意图400。除了约束条件110-1之外,图4还示出了约束条件410,其可以认为是约束条件的另一示例。约束条件410对宽度满足一定条件(在该示例中为,宽度小于等于60nm)的两个长方形之间的距离进行约束,换言之,对线-线间距进行约束。与上文关于约束条件110-1和110-2所描述的类似,基于约束条件110-1和410,计算设备102可以确定表3中的扩展数据。
表3扩展约束数据的示例
表3中的“目标”列表示受约束的对象是线-线间距。对于“CD1”列,可以得到针对长方形宽度的一组候选尺寸为{20,25,30,35,40,45,50,55,60}。“CD2”列类似。对于“间距”列,可以得到针对两个长方形的一组候选间距为{20,40,60,80,160,240,320,400,480,560}。
“移位”列与表2类似。
图4中示出了基于约束条件110-1和410而生成的样本图案集420。样本图案421为规则图案,其中每个长方形具有相同的宽度20nm,并且以60nm的线-线间距均匀地间隔开。样本图案422为非规则图案,其中四个长方形的宽度分别为20nm、20nm、60nm和40nm,并且线-线间距分别为20nm、160nm和60nm。
应当理解,图4中所示的样本图案421和422仅是示例性的,而无意限制。样本图案集420可以包括基于约束条件110-1和410而生成的大量样本图案。例如,一些样本图案可以包括更多或更少数目的长方形,例如仅包括一对长方形。一些样本图案中的长方形可以相对彼此移位,例如在竖直方向上移位表3“移位”列中的任一距离。另外,虽然图3和图4中的样本图案均包括偶数个几何图形,但这仅是示意性的而无意限制,根据本公开的实施例的样本图案也可以包括奇数个几何图形。
以上参考图2-图4描述了基于约束条件或设计规则来生成样本图案集的示例过程。可以基于针对不同对象的设计规则生成不同类型的样本图案集或样本图案库,例如图3中端-端类型的样本图案集,图4中线-线类型的样本图案集。以此方式,所获得的样本图案集具有丰富且多样的样本图案,并且每个样本图案都满足设计规则。
在开发新一代的半导体节点时,工艺开发将需要创建一些测试工具(例如,测试光罩)以进行数据收集和工艺验证。这些测试工具中的设计版图图案通常将称为“测试图案”,因此测试图案可以指代用于测试光罩的版图图案。通常,测试图案将覆盖新一代节点的版图设计所需的所有关键尺寸。因此,利用本公开提供的样本图案生成方案可以生成新一代节点开发中所需的大量测试图案,从而有助于工艺的开发和验证。
示例局部图案
在开发新一代半导体节点时,无法避免地存在一些具有不良工艺窗口的版图图案类型。如果这种图案类型中的一些存在于设计版图中,则可能使产量降低。通常将这种类型的图案称为“关键图案”。
通常,在工艺开发的早期,关键图案可以被定义为设计规则中的禁止类型。如果早期发现了关键图案,那么半导体代工厂就可以防止产品设计中存在的关键图案。如果某些工具或方法可以帮助找出新节点的早期关键图案,则对半导体的生产,特别是对代工厂而言,将大有帮助。
本申请的发明人意识到,利用本公开的样本图案生成方案可以生成大量不同类型的测试图案。通过将关键图案验证应用于测试图案或测试图案的组合,可以获得较完整的关键图案集,由此可以帮助半导体代工厂避免产品设计中存在关键图案。下面来描述这样的一些实施例。
在一些实施例中,计算设备102还可以进一步利用样本图案集来生成电路版图的局部图案。现在参考图5,其示出了根据本公开的一些实施例的生成局部图案的示意图500。利用上文描述的过程,计算设备102(例如,图案生成器103)可以获得多个样本图案集120、420、520。这些样本图案集120、420、520可以包括不同类型的样本图案,不同类型的样本图案分别与电路版图中的不同组成元素相关。例如,样本图案集120包括的是端-端类型的样本图案,样本图案集420包括的是线-线类型的样本图案,样本图案集520可以包括的是端-线类型的样本图案,等等。样本图案集120、420、520可以是包括不同类型测试图案的测试图案集或测试图案库。
计算设备102可以组合这些样本图案集120、420、520中的个体样本图案,从而生成电路版图的局部图案,例如获得局部图案集540。局部图案集540可以包括用于电路版图的一套较完整的局部图案。在这样的实施例中,可以获得一组局部图案,例如以供生成电路版图使用。
在生成局部图案的过程中,或者在组合样本图案(例如,测试图案)的过程中,或者在生成局部图案之后,计算设备102可以利用与局部图案验证530(例如,关键图案验证)相关的因素。例如,计算设备102可以应用关键图案验证,诸如可以利用关键图案验证算法、引擎或方法,这样的算法、引擎或方法可以使用光学模拟工具或者可以基于晶圆上的测量。通过关键图案验证的应用可以从局部图案中确定关键图案。备选地或附加地,计算设备102也可以对一个或多个测试图案本身应用关键图案验证,以从中确定关键图案。
在一些实施例中,与局部图案验证530相关的因素可以包括以下中的至少一项:局部图案中相同类型的样本图案的数目,例如端-端的数目;相同类型的样本图案的相对位置,例如是否对齐或移位;局部图案中不同类型的样本图案的相对位置,例如环境密度。
下面参考图6A、图6B、图6C、图7A和图7B,其分别示出了根据本公开的一些实施例的局部图案的示意图601、602、603、701、702。图6A、图6B、图6C示出了第一类型的局部图案,其对应于线端2D环境。在这些示意图中,S1、S2、S3表示不同几何图形的间距,W1、W2表示几何图形的宽度。作为重要参数,这些间距和宽度均由在框210处获得的约束条件进行约束。
参考示出了线端数目因素的图6A,局部图案610包括1对线端,局部图案620包括3对线端,并且每对线端之间没有移位。参考示出了移位因素的图6B,局部图案630包括彼此轻微移位的2对线端,局部图案640包括彼此较大移位的2对线端,其中箭头示出了移位方向,即在竖直方向上。因此,局部图案640的移位值大于局部图案630的移位值。参考示出线端环境密度因素的图6C,局部图案650包括三个隔离的线端,局部图案660包括部分隔离的线端,局部图案670包括紧密环境的线端,其靠近具有较大宽度的图形。
图7A、图7B示出了第二类型的局部图案,其对应于夹断(pinch)型图案。在这些示意图中,S1、S2表示不同几何图形的间距,W1、W2表示几何图形的宽度。作为重要参数,这些间距和宽度均由在框210处获得的约束条件进行约束。
图7A所示的局部图案710和局部图案720呈现相同方向夹断状态,其中S1、S2和W1、W2为重要参数。图7B所示的局部图案730和局部图案740呈现相反方向夹断状态,由箭头所表示的移位值也是重要参数。
在所利用的局部图案验证是关键图案验证的情况下,可以从局部图案中确定或筛选出关键图案。以此方式,利用所生成的大量测试图案可以获得较完整的关键图案集。这样的关键图案集可以为版图的设计提供参考,并在生产或设计过程中帮助避免这样的关键图案。
确定约束条件的示例过程
如上文参考框210所提及的,在一些实施例中,计算设备102可以利用参考电路版图来确定约束条件110。例如,计算设备102可以包括或部署有规则提取器,以用于从参考电路版图中提取约束条件。参考图8,其示出了根据本公开的一些实施例的参考电路版图810。计算设备102可以利用参考电路版图810来确定针对电路版图中的几何图形的约束条件。
参考电路版图810可以是经验证的设计版图,例如通过DRC的设计版图。参考电路版图810也可以来自版图库或图案库,例如GDS库、Stand Cell库等。在图8的示例中,参考电路版图810包括多个几何图形811-815,其在本文中又称为参考几何图形811-815。应当理解,尽管将参考几何图形811-815示出为长方形,但这仅是示例性而无意限制,并且参考电路版图810可以包括任何合适形状和数目的几何图形。此外,尽管示出了一个参考电路版图810,但是在这样的实施例中,可以利用多个参考电路版图。
图9示出了根据本公开的一些实施例的确定约束条件的过程900的流程图。过程900可以由图1的计算设备102实现,并且可以视为框210的一个实现。为便于讨论,将结合图1来描述过程900。
计算设备102首先获取参考电路版图810。例如,参考电路版图810可以由用户输入,或者由计算设备102从版图存储库中取回。在框910,计算设备102标识参考电路版图810中的多个边界元素。边界元素限定参考电路版图中的相应参考几何图形的边界的至少一部分。标识边界元素可以包括向边界元素分配标识符(ID)、确定边界元素在参考电路版图810中的位置。标识边界元素还可以包括确定边界元素所属于的几何图形。
在一些实施例中,可以基于例如边界元素的类型来分配ID。在这种情况下,可以基于在参考电路版图810中的位置来区分具有相同ID的不同边界元素。在一些实施例中,边界元素可以包括以下中的一项或多项:长轴在参考电路版图810的水平方向上的长方形的长边,长轴在水平方向上的长方形的短边,长轴在参考电路版图810的竖直方向上的长方形的长边,或长轴在竖直方向上的长方形的短边。
为了更好地理解本公开的实施例中的边界元素,下面参考图10来描述一个示例。图10示出了根据本公开的一些实施例的参考电路版图810中的边界元素的示意图1000。如上文关于图8所提及的,参考电路版图810包括参考几何图形811-815。在该示例中,参考几何图形811-813被示出为长轴在水平方向上的长方形,参考几何图形814-815被示出为长轴在竖直方向上的长方形。
在图10的示例中,示出了被标识的边界元素1001-1011,并且为了更好地说明,以放大的方式示出了这些边界元素。字符CHAR_1_1、CHAR_2_1、CHAR_2_2、CHAR_3_1、CHAR_4_1用于表示对应边界元素的ID,其在本文中也可以称为特征ID。所标识的边界元素也可以称为特征元素。在图10中,用相同的底纹样式来表示具有相同特征ID的边界元素,并且在该示例中,边界元素的特征ID与其类型相关联。例如,特征ID为CHAR_4_1的边界元素1009-1011是长轴在竖直方向上的长方形的长边。
可以基于不同的标准来分配边界元素的特征ID或确定边界元素的类型。在图10的示例中,边界元素1006-1008均为长轴在水平方向上的长方形的长边。尽管边界元素1008与边界元素1006、1007长度不同,但特征ID均为CHAR_3_1。边界元素1003-1005均为长轴在水平方向上的长方形的短边,但边界元素1005的特征ID与边界元素1003、1004不同。特征ID分配或类型确定的这种标准可以根据需要来确定,例如根据DRC的精确度、所针对的工艺的关键性等。
在本文中,特征ID为CHAR_1_1的边界元素(例如,边界元素1001、1002)也可以称为线端(LE);特征ID为CHAR_2_1和/或CHAR_2_2的边界元素(例如,边界元素1003、1004、1005)也可以称为正交线端(O_LE);特征ID为CHAR_3_1的边界元素(例如,边界元素1006、1007、1008)也可以称为水平长边(H_L_edge);特征ID为CHAR_4_1的边界元素(例如,边界元素1009、1010、1011)也可以称为竖直长边(V_L_edge)。
在一些实施例中,可以标识参考电路版图810中可识别的所有类型的边界元素。在这样的实施例中,可以获得一套较为完整的约束条件。在一些实施例中,可以根据需要仅标识某个或某些特定类型的边界元素。作为一个示例,在对线端与水平长边之间的间距感兴趣或有需求的情况下,在框910,计算设备102可以仅标识参考电路版图810中为线端和水平长边的边界元素。作为另一示例,在对不同竖直长边之间的间距感兴趣或有需求的情况下,在框910,计算设备102可以仅标识参考电路版图810中为竖直长边的边界元素。
继续参考图9。在框920,计算设备102基于所标识的多个边界元素(例如,边界元素1001-1011)在参考电路版图810中的位置,确定多个边界元素彼此之间的距离。在框920确定的距离又可以被称为边界元素的距离信息,或简称为距离信息。在一些实施例中,计算设备102可以确定所标识的多个边界元素中的任意两个边界元素之间的距离。
距离信息可以包括以下中的一项或多项:属于同一参考几何图形的具有相同特征ID(或为同一类型)的边界元素之间的距离,例如以表示个体几何图形的尺寸信息,例如宽度;属于同一参考几何图形的具有不同特征ID(或为不同类型)的边界元素之间的间距,例如以表示个体几何图形的尺寸信息,例如对角线长度;属于不同参考几何图形的具有相同特征ID(或为同一类型)的边界元素之间的距离,例如以表示同一类型的不同几何图形之间的间隔大小;属于不同参考几何图形的具有不同特征ID(或为不同类型)的边界元素之间的间距,例如以表示不同类型的几何图形之间的间隔大小。
下面参考图11,其示出了根据本公开的一些实施例中的示例距离信息1110和示例模板集1130的示意图1100。示例距离信息1110包括多个项,例如项1111-1113。将结合图10来描述如何得出示例距离信息1110。距离信息1110中的项与个体几何图形的尺寸或不同几何图形之间的间隔相关。
项1111“CHAR_4_1到CHAR_4_1的间距=……”指的是属于不同几何图形的、特征ID均为CHAR_4_1的两个边界元素之间的距离。在图10的示例中,项1111中的间距值可以例如由边界元素1009与边界元素1010之间的距离确定,如箭头1023所示。换言之,项1111中的数值与大体上呈平行取向的两个几何图形之间的间隔相关,例如在图10的示例中可以表示几何图形814与几何图形815之间的间隔。
项1112“CHAR_4_1到CHAR_4_1的宽度=……”指的是属于同一几何图形的、特征ID均为CHAR_4_1的两个边界元素之间的距离。在图10的示例中,项1112中的间距值可以例如由边界元素1010与边界元素1011之间的距离确定,如箭头1024所示。换言之,项1112中的数值表示几何图形在某个维度上的宽度,例如在图10的示例中可以表示几何图形815在水平方向上的宽度。
项1113“CHAR_1_1到CHAR_3_1的间距=……”指的是属于不同几何图形的、特征ID分别为CHAR_1_1和CHAR_3_1的两个边界元素之间的距离。在图10的示例中,针对项1113中的间距,可以确定两个值,例如分别由边界元素1001与边界元素1006之间的距离以及边界元素1002与边界元素1006之间的距离得出,如箭头1021和1022所示。换言之,项1113中的数值与大体上呈垂直取向的两个几何图形之间的间隔相关,例如在图10的示例中可以表示几何图形814与几何图形811之间的间隔、几何图形815与几何图形811之间的间隔。
参考图10和图11描述了示例距离信息1110中的项1111-1113的具体得出。本领域技术人员能够类似地理解示例距离信息1110中其他各项的含义,并且基于边界元素的具体类型来得出其他类型的距离信息。
继续参考图9,在框930,计算设备102基于在框920确定的距离,确定与电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件。以此方式,计算设备102从参考电路版图中提取了设计规则。
计算设备102可以基于同一参考几何图形的边界元素之间的距离,确定用于约束电路版图中的单个几何图形的尺寸范围。例如,图10中的箭头1024与距离信息1110中的项1112相对应。假设属于同一几何图形815的平行的边界元素1010与1011之间的距离为20nm,则可以确定用于约束长轴在竖直方向上的长方形的尺寸范围(在此为宽度范围)包括20nm。假设参考电路版图810中还存在其他属于同一长方形的一对平行的长边,并且它们之间的距离包括40nm、50nm,则可以确定长方形的宽度范围为[20nm,40nm,50nm]或者为大于20nm。类似地,还可以确定与单个几何图形的面积有关的面积范围。
备选地或附加地,计算设备102可以基于不同参考几何图形的边界元素之间的距离,确定用于约束电路版图中的不同几何图形(例如,相邻的几何图形)的间距范围。例如,基于图10中箭头1023所示的距离及类似的距离(如果存在的话)可以确定用于约束竖直放置的不同长方形(在此为相邻的长方形)之间的间隔的间距范围。基于图10中箭头1021和1022所示的距离及类似的距离(如果存在的话)可以确定用于约束竖直放置的长方形与水平放置的长方形之间的间隔的间距范围。
在一些实施例中,可以仅确定一个约束条件,例如仅确定与长方形的宽度相关的约束条件。在一些实施例中,可以确定多个约束条件,从而形成约束条件集。此外,如本文中所使用的术语“范围”,例如“尺寸范围”、“间距范围”、“宽度范围”等,可以包括单个值、多个离散值、连续值的范围、及其组合。
所确定的一个或多个约束条件可以被实现为各种形式,例如可供查阅的文档。
在一些实施例中,可以利用与约束条件有关的模板,例如文本模板、表格模板。例如,计算设备102可以用所确定的尺寸范围和/或间距范围,填充用于约束条件的文本模板中的相应字段。这种填充后的文本模板在本文中也可以被称为手册、约束条件说明、规则说明等。如图1中的约束条件110-1、110-2以及图4中的约束提交410。
下面将参考图11-12来描述这样的一个示例。图11中的示例模板集1130包括文本模板1131-1134,其中文本模板1131与线端到线端的间距相关,文本模板1132与线端到正交线端的间距相关,文本模板1133与线端到水平长边的间距相关,文本模板1134与竖直长边到竖直长边的间距相关。括号中的字段“宽度范围”是指对应的边界元素(例如,线端、竖直长边)所位于的几何图形(例如,长方形)的宽度范围。
尽管图11中示出了四个模板,但是在本公开的实施例中可以利用更多的模板,例如,与水平长边到水平长边的间距相关的模板。此外,还可以包括与几何图形本身的尺寸有关的模板,例如与几何图形的面积有关的模板、与几何图形的边界长度有关的模板等。
作为一个示例,可以以距离信息1110作为数据集,依据搜索条件来搜索数据集,从而获得相应参数的范围。例如,可以以“宽度”作为搜索条件,来获得“间距”的范围。
下面将参考图12来描述如何基于与边界元素有关的距离信息来填充模板的一个具体示例。图12示出了根据本公开的一些实施例的多个边界元素的示意图1200。在图12的示例中,示出了参考电路版图中的三个几何图形1201-1203,具体为三个长方形。在框910,计算设备102标识了边界元素1211-1216,这些边界元素为竖直长边,即具有为CHAR_4_1的特征ID。在框920,计算设备102得出与边界元素1211-1216有关的距离信息(例如,图11中的项1111、1112),并且从而得到表4所示的统计数据。
表4针对竖直长边的统计数据
表4中的“位置”列表示相应的边界元素在参考电路版图中的位置,例如竖直长边的中心点或端点在参考电路版图中的坐标。“宽度”列表示相应的边界元素所处于的几何图形(在此为长方形)的宽度,该列的数据例如可以通过图11中的项1112得出。最后一列表示相应的边界元素到特征ID也为CHAR_4_1的其他边界元素(在此为参考电路版图中的其他竖直长边)的间距。该列数据例如可以通过图11中的项1111得出。
计算设备102可以根据表4中的统计数据来填充模板1134。作为一个示例,可以得到如下的规则说明:竖直长边(宽度=20nm)到竖直长边(宽度=20nm)的间距为40nm、120nm、>1000nm。作为另一示例,也可以得到如下的规则说明:竖直长边(宽度=20nm)到竖直长边(宽度=20nm)的间距为>=40nm。
应当理解,表4中所示的统计数据仅是示例性的而无意限制。例如,几何图形1201-1203可以具有不同的宽度。另外,还可以包括附加数据。例如,附加数据可以是边界元素1211-1216与特征ID为CHAR_2_1的边界元素的距离。根据这样的附加数据可以填充与竖直长边到正交线端的间距相关的模板(未示出)。计算设备102可以类似地填充其他的文本模板1231-1233。
在这样的实施例中,可以从参考电路版图中提取约束条件。还可以利用模板来生成呈现规则说明形式的约束条件,例如图1中所示的约束条件110和图4中所示的约束条件410。计算设备102可容易识别这种处于规则说明形式的约束条件。
示例设备
图13示出了可以用来实施本公开的实施例的示例设备1300的示意性框图。设备1300可以用于实现图1的计算设备102。如图所示,设备1300包括中央处理单元(CPU)1301,其可以根据存储在只读存储器(ROM)1302中的计算机程序指令或者从存储单元1308加载到随机访问存储器(RAM)1303中的计算机程序指令,来执行各种适当的动作和处理。在RAM1303中,还可存储设备1300操作所需的各种程序和数据。CPU 1301、ROM 1302以及RAM 1303通过总线1304彼此相连。输入/输出(I/O)接口1305也连接至总线1304。
设备1300中的多个部件连接至I/O接口1305,包括:输入单元1306,例如键盘、鼠标等;输出单元1307,例如各种类型的显示器、扬声器等;存储单元1308,例如磁盘、光盘等;以及通信单元1309,例如网卡、调制解调器、无线通信收发机等。通信单元1309允许设备1300通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元1301执行上文所描述的各个方法和处理,例如过程200和900中的任一个。例如,在一些实施例中,过程200和900中的任一个可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元1308。在一些实施例中,计算机程序的部分或者全部可以经由ROM 1302和/或通信单元1309而被载入和/或安装到设备1300上。当计算机程序加载到RAM 1303并由CPU 1301执行时,可以执行上文描述的过程200和900中的任一个的一个或多个步骤。备选地,在其他实施例中,CPU 1301可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行过程200和900中的任一个。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外,虽然采用特定次序描绘了各操作,但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行,或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地,在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (19)

1.一种生成电路版图图案的方法,包括:
获取与电路版图中的几何图形的尺寸和位置相关的约束条件;
从所述约束条件,确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围;以及
基于所述尺寸范围和所述间距范围,生成样本图案集,所述样本图案集中的样本图案包括至少一个几何图形;
其中生成所述样本图案集包括:
基于所述尺寸范围,确定与单个几何图形的尺寸有关的至少一组候选尺寸;
基于所述间距范围,确定与几何图形之间的相对位置有关的一组候选间距;以及
通过组合所述至少一组候选尺寸中的候选尺寸和所述一组候选间距中的候选间距,生成所述样本图案集中的多个样本图案。
2.根据权利要求1所述的方法,其中生成所述样本图案集中的多个样本图案包括:
从所述至少一组候选尺寸中,选择多个目标尺寸;
从所述一组候选间距中,选择目标间距;以及
通过以所述目标间距布置相邻几何图形,生成所述多个样本图案中包括所述相邻几何图形的样本图案,所述相邻几何图形具有所述多个目标尺寸的相应尺寸。
3.根据权利要求2所述的方法,其中所述目标间距表示所述相邻几何图形在第一方向上的距离,并且布置所述相邻几何图形包括以下中的一项:
使所述相邻几何图形在所述第一方向上对齐,或
使所述相邻几何图形在第二方向上相对移位,其中,所述第二方向与所述第一方向垂直。
4.根据权利要求2所述的方法,其中所述相邻几何图形包括以下至少一项:
在长度方向上相邻的长方形,
在宽度方向上相邻的长方形,
在长度方向上偏移的长方形,或
在宽度方向上偏移的长方形。
5.根据权利要求1所述的方法,其中所述样本图案集中的样本图案在以下一个或多个方面彼此不同:
所包括的几何图形的数目,
所包括的几何图形的尺寸,
所包括的多个几何图形之间的间距,或
所包括的多个几何图形之间的对齐性。
6.根据权利要求5所述的方法,其中所述对齐性包括:
所述多个几何图形的中心对齐,
所述多个几何图形的中心不对齐,
所述多个几何图形的端部对齐,或
所述多个几何图形的端部不对齐。
7.根据权利要求1所述的方法,其中获取所述约束条件包括:
标识参考电路版图中的多个边界元素,边界元素表示所述参考电路版图中的相应参考几何图形的边界的至少一部分;
基于所述多个边界元素在所述参考电路版图中的位置,确定所述多个边界元素彼此之间的距离;以及
基于确定的所述距离,确定所述约束条件。
8.根据权利要求1所述的方法,还包括:
获得针对所述电路版图的另外的样本图案集,所述样本图案集和所述另外的样本图案集包括不同类型的样本图案,所述不同类型的样本图案分别与所述电路版图中的不同组成元素相关;以及
通过组合所述样本图案集和所述另外的样本图案集中的个体样本图案,生成所述电路版图的局部图案。
9.根据权利要求8所述的方法,其中组合所述样本图案集和所述另外的样本图案集中的个体样本图案是基于以下至少一项:
所述局部图案中相同类型的样本图案的数目,
所述相同类型的样本图案的相对位置,或
所述局部图案中不同类型的样本图案的相对位置。
10.一种电子设备,包括:
处理器;以及
与所述处理器耦合的存储器,所述存储器具有存储于其中的指令,所述指令在被处理器执行时使所述设备执行动作,所述动作包括:
获取与电路版图中的几何图形的尺寸和位置相关的约束条件;
从所述约束条件,确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围;以及
基于所述尺寸范围和所述间距范围,生成样本图案集,所述样本图案集中的样本图案包括至少一个几何图形;
其中生成所述样本图案集包括:
基于所述尺寸范围,确定与单个几何图形的尺寸有关的至少一组候选尺寸;
基于所述间距范围,确定与几何图形之间的相对位置有关的一组候选间距;以及
通过组合所述至少一组候选尺寸中的候选尺寸和所述一组候选间距中的候选间距,生成所述样本图案集中的多个样本图案。
11.根据权利要求10所述的设备,其中生成所述样本图案集中的多个样本图案包括:
从所述至少一组候选尺寸中,选择多个目标尺寸;
从所述一组候选间距中,选择目标间距;以及
通过以所述目标间距布置相邻几何图形,生成所述多个样本图案中包括所述相邻几何图形的样本图案,所述相邻几何图形具有所述多个目标尺寸的相应尺寸。
12.根据权利要求11所述的设备,其中所述目标间距表示所述相邻几何图形在第一方向上的距离,并且布置所述相邻几何图形包括以下中的一项:
使所述相邻几何图形在所述第一方向上对齐,或
使所述相邻几何图形在第二方向上相对移位,其中,所述第二方向与所述第一方向垂直。
13.根据权利要求11所述的设备,其中所述相邻几何图形包括以下至少一项:
在长度方向上相邻的长方形,
在宽度方向上相邻的长方形,
在长度方向上偏移的长方形,或
在宽度方向上偏移的长方形。
14.根据权利要求10所述的设备,其中所述样本图案集中的样本图案在以下一个或多个方面彼此不同:
所包括的几何图形的数目,
所包括的几何图形的尺寸,
所包括的多个几何图形之间的间距,或
所包括的多个几何图形之间的对齐性。
15.根据权利要求14所述的设备,其中所述对齐性包括:
所述多个几何图形的中心对齐,
所述多个几何图形的中心不对齐,
所述多个几何图形的端部对齐,或
所述多个几何图形的端部不对齐。
16.根据权利要求10所述的设备,其中获取所述约束条件包括:
标识参考电路版图中的多个边界元素,边界元素表示所述参考电路版图中的相应参考几何图形的边界的至少一部分;
基于所述多个边界元素在所述参考电路版图中的位置,确定所述多个边界元素彼此之间的距离;以及
基于确定的所述距离,确定所述约束条件。
17.根据权利要求10所述的设备,还包括:
获得针对所述电路版图的另外的样本图案集,所述样本图案集和所述另外的样本图案集包括不同类型的样本图案,所述不同类型的样本图案分别与所述电路版图中的不同组成元素相关;以及
通过组合所述样本图案集和所述另外的样本图案集中的个体样本图案,生成所述电路版图的局部图案。
18.根据权利要求17所述的设备,其中组合所述样本图案集和所述另外的样本图案集中的个体样本图案是基于以下至少一项:
所述局部图案中相同类型的样本图案的数目,
所述相同类型的样本图案的相对位置,或
所述局部图案中不同类型的样本图案的相对位置。
19.一种计算机可读存储介质,其上存储有计算机程序,所述程序被处理器执行时实现如权利要求1-9中任一项所述的方法。
CN202010414302.9A 2020-05-15 2020-05-15 用于生成电路版图图案的方法、设备和存储介质 Active CN111597769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010414302.9A CN111597769B (zh) 2020-05-15 2020-05-15 用于生成电路版图图案的方法、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010414302.9A CN111597769B (zh) 2020-05-15 2020-05-15 用于生成电路版图图案的方法、设备和存储介质

Publications (2)

Publication Number Publication Date
CN111597769A CN111597769A (zh) 2020-08-28
CN111597769B true CN111597769B (zh) 2023-08-25

Family

ID=72189763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010414302.9A Active CN111597769B (zh) 2020-05-15 2020-05-15 用于生成电路版图图案的方法、设备和存储介质

Country Status (1)

Country Link
CN (1) CN111597769B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112580293B (zh) * 2020-12-18 2024-08-30 全芯智造技术有限公司 生成电路版图的方法、设备和计算机可读存储介质
CN115876097A (zh) * 2023-03-03 2023-03-31 广州粤芯半导体技术有限公司 光学关键尺寸数据库的建立方法、光学测量结构及其方法
CN117057303B (zh) * 2023-10-07 2024-01-26 全芯智造技术有限公司 版图图形生成方法、设备和介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934116A (zh) * 2010-05-05 2013-02-13 西门子产品生命周期管理软件公司 标识由于奇异性约束方案而欠定义的几何图形的系统和方法
CN103324773A (zh) * 2012-11-13 2013-09-25 北京工业大学 3D集成电路中TSV的Trench沟道布局方法
US9171126B1 (en) * 2013-03-25 2015-10-27 Synopsys, Inc. Range pattern matching in mask data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934116A (zh) * 2010-05-05 2013-02-13 西门子产品生命周期管理软件公司 标识由于奇异性约束方案而欠定义的几何图形的系统和方法
CN103324773A (zh) * 2012-11-13 2013-09-25 北京工业大学 3D集成电路中TSV的Trench沟道布局方法
US9171126B1 (en) * 2013-03-25 2015-10-27 Synopsys, Inc. Range pattern matching in mask data

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈福正,朱彭遐,周峰.具有边界约束的LSI模块版图自动生成系统.微电子学与计算机.1994,(第05期),全文. *

Also Published As

Publication number Publication date
CN111597769A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN111597769B (zh) 用于生成电路版图图案的方法、设备和存储介质
US8266557B1 (en) Method and system for direction dependent integrated circuit layout
CN111611766B (zh) 用于确定电路版图约束条件的方法、设备和存储介质
US8631373B1 (en) Yield analysis with situations
Williams STICKS-A graphical compiler for high level LSl design
US10860769B2 (en) Method and system for integrated circuit design with on-chip variation and spatial correlation
Tam et al. Systematic defect identification through layout snippet clustering
US8429588B2 (en) Method and mechanism for extraction and recognition of polygons in an IC design
US20120233575A1 (en) Layout method for integrated circuit including vias
CN111597768B (zh) 用于构建版图图案集的方法、设备和计算机可读存储介质
US10558781B2 (en) Support apparatus, design support method, and design support program
US9378327B2 (en) Canonical forms of layout patterns
US8326018B2 (en) Fast pattern matching
US9171126B1 (en) Range pattern matching in mask data
CN116306486B (zh) 芯片设计的设计规则检查方法及相关设备
US11176303B2 (en) Constrained cell placement
US7596773B2 (en) Automating optimal placement of macro-blocks in the design of an integrated circuit
US9626474B2 (en) Expanded canonical forms of layout patterns
US8078994B2 (en) Method of designing semiconductor device including density verification
US11449660B1 (en) Method to perform secondary-PG aware buffering in IC design flow
US20210406441A1 (en) Segregating defects based on computer-aided design (cad) identifiers associated with the defects
US7284223B2 (en) Wiring method, program, and apparatus
US20210012053A1 (en) System for designing semiconductor circuit and operating method of the same
He et al. A General Layout Pattern Clustering Using Geometric Matching-based Clip Relocation and Lower-bound Aided Optimization
US7818708B2 (en) Method and system for developing post-layout electronic data automation (EDA) applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant