CN112580292A - 加速提取电阻的方法、电子设备及计算机可读存储介质 - Google Patents

加速提取电阻的方法、电子设备及计算机可读存储介质 Download PDF

Info

Publication number
CN112580292A
CN112580292A CN202011474273.1A CN202011474273A CN112580292A CN 112580292 A CN112580292 A CN 112580292A CN 202011474273 A CN202011474273 A CN 202011474273A CN 112580292 A CN112580292 A CN 112580292A
Authority
CN
China
Prior art keywords
graph
resistance
layout
matrix
accelerating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011474273.1A
Other languages
English (en)
Other versions
CN112580292B (zh
Inventor
莫文韬
谢林君
李相启
陆涛涛
刘伟平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huada Jiutian Technology Co Ltd
Original Assignee
Nanjing Huada Jiutian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huada Jiutian Technology Co Ltd filed Critical Nanjing Huada Jiutian Technology Co Ltd
Priority to CN202011474273.1A priority Critical patent/CN112580292B/zh
Publication of CN112580292A publication Critical patent/CN112580292A/zh
Application granted granted Critical
Publication of CN112580292B publication Critical patent/CN112580292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种加速提取电阻的方法，包括以下步骤：将版图图形转化为图像矩阵；对图像矩阵进行计算，分割出阵列区域图形；对图像矩阵进行识别，对分割后的版图图形进行分组；计算每一组电阻，获得版图图形的电阻。本发明的加速提取电阻的方法，可以自动的对图形进行分割，将大量的阵列图形的电阻计算简化为几组图形的电阻计算，从而大大缩减电阻提取的时间。同时因为阵列图形的相似性，也可以保证电阻提取的精度不受太大影响，确保电阻提取的正确性。

Description

加速提取电阻的方法、电子设备及计算机可读存储介质
技术领域
本发明涉及半导体集成电路自动化设计技术领域，特别是涉及后端版图设计、图形处理中电阻的提取方法。
背景技术
在芯片设计过程中，为了检查设计的性能，提前找出问题，需要根据版图进行模拟，计算版图的电路特性与预期性能，方便查找错误以及进行设计优化。为了计算版图的不同特性，电阻的计算是必须的，需要根据图形计算版图各个位置对应的电阻。电阻计算一般采用区域积分求解的方法，其计算量与版图的规模与复杂度正相关。为了满足不断提高的性能要求，版图在设计时采用了更多的异形图形，这些图形结构复杂，数量较多，全部进行计算需要消耗大量的时间，随着版图复杂度的进一步提升，计算异形图形的时间也不断增长，需要加快这部分的提取速度。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种加速提取电阻的方法，通过对版图图形进行识别与分割，将阵列的异形图形识别出来，只计算阵列中一个图形的电阻，其余阵列图形，在保证精度的前提下，直接复用单一图形的电阻值，从而减少对于异形图形的计算时间，加快电阻提取速度。
为实现上述目的，本发明提供的加速提取电阻的方法，包括以下步骤：
将版图图形转化为图像矩阵；
对图像矩阵进行计算，分割出阵列区域图形；
对图像矩阵进行识别，对分割后的版图图形进行分组；
计算每一组电阻，获得版图图形的电阻。
进一步地，所述将版图图形转化为图像矩阵的步骤，还包括，
将计算区域进行网格划分，使计算区域划分为多个单位区域；
根据版图图形在计算区域的位置为每一个单位区域赋值，得到计算区域的图形矩阵。
进一步地，所述根据版图图形在计算区域的位置为每一个单位区域赋值的步骤，还包括，若版图图形与单位区域存在交集，则将单位区域置为1，反之置为0。
进一步地，所述对图像矩阵进行计算，分割出阵列区域图形的步骤，还包括，
遍历每一层图形矩阵，记录下连续非零元素区域的开始与结束坐标；
根据相邻两层图形矩阵的连续区域坐标，判断相邻两层元素图形关系，储存不交叠图形矩阵位置。
进一步地，所述对图像矩阵进行计算，分割出阵列区域图形的步骤，还包括，
根据相邻两层存在交叠的区域的边界的距离差值，判断交叠两层图形关系，在图形交界处进行切割，获取分割后版图图形，并将矩阵位置分别储存。
更进一步地，所述对图像矩阵进行识别，对分割后的版图图形进行分组的步骤，还包括，
根据分割后的图形矩阵，对所有储存的版图图形进行识别，将图像矩阵相似的版图图形分为一组。
每组中选取一个图形进行电阻计算，该组其他图形电阻视为与之相同。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述加速提取电阻的方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述加速提取电阻的方法的步骤。
本发明的加速提取电阻的方法，具有以下有益效果：
由于在没有对图像进行分割之前，要精确计算电阻，必须对异形阵列中所有的图形进行积分，当版图规模较大时，阵列的图形数目也会变多，导致较长的计算时间。
本发明的加速提取电阻的方法，可以自动的对图形进行分割，将大量的阵列图形的电阻计算简化为几组图形的电阻计算，从而大大缩减电阻提取的时间。同时因为阵列图形的相似性，也可以保证电阻提取的精度不受太大影响，确保电阻提取的正确性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的加速电阻提取的方法流程图；
图2为根据本发明的网格划分图形区域示意图；
图3为根据本发明的根据图形位置将图形矩阵化示意图；
图4为根据本发明的根据边界坐标判断重叠位置示意图；
图5为根据本发明的根据变化差值划分图形示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
对于版图的电阻计算，需要在将图形进行三角剖分后，对每个三角形单独积分计算对应区域的电阻。当版图规模较大时，一个层图形可能被分为上万个小三角形，每一个都要单独进行计算。对于非标准的异形图形，则需要更为细致的剖分才能正确描述对应的图形特点，当异形图形较多时，需要计算的三角形数目也更为庞大，时间消耗也更多。根据芯片设计中版图的图形特点，版图中存在的异形图形大都以阵列的方式存在，即存在大量的复用图形。这些复用的图形形状相同，电阻率一致，所以它们的电阻也可以视为相同的。考虑到这种图形特点，本发明实施例中，通过对版图图形进行识别与分割，将阵列的异形图形全部单独识别出来，只计算阵列中一个图形的电阻，其余阵列图形，在保证精度的前提下，直接复用单一图形的电阻值，从而减少对于异形图形的计算时间，加快电阻提取速度。
本发明实施例中，对于存在异形阵列的版图，计算电阻时，根据图形特点，通过对图像矩阵的计算，识别出异形图形与规则图形之间的交界，将异形图形与规则图形之间分割开，分别进行计算。
图1为根据本发明的加速电阻提取的方法流程图，下面将参考图1，对本发明的加速电阻提取的方法进行详细描述。
首先，在步骤101，对计算区域进行网格划分。
本发明实施例中，假设计算区域的宽度为W、高度为H，将W*H的计算区域用边长为n的单位方格进行网格划分，使计算区域被划分为(W/n)*(H/n)个单位区域。其中要求单位方格边长n远远小于W和H。如图2所示，将下方“糖葫芦”图形区域进行网格划分。
在步骤102，为单位区域赋值，得到计算区域的图形矩阵。
本发明实施例中，根据版图图形在计算区域的位置为单位区域赋值，图形与单位区域存在交集，则单位区域置1，反之置0，对所有单位区域赋值完成后，得到计算区域的图形矩阵M，并记录下图形矩阵M与单位区域位置之间的映射关系，如图3所示。
在步骤103，根据相邻两层矩阵的连续区域坐标判断两层元素是否存在交叠，对不交叠图形进行存储。
本发明实施例中，从下往上一层层遍历图形矩阵，记录下连续非零元素区域的开始与结束坐标，根据相邻两层矩阵的连续区域坐标判断两层元素是否存在交叠，如果不交叠则属于不同图形，分别储存，反之进入下一步。如图4所示，红色区域边界坐标都在蓝色区域边界内，所以红色区域与蓝色区域存在交叠，红色区域边界与绿色区域边界不相关，所以红色与绿色区域属于不同图形。
在步骤104，根据相邻两层存在交叠的区域的边界的距离差值，识别不同图形，并对交叠图形进行分割存储。
本发明实施例中，计算出相邻两层存在交叠的区域的边界的距离差值，如果两段的距离差值小于阈值，则两层属于同一图形；反之则不属于同一图形，进行切割，将上下两层分为两个图形，将矩阵位置分别储存。如图5所示，红色边界与蓝色边界坐标距离都为1，所以红色与绿色为同一图形。红色与紫色边界距离为5和16，所以红色与紫色不是同一图形，从红色这一层将其分开。
在步骤105，对所有储存的图形进行识别、分组，分别进行电阻的计算。
本发明实施例中，重复上述步骤103和104，全部完成后，得到分割后的图形矩阵，对所有储存的图形进行识别，将图像矩阵基本相似的图形分为一组，每组中只需对一个图形进行一次电阻计算，设电阻为R，因为图形基本相同，同组内其他图形的电阻值也为R。如图5所示，图中只需计算一个“糖葫芦”形区域的电阻即可。
在步骤106，根据各个图形的相对位置计算完整图形的电阻。
本发明的加速电阻提取的方法，可以将版图图形进行分割，根据其特点识别出阵列的图形，减少需计算的图形总数，加快电阻提取速度。
上述示例图形比例只用于本文提出方法的形象说明，实际计算中为了保证精度，n的取值应取非常小的值，适用于所有版图电阻计算。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的加速电阻提取的方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的加速电阻提取的方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种加速电阻提取的方法，其特征在于，包括以下步骤：
将版图图形转化为图像矩阵；
对图像矩阵进行计算，分割出阵列区域图形；
对图像矩阵进行识别，对分割后的版图图形进行分组；
计算每一组电阻，获得版图图形的电阻。
2.根据权利要求1所述的加速电阻提取的方法，其特征在于，所述将版图图形转化为图像矩阵的步骤，还包括，
将计算区域进行网格划分，使计算区域划分为多个单位区域；
根据版图图形在计算区域的位置为每一个单位区域赋值，得到计算区域的图形矩阵。
3.根据权利要求2所述的加速电阻提取的方法，其特征在于，所述根据版图图形在计算区域的位置为每一个单位区域赋值的步骤，还包括，若版图图形与单位区域存在交集，则将单位区域置为1，反之置为0。
4.根据权利要求1所述的加速电阻提取的方法，其特征在于，所述对图像矩阵进行计算，分割出阵列区域图形的步骤，还包括，
遍历每一层图形矩阵，记录下连续非零元素区域的开始与结束坐标；
根据相邻两层图形矩阵的连续区域坐标，判断相邻两层元素图形关系，储存不交叠图形矩阵位置。
5.根据权利要求1所述的加速电阻提取的方法，其特征在于，所述对图像矩阵进行计算，分割出阵列区域图形的步骤，还包括，
根据相邻两层存在交叠的区域的边界的距离差值，判断交叠两层图形关系，在图形交界处进行切割，获取分割后版图图形，并将矩阵位置分别储存。
6.根据权利要求1所述的加速电阻提取的方法，其特征在于，所述对图像矩阵进行识别，对分割后的版图图形进行分组的步骤，还包括，
根据分割后的图形矩阵，对所有储存的版图图形进行识别，将图像矩阵相似的版图图形分为一组；
每组中选取一个图形进行电阻计算，该组其他图形电阻视为与之相同。
7.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至6任一项所述的加速电阻提取的方法的步骤。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至6任一项所述的加速电阻提取的方法的步骤。
CN202011474273.1A 2020-12-14 2020-12-14 加速提取电阻的方法、电子设备及计算机可读存储介质 Active CN112580292B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011474273.1A CN112580292B (zh) 2020-12-14 2020-12-14 加速提取电阻的方法、电子设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011474273.1A CN112580292B (zh) 2020-12-14 2020-12-14 加速提取电阻的方法、电子设备及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN112580292A true CN112580292A (zh) 2021-03-30
CN112580292B CN112580292B (zh) 2022-06-21

Family

ID=75135359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011474273.1A Active CN112580292B (zh) 2020-12-14 2020-12-14 加速提取电阻的方法、电子设备及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN112580292B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114186528A (zh) * 2021-12-06 2022-03-15 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108048A (ja) * 2008-10-28 2010-05-13 Fujitsu Microelectronics Ltd 電流判定プログラム、電流判定装置および電流判定方法
US20130151226A1 (en) * 2011-12-12 2013-06-13 Renesas Electronics Corporation Circuit simulation method
CN106815386A (zh) * 2015-12-02 2017-06-09 北京华大九天软件有限公司 一种用于全面板版图电阻电容提取的阵列版图生成方法
CN107180130A (zh) * 2015-01-13 2017-09-19 成都锐开云科技有限公司 一种寄生参数提取方法
CN109360185A (zh) * 2018-08-28 2019-02-19 中国科学院微电子研究所 一种版图测试图形提取方法、装置、设备及介质
CN109543300A (zh) * 2018-11-22 2019-03-29 北京华大九天软件有限公司 一种提取版图中的像素器件的方法
CN111539177A (zh) * 2020-04-22 2020-08-14 中国科学院微电子研究所 一种版图特征提取的超参数确定方法、装置及介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108048A (ja) * 2008-10-28 2010-05-13 Fujitsu Microelectronics Ltd 電流判定プログラム、電流判定装置および電流判定方法
US20130151226A1 (en) * 2011-12-12 2013-06-13 Renesas Electronics Corporation Circuit simulation method
CN107180130A (zh) * 2015-01-13 2017-09-19 成都锐开云科技有限公司 一种寄生参数提取方法
CN106815386A (zh) * 2015-12-02 2017-06-09 北京华大九天软件有限公司 一种用于全面板版图电阻电容提取的阵列版图生成方法
CN109360185A (zh) * 2018-08-28 2019-02-19 中国科学院微电子研究所 一种版图测试图形提取方法、装置、设备及介质
CN109543300A (zh) * 2018-11-22 2019-03-29 北京华大九天软件有限公司 一种提取版图中的像素器件的方法
CN111539177A (zh) * 2020-04-22 2020-08-14 中国科学院微电子研究所 一种版图特征提取的超参数确定方法、装置及介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴启明，党慧，王泽毅: "在Transputer并行加速器上实现并行的版图参数提取", 《电子学报》 *
陆涛涛等: "VLSI集成电路版图点到点三维电阻计算", 《中国集成电路》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114186528A (zh) * 2021-12-06 2022-03-15 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法
CN114186528B (zh) * 2021-12-06 2024-06-07 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法

Also Published As

Publication number Publication date
CN112580292B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US6931613B2 (en) Hierarchical feature extraction for electrical interaction calculations
CN111368493B (zh) 一种基于稀疏网格的自动版图布线生成方法
CN112580292B (zh) 加速提取电阻的方法、电子设备及计算机可读存储介质
WO2021208692A1 (zh) 一种掩膜版的布局方法及装置、掩膜版
CN104331928B (zh) 一种基于三角网的等高线高程自动赋值方法
CN106682366B (zh) 一种基于图像处理的有限元节点坐标提取方法
CN112347732B (zh) 一种集成电路分层走线规划方法、装置、存储介质及设备
CN112800716B (zh) 一种集成电路版图布线中线网开路检测方法
CN112733486A (zh) 一种用于芯片设计的智能布线方法及系统
Cho et al. FLOSS: An approach to automated layout for high-volume designs
CN114492282A (zh) 贯穿信号线布局处理方法及装置、芯片和存储介质
US8612918B2 (en) Method for extracting information for a circuit design
CN105138711A (zh) 一种图元索引、检测方法及装置
CN111475994A (zh) 芯片设计中填补环的自动布局方法
CN112258652A (zh) 一种用于铸造过程建模和仿真应用的自动网格剖分方法
CN116611388A (zh) 一种基于脚本语言的过孔尺寸和间距自动修正的方法
US6986112B2 (en) Method of mapping logic failures in an integrated circuit die
CN103853854B (zh) 版图中插入填充图形的方法
CN111708255B (zh) Opc的ssa表的形成方法
US10755022B2 (en) Electronic apparatus and layout method for integrated circuit
CN113312873A (zh) 一种电路版图设计方法、装置、掩膜板及电子设备
CN112560386A (zh) 一种大规模复杂版图电阻提取加速方法
CN115983183B (zh) 一种集成电路版图设计中摆放引脚的方法
CN111079360B (zh) 一种直连金属电阻的提取方法
CN118052861B (zh) 零平面获取方法、系统、介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant