CN102339329B - 一种物理版图分割的方法 - Google Patents

一种物理版图分割的方法 Download PDF

Info

Publication number
CN102339329B
CN102339329B CN 201010230163 CN201010230163A CN102339329B CN 102339329 B CN102339329 B CN 102339329B CN 201010230163 CN201010230163 CN 201010230163 CN 201010230163 A CN201010230163 A CN 201010230163A CN 102339329 B CN102339329 B CN 102339329B
Authority
CN
China
Prior art keywords
physical layout
isomorphism
circuit
physical
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010230163
Other languages
English (en)
Other versions
CN102339329A (zh
Inventor
吴玉平
陈岚
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN 201010230163 priority Critical patent/CN102339329B/zh
Publication of CN102339329A publication Critical patent/CN102339329A/zh
Application granted granted Critical
Publication of CN102339329B publication Critical patent/CN102339329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明适用于集成电路设计领域，提供了一种物理版图分割的方法，所述方法包括：读入电路网表和物理版图；根据读入的电路网表进行电路分析，确定同构子电路；确定所述同构子电路的物理版图；确定所述同构子电路物理版图中的同构物理版图；确定物理版图同构区域；异构所述物理版图同构区域物理版图数据分割的计算；同构所述物理版图同构区域间物理版图数据分割的映射；输出系统级芯片分割后的物理版图。本发明通过利用计算复用减小物理版图数据二次成形光刻分割时的计算工作量，有效提高了面向二次成形光刻分割处理物理版图数据的效率，解决了现有技术处理大规模物理版图数据需要很长时间、速度慢的问题。

Description

一种物理版图分割的方法
技术领域
本发明属于集成电路设计领域，尤其涉及一种物理版图分割的方法。
背景技术
集成电路制造从45nm工艺开始，特别是在32nm和22nm及更小特征尺寸工艺下，为了增强特征密度，需要使用二次成形光刻工艺，即将原来同层的掩模图形分割到两块掩模版上，在集成电路制造过程中进行分两次光刻制作全部的同层图形。面向二次光刻成形技术的物理版图分割过程需要复杂的计算过程。对于一个系统级芯片设计，物理版图数据的规模在几个GB到几十个GB量级，并有望发展到几百个GB到几个TB的量级。
面对如此规模的物理版图数据进行二次成形光刻分割，其计算量非常巨大，利用传统的分割算法处理如此规模的物理版图数据需要很长的时间。现有的解决方法是利用并行计算，将这物理版图划分为若干区域，不同的区域交由不同的计算资源去处理，这可以将处理速度提高一个量级。
尽管如此，面对未来几百个GB到几个TB的量级的更为庞大的物理版图数据，仅仅利用传统的并行算法还远远不够，有必要发明新的更快的计算方法来解决这一问题。
发明内容
本发明的目的在于提供一种物理版图分割的方法，旨在解决现有技术处理大规模的物理版图数据需要很长时间，速度较慢的问题。
本发明是这样实现的，一种物理版图分割的方法，该方法包括以下步骤：
读入电路网表和物理版图；
根据读入的电路网表进行电路分析，确定同构子电路；
利用电路和版图一致性检查技术确定同构子电路的物理版图；
确定同构子电路物理版图中的同构物理版图；
将同构物理版图之外的物理版图划分为不同区域，确定物理版图同构区域；
异构物理版图同构区域物理版图数据分割的计算；
同构物理版图同构区域间物理版图数据分割的映射；
输出系统级芯片分割之后的物理版图数据。
本发明通过利用计算复用减小物理版图数据二次成形光刻分割时的计算工作量，有效地提高了面向二次成形光刻分割处理物理版图数据的效率，大幅提升了处理大规模物理版图数据的速度，解决了现有技术处理大规模的物理版图数据需要很长时间，速度较慢的问题。
附图说明
图1是本发明实施例提供的物理版图分割的方法的实现流程图；
图2是本发明实施例提供的确定同构子电路的方法的流程图；
图3是本发明实施例提供的确定同构子电路物理版图中的同构物理版图的方法的流程图；
图4是本发明实施例提供的将同构物理版图之外的物理版图划分为不同区域，确定物理版图同构区域的方法的实现流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例通过利用计算复用减小物理版图数据二次成形光刻分割时的计算工作量，有效地提高了面向二次成形光刻分割处理物理版图数据的效率。
本发明实施例是这样实现的，一种物理版图分割的方法，所述方法包括以下步骤：
读入电路网表和物理版图；
根据读入的电路网表进行电路分析，确定同构子电路；
利用电路和版图一致性检查技术确定所述同构子电路的物理版图；
确定所述同构子电路物理版图中的同构物理版图；
将所述同构物理版图之外的物理版图划分为不同区域，确定物理版图同构区域；
异构所述物理版图同构区域物理版图数据分割的计算；
同构所述物理版图同构区域间所述物理版图数据分割的映射；
输出系统级芯片分割之后的物理版图数据。
以下结合附图及实施例，对本发明作具体详述如下：
实施例：
图1示出了本发明实施例提供的物理版图分割的方法的实现流程，详述如下：
在步骤S101中，读入电路网表和物理版图；
在步骤S102中，根据读入的电路网表进行电路分析，确定同构子电路；
在步骤S103中，利用电路和版图一致性检查技术确定同构子电路的物理版图；
在步骤S104中，确定同构子电路物理版图中的同构物理版图；
在步骤S105中，将同构物理版图之外的物理版图划分为不同区域，确定物理版图同构区域；
在步骤S106中，异构物理版图同构区域物理版图数据分割的计算；
在步骤S107中，同构物理版图同构区域间物理版图数据分割的映射；
在步骤S108中，输出系统级芯片分割之后的物理版图数据。
本发明实施例的电路网表是用来自动综合出物理版图或用来手工设计出物理版图的电路网表。
本发明实施例的物理版图是经布局、布线和后续DRC、PE、LVS以及后仿真均已通过的物理版图。
图2是本发明实施例提供的通过电路分析确定同构子电路方法流程，详述如下：
在步骤S201中，根据读入的电路网表建立有向图；
在步骤S202中，利用子图同构算法在有向图中寻找匹配子图；
在步骤S203中，设置匹配子图对应的两个子电路为同构子电路。
本发明实施例利用电路和版图一致性检查技术确定同构子电路的物理版图，其具体实现包括以下步骤：
利用物理版图提取工具，从物理版图提取电路网表并获取器件和基本单元的几何位置，以及线网对应连线的几何位置；
利用图的同构算法，找出原来电路网表和从物理版图提取的电路网表之间的对应关系，即器件之间的对应关系和线网的对应关系，确定同构子电路各自的器件位置和物理连线位置。
如图3所示，本发明实施例中，确定同构子电路物理版图中的同构物理版图，包括以下步骤：
在步骤S301中，对同构子电路的物理版图进行编码，得到相应的编码串；
在步骤S302中，比较同构子电路物理版图的编码串；
在步骤S303中，设置编码串匹配的同构子电路的物理版图为同构物理版图。
本发明实施例将同构子电路同构物理版图之外的物理版图划分为不同区域，确定物理版图同构区域，包括以下步骤，如图4所示：
在步骤S401中，对同构子电路对应的同构物理版图之外的物理版图在每一物理层上进行区域划分，得到基本区域；
在步骤S402中，根据图形的形状、大小、方向、图形间的间距、图形所在的物理层对每一基本区域的物理版图进行编码，得到对应的编码串值；
在步骤S403中，根据物理版图的编码串值，利用快速排序算法对全部基本区域进行排序，得到基本区域的排序队列；
在步骤S404中，根据物理版图的编码串值对排序队列进行切割，从基本区域的排序队列中找出物理版图同构的若干基本区域集合组，形成物理版图同构区域。
在本发明实施例中，物理版图同构的每一基本区域集合组构成一个物理版图同构区域，以便后续分割处理。
本发明实施例中，异构物理版图同构区域物理版图数据分割的计算为利用现有的二次成形优化分割算法对物理版图同构区域中第一个区域内的物理版图图形进行面向二次成形的分割处理。
本发明实施例中，同构物理版图同构区域间物理版图数据分割的映射，通过遍历每一个同构物理版图区域，利用已经处理好的同构区域的数据，根据同构区域间的坐标平移、轴对称镜像、中心对称镜像以及旋转关系，将物理版图数据已经分割好的物理版图图形进行坐标变换，即得到未分割区域的物理版图分割结果，从而实现同构物理版图另一半的快速分割。
本发明实施例中，原来同层Layer-XXX的图形分割之后被划分到两个不同的虚拟层Layer-XXX-1和Layer-XXX-2，输出分割之后系统级芯片的物理版图，通过物理版图数据库的应用程序接口将这两个虚拟层上的图形信息存入物理版图数据库，以便后续制版时利用虚拟层Layer-XXX-1和Layer-XXX-2上的图形信息制作两块不同的掩模版进行二次成形光刻。
本发明实施例通过利用计算复用减小物理版图数据二次成形光刻分割时的计算工作量，有效地提高了面向二次成形光刻分割处理物理版图数据的效率，大幅提升了处理大规模物理版图数据的速度，解决了现有技术处理大规模的物理版图数据需要很长时间，速度较慢的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种物理版图分割的方法，其特征在于，所述方法包括以下步骤：
读入电路网表和物理版图；
根据读入的电路网表进行电路分析，确定同构子电路；
利用电路和版图一致性检查技术确定所述同构子电路的物理版图；
确定所述同构子电路物理版图中的同构物理版图；
将所述同构物理版图之外的物理版图划分为不同区域，确定物理版图同构区域；
异构所述同构物理版图区域物理版图数据分割的计算；
同构所述物理版图同构区域间物理版图数据分割的映射；
输出系统级芯片分割之后的物理版图；
其中，所述利用电路和版图一致性检查技术确定同构子电路的物理版图的步骤具体包括：
利用物理版图提取工具，从物理版图提取电路网表并获取器件和基本单元的几何位置，以及线网对应连线的几何位置；
利用图的同构算法，找出原来电路网表和所述从物理版图提取的电路网表之间的对应关系，确定所述同构子电路各自的器件位置和物理连线位置。
2.如权利要求1所述的方法，其特征在于，所述电路网表是自动综合出物理版图或手工设计出物理版图的电路网表。
3.如权利要求1所述的方法，其特征在于，所述物理版图是经布局、布线和后续DRC、PE、LVS以及后仿真通过的物理版图。
4.如权利要求1所述的方法，其特征在于，所述根据读入的电路网表进行电路分析，确定同构子电路的步骤具体包括：
根据读入的电路网表建立有向图；
利用子图同构算法在所述有向图中寻找匹配子图；
设置所述匹配子图对应的两个子电路为同构子电路。
5.如权利要求1所述的方法，其特征在于，所述确定所述同构子电路物理版图中的同构物理版图的步骤具体包括：
对所述同构子电路的物理版图进行编码，得到相应的编码串；
比较所述同构子电路物理版图的编码串；
设置所述编码串匹配的同构子电路的物理版图为同构物理版图。
6.如权利要求1所述的方法，其特征在于，所述将所述同构物理版图之外的物理版图划分为不同区域，确定物理版图同构区域的步骤具体包括：
对所述同构物理版图之外的物理版图在每一物理层上进行区域划分，得到基本区域；
根据图形的形状、大小、方向、图形间的间距及图形所在物理层对每一基本区域的物理版图进行编码，得到对应的编码串值；
根据物理版图的编码串值，利用快速排序算法对全部基本区域进行排序，得到基本区域的排序队列；
根据物理版图的编码串值对所述基本区域的排序队列进行切割，从所述基本区域的排序队列中找出物理版图同构的若干基本区域集合组，形成物理版图同构区域。
7.如权利要求1所述的方法，其特征在于，所述异构所述物理版图同构区域物理版图数据分割的计算为利用现有二次成形优化分割算法对所述物理版图同构区域中第一个区域内的物理版图图形进行面向二次成形的分割处理。
8.如权利要求1所述的方法，其特征在于，所述同构所述物理版图同构区域间物理版图数据分割的映射是利用所述物理版图同构区域数据以及同构区域间的坐标平移、轴对称镜像、中心对称镜像、旋转关系，将所述物理版图同构区域中已分割的物理版图图形进行坐标变换，即得到未分割区域的物理版图分割结果。
9.如权利要求1所述的方法，其特征在于，所述输出系统级芯片分割之后的物理版图是通过应用程序接口将图形信息存入物理版图数据库。
CN 201010230163 2010-07-19 2010-07-19 一种物理版图分割的方法 Active CN102339329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010230163 CN102339329B (zh) 2010-07-19 2010-07-19 一种物理版图分割的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010230163 CN102339329B (zh) 2010-07-19 2010-07-19 一种物理版图分割的方法

Publications (2)

Publication Number Publication Date
CN102339329A CN102339329A (zh) 2012-02-01
CN102339329B true CN102339329B (zh) 2013-07-31

Family

ID=45515062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010230163 Active CN102339329B (zh) 2010-07-19 2010-07-19 一种物理版图分割的方法

Country Status (1)

Country Link
CN (1) CN102339329B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681361B (zh) * 2012-04-26 2014-08-20 中国科学院微电子研究所 光刻仿真的方法
CN106339519B (zh) * 2015-07-15 2019-10-11 中国科学院微电子研究所 一种双重版图的设计方法及系统
CN106295049B (zh) * 2016-08-19 2019-07-23 上海华力微电子有限公司 多产品共晶圆流片中的几何信息提取方法
CN114548019B (zh) * 2022-04-25 2022-07-22 成都复锦功率半导体技术发展有限公司 适用于引入定制芯片的切割版图设计方法及其制备的芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213301A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 自動回路設計装置およびプログラム
CN1643654A (zh) * 2002-03-26 2005-07-20 凸版印刷株式会社 电路图形的分割方法、掩模版的制造方法、掩模版及曝光方法
CN1763928A (zh) * 2004-10-18 2006-04-26 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN101127056A (zh) * 2006-08-16 2008-02-20 东部高科股份有限公司 使用虚拟层改变物理版图数据的方法
CN101464625A (zh) * 2007-12-20 2009-06-24 上海光刻电子科技有限公司 光刻掩模版特征线宽均一性预补偿技术

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643654A (zh) * 2002-03-26 2005-07-20 凸版印刷株式会社 电路图形的分割方法、掩模版的制造方法、掩模版及曝光方法
JP2004213301A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 自動回路設計装置およびプログラム
CN1763928A (zh) * 2004-10-18 2006-04-26 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN101127056A (zh) * 2006-08-16 2008-02-20 东部高科股份有限公司 使用虚拟层改变物理版图数据的方法
CN101464625A (zh) * 2007-12-20 2009-06-24 上海光刻电子科技有限公司 光刻掩模版特征线宽均一性预补偿技术

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Parallel on Analog Circuit Synthesis;Yuping Wu,et al.;《Computational Intelligence and Software Engineering,2009》;20091213;1-5 *
Yuping Wu,et al..Parallel on Analog Circuit Synthesis.《Computational Intelligence and Software Engineering,2009》.2009,1-5.
基于子图同构的子电路提取算法;李长青,等.;《计算机工程与应用》;20061231;第2006年卷(第34期);185-187 *
李长青,等..基于子图同构的子电路提取算法.《计算机工程与应用》.2006,第2006年卷(第34期),

Also Published As

Publication number Publication date
CN102339329A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
US8418113B1 (en) Consideration of local routing and pin access during VLSI global routing
Cheng et al. Floorplanning for 3-D VLSI design
WO2014186803A1 (en) Automated layout for integrated circuits with nonstandard cells
US8356267B2 (en) Statistical method for hierarchically routing layout utilizing flat route information
CN102339329B (zh) 一种物理版图分割的方法
US8234612B2 (en) Cone-aware spare cell placement using hypergraph connectivity analysis
US8954915B2 (en) Structured placement of hierarchical soft blocks during physical synthesis of an integrated circuit
US8661391B1 (en) Spare cell insertion based on reachable state analysis
CN105975644A (zh) 设计半导体集成电路的方法、系统及计算机程序产品
CN102364480A (zh) 提取寄生参数的方法及系统
Fang et al. Simultaneous guiding template optimization and redundant via insertion for directed self-assembly
US8539416B1 (en) Methods, systems, and articles of manufacture for creating a hierarchical output for an operation in an electronic design
CN103311103B (zh) 半导体芯片的版图图层设计方法及其掩膜板
US20130272126A1 (en) Congestion aware routing using random points
CN109961516B (zh) 表面获取方法、装置及非暂态电脑可读取记录媒体
KR20180088595A (ko) 전력망 복구 기술
US8510685B1 (en) Methods, systems, and articles of manufacture for creating a hierarchical output for an operation in an electronic design
CN104519082A (zh) 一种云计算的扩容方法和装置
US9928331B2 (en) Method and control device for circuit layout migration
US8839177B1 (en) Method and system allowing for semiconductor design rule optimization
CN103034644B (zh) Gds文件的扩展方法
US8448121B2 (en) Implementing Z directional macro port assignment
Sham et al. Congestion estimation with buffer planning in floorplan design
Hsu et al. Crosstalk-aware multi-bit flip-flop generation for power optimization
CN105718702A (zh) 一种Def库与3D集成电路bookshelf库转换的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant