CN102346800B

CN102346800B - 加速设计规则检查的方法及装置

Info

Publication number: CN102346800B
Application number: CN 201110351640
Authority: CN
Inventors: 吴玉平; 陈岚; 叶甜春
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2011-11-08
Filing date: 2011-11-08
Publication date: 2013-06-26
Anticipated expiration: 2031-11-08
Also published as: CN102346800A

Abstract

本发明公开了一种加速设计规则检查的方法，包括：将集成电路设计的版图划分为多个子区域；将几何同构的子区域置于同一个同构列表中；对每个同构列表中的至少一个子区域进行设计规则检查；根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果。通过复用设计规则检查的结果，不用对整个版图区域进行设计规则检查，减少了集成电路版图中设计规则检查的数量，进而提高设计规则检查的速度，缩短集成电路设计的周期。

Description

加速设计规则检查的方法及装置

技术领域

本发明涉及集成电路设计自动化领域，更具体地说，涉及一种加速集成电路版图设计规则检查的方法及装置。

背景技术

集成电路版图的设计规则检查(DRC，Design Rule Check)是集成电路设计中一个重要的环节，其是在版图设计完成之后，检查设计好的版图是否符合设计规则的步骤，通常地，设计规则例如最小间距规则、最小包含覆盖重叠尺寸规则等等。

随着集成电路制造工艺进入65-45nm工艺节点之后，由于曝光所用的光波长远远大于物理版图设计的理想图形的尺寸和图形之间的间距，光波的干涉和衍射效应使得实际光刻产生的为物理图形和物理版图设计的理想图形之间存在很大的差异，实际图形的形状和间距发生很大的变化，甚至影响电路的性能。

为了确保电路的设计性能和集成电路制造的成品率，需要对设计的物理版图图形作更复杂的设计规则检查，除了最小间距规则、最小包含覆盖重叠尺寸规则等设计规则外，还包括了复杂的基于图形的设计规则检查计算和基于复杂方程的设计规则检查计算等，这样的计算比较耗时间，随着集成电路特征尺寸的缩小，设计规则变得更为复杂，集成电路版图的设计规则检查的需要的时间也会变长，影响了整个集成电路设计周期。

此外，目前的集成电路设计在规模上呈现系统级芯片(SOC)和网络级芯片(NOC)趋势，芯片上器件数达到亿级、十亿级、甚至百亿量级，金属互联线的数量更在器件数量的几倍以上，其对应的物理版图数据达到几十个Gb(10⁹比特)，甚至几百Gb，在如此规模的物理版图上进行设计规则检查是一个很费时间的任务，在物理版图设计-设计规则检查-修正-再检查-再修正这样一个迭代过程中，设计规则检查的速度是影响集成电路设计周期的重要因素之一。

在设计规则日益复杂以及集成电路规模日益庞大的情形下，进行全版图的设计规则检查是非常耗时的，因此，有必要提出一种集成电路设计版图的设计规则检查的方法和系统，以有效提高集成电路设计版图的设计规则检查的效率，缩短集成电路设计的周期。

发明内容

本发明实施例提供一种加速设计规则检查的方法及装置，通过合并设计规则检查任务，减少集成电路版图中设计规则检查的数量，提高设计规则检查的效率。

为实现上述目的，本发明实施例提供了如下技术方案：

一种加速设计规则检查的方法，包括：

将集成电路设计的版图划分为多个子区域；

将几何同构的子区域置于同一个同构列表中；

对每个同构列表中的至少一个子区域进行设计规则检查；

根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果。

可选地，所述将集成电路设计的版图划分为多个子区域的步骤包括：

将所述集成电路版图划分为M行×N列个矩形的内区域；

将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域，所述内区域与外边框区域构成一个子区域。

可选地，根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果的步骤为：根据同构列表中子区域间的几何关系和已得到的子区域中的内区域部分的设计规则检查的结果，计算得到同构列表中其他子区域中的内区域的设计规则检查的结果。

可选地，所述将几何同构的子区域置于同一个同构列表中的步骤包括：根据子区域内的图形的几何数据之间是否存在几何同构关系，判断各个子区域内的图形是否几何同构，将几何同构关系的子区域置于同一个同构列表中，所述几何同构关系包括相同、角度旋转或镜像。

可选地，根据子区域内的图形的几何数据之间是否存在几何同构关系，判断各个子区域内的图形是否几何同构，将几何同构关系的子区域置于同一个同构列表中的步骤包括：

确定各子区域的原点；

确定各子区域内的图形相对于原点的相对坐标；

将各子区域内的相对坐标顺序排列，以形成子区域内图形的几何数据；

判断各子区域间的几何数据是否存在相同、角度旋转、镜像或平移的几何同构关系，若是几何同构关系，将几何同构的子区域置于同一个同构列表中。

可选地，将各子区域内的相对坐标顺序排列，以形成子区域内图形的几何数据的步骤包括：

按照掩膜层号将子区域划分为具有不同掩膜层号的图形子集合；

逐一将各图形子集合内的相对坐标顺序排列，以形成子区域内图形的几何数据。

可选地，在对每个同构列表中的至少一个子区域进行设计规则检查之后，计算得到同构列表中其他子区域的设计规则检查的结果之前，还包括步骤：所述子区域内没有违反设计规则的几何图形，标记所述子区域所在的同构列表设计规则检查为通过。

可选地，以并行方式同时对每个同构列表中的至少一个子区域进行设计规则检查。

可选地，对每个同构列表中的至少一个子区域进行设计规则检查，其中进行设计规则检查的步骤包括：

检查子区域内各图形本身是否符合设计规则；

检查子区域内各图形之间是否符合设计规则。

此外，本发明还提供了一种加速设计规则检查的装置，包括：

版图区域划分单元，用于将集成电路设计的版图划分为多个子区域；

区域同构单元，用于将几何同构的子区域置于同一个同构列表中；

子区域设计规则检查单元，用于对同构列表中的至少一个子区域进行设计规则检查；

设计规则结果复用单元，根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例的设计规则检查的方法，将设计版图划分为多个子区域后，对几何同构的子区域仅进行一次设计规则检查，其他子区域的设计规则检查通过复用该子区域的检查结果得到，而不用对整个版图区域进行设计规则检查，通过复用设计规则检查的结果，减少了集成电路版图中设计规则检查的数量，进而提高设计规则检查的效率，缩短集成电路设计的周期。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明的加速设计规则检查的方法的流程图；

图2为根据本发明实施例的子区域划分方法的流程图；

图3a-4为根据本发明实施例的子区域划分的结构示意图；

图5根据本发明实施例的判断几何同构的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

正如背景技术中的描述，随着工艺节点的进入纳米时代，设计规则越来越复杂，而且集成电路设计的规模越来越大，进行全版图的设计规则检查变得非常耗时的，而设计规则检查的速度是影响集成电路设计周期的重要因素之一，制约了设计效率的提高。

而在集成电路物理设计版图中，局部区域之间设计图形有很大的相同性，这种相同性决定了局部区域之间的设计规则检查的过程和结果的相同性，设计规则检查的结果的复用可以有效地减少复杂的仿真计算任务，在不牺牲仿真精度的条件下提高芯片整体设计规则检查速度。

基于上述思想，为了提高设计规则检查的速度，进而缩短集成电路设计的周期，本发明提出了一种加速设计规则检查的方法，所述方法包括：

将集成电路设计的版图划分为多个子区域；

将几何同构的子区域置于同一个同构列表中；

对每个同构列表中的至少一个子区域进行设计规则检查；

更优地，可以以并行的方式同时对各同构列表中的至少一个子区域进行设计规则检查，以提高同构列表间各子区域设计规则检查的速度，更进一步地提高设计规则检查的速度。

在本发明中，将集成电路设计的版图划分为多个子区域，对几何同构的子区域仅进行一次设计规则检查，其他子区域的设计规则检查通过复用该子区域的设计规则检查的结果得到，从而减少了集成电路版图中设计规则检查的数量，进而提高设计规则检查的效率，缩短集成电路设计的周期。

以上对本发明的技术方案和效果进行了描述，为了更好地理解本发明，以下将结合本发明的方法的流程图对具体的实施例进行详细的描述。

如图1所示，为本发明的加速设计规则检查的方法流程图。

在步骤S101，将集成电路设计的版图划分为多个子区域。

所述集成电路设计的版图可以为多层金属层的设计版图的集合或其他多层设计版图，也可以为单层金属层的设计版图。对于多层金属层的设计版图，每层的金属层通常都具有相应的掩膜层号，每个子区域内包括多个金属层的设计版图。对于单层金属层的设计版图，每个子区域内仅包括一个金属层的设计版图，即一个掩膜层号的设计版图。

在本实施例中，如图2所示，将该所述子区域的划分包括以下步骤：

首先，在步骤S10101，将所述集成电路版图划分为M行×N列个矩形的内区域。

通常地，集成电路版图设计为一个矩形或方形的区域，在本实施例中，将该集成电路版图的区域用矩形方框框起来之后，参考图3a所示，将该方框进行行、列划分，这些行和列将该版图区域划分为M行×N列个矩形的内区域A(m，n)，1≤m≤M，1≤n≤N，参考图3b所示。

而后，在步骤S10102，将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域，所述内区域与外边框区域构成一个子区域。

参考图4所示，以其中一个内区域A(m，n)为例，在上述内区域划分的基础上，将内区域A(m，n)的边框向与该内边框相邻的内区域A(m-1，n)、A(m+1，n)、A(m，n-1)、A(m，n+1)延伸一部分，形成该内区域A(m，n)的外边框区域B(m，n)，从而形成了由内区域A(m，n)和外边框区域B(m，n)构成的子区域C(m，n)。此处仅以中心的内区域为例进行说明本实施例子区域的划分方法，应当知道的是，对于其他周边的内区域部分，仅向相邻的内区域延伸，而不会超出版图的区域。

由于子区域具有该外边框区域，在进行设计规则检查时，可以针对整个子区域。

在步骤S102，将几何同构的子区域置于同一个同构列表中。

可以根据子区域内的图形的几何数据之间是否存在几何同构关系，来判断各个子区域内的图形是否几何同构，几何同构关系例如几何数据为相同或存在角度旋转或镜像等。

在本发明中，几何同构是指同一个子区域内的几何图形相比，另一个子区域内的几何图形与其完全吻合，或者是另一个子区域内的几何图形通过角度旋转或镜像变换后，与其完全吻合。

在本实施例中，如图5所示，通过以下步骤来判断各个子区域内的图形是否几何同构：

首先，在步骤S10201，确定各子区域的原点。

在设计版图中，每个图形都有在版图中的坐标，后续称作版图坐标，在本实施例中，通过遍历子区域内的图形，找到图形版图坐标最小的X坐标值Xmin和最小Y坐标值Ymin，以(Xmin，Ymin)作为该子区域的原点。

而后，在步骤S10202，确定各子区域内的图形相对于原点的相对坐标。

也就是将子区域的图形的版图坐标转换为相对于所述原点的子区域坐标，若图形的版图坐标为(Xold，Yold)，则相对于所述原点的子区域的相对为(Xnew＝Xold-Xmin，Ynew＝Yold-Ymin)。

确定每一个子区域的原点，以及每一个子区域内的图形相对于该子区域原点的坐标，这样，就得到了每一个子区域内图形的相对坐标。

而后，在步骤S10203，按照一定规则将各子区域内的相对坐标顺序排列，以形成子区域内图形的几何数据。

在本实施例中，对于多层金属层的设计版图，首先，分别处理各个子区域，对子区域内的几何图形，按照几何图形所在的掩模层号对几何图形进行分类，即，将具有相同掩膜层号的图形的相对坐标置于同一个图形子集合中，从而将子区域分成若干具有不同掩膜层号的图形子集合，并对这些图形子集合按照掩模层号进行排序。

而后，分别处理各个子区域内的图形子集合，对子区域内的几何图形，按照几何图形所在的掩模层号，逐一对图形子集合内的几何图形进行排序，具体做法是，以图形子集合内的图形的相对坐标对这些图形进行排序，得到图形子集合的排序后的图形序列，从而形成子区域内图形的几何数据。

更具体地，对于同一掩膜层号的图形子集合的排序的方法可以为：根据子区域内各图形子集合内图形的相对坐标值，对每一图形子集合内图形的最小X坐标值从小到大顺序排序，对最小X值相同的图形按照最小Y坐标值从小到大的顺序排序，对最小X坐标值和最小Y坐标值均相同的图形按照次最小X坐标值从小到大顺序排序，对最小X坐标值、最小Y坐标值和次最小X坐标值均相同的图形按照次最小Y坐标值从小到大顺序排序，以此类推，直至子区域内的全部图形子集合的图形的顺序完全确定，从而在每个子区域内图形的坐标按照相同规则排序后，子区域内图形的坐标成为可以比较的几何数据。对于单层金属层的设计版图，可以仅通过该图形子集合的排序的方法进行子区域的排序，以形成子区域内图形的几何数据。

而后，在步骤S10204，判断各子区域间的几何数据是否存在相同、角度旋转或镜像的几何同构关系，若是几何同构关系，将几何同构的子区域置于同一个同构列表中。

将上述子区域的图形的几何数据进行对应匹配，可以首先判断每两个子区域间对应点的坐标值相同，则这两个子区域为相同的图形，在几何上是相同几何关系的直接同构，若不相同，继续判断是否存在其他的几何同构关系。

在一个实施例中，具体地，两个子区域进行是否存在相同的几何关系判断时，可以将一个子区域的图形的几何数据进行几何变换，如不同角度的旋转、相对于某个轴的镜像等，在一个具体的实施例中，对该子区域进行几何变换为(MNR90，MNR180，MNR270，MXR0，MXR90，MXR180，MXR270，MYR0，MYR90，MYR180，MYR270)，其中MN表示无镜像，MX表示X轴镜像，MY表示Y轴镜像，R0表示逆时针旋转0度，R90表示逆时针旋转90度，R180表示逆时针旋转180度，R270表示逆时针旋转270度，对几何变换后的数据执行上述步骤S10201-S10203后，与另一个子区域的图形的几何数据进行对应匹配，判断变换后的子区域与另一个子区域是否直接同构，若是，则这两个子区域是间接几何同构的，同时记录下相对应的几何关系，对所有子区域之间进行上述是否几何同构的判断，并将具有几何同构关系的子区域置于同一个同构列表中。

这样，就构造出了多个同构列表，每个同构列表中包含了多个具有几何同构关系的子区域，并记录有子区域间的几何同构关系。

在步骤S103，对每个同构列表中的至少一个子区域进行设计规则检查。

在本发明中，仅从同构列表中选取个别的子区域作为设计规则检查操作的对象进行设计规则检查，若该区域设计规则检查后，没有发现违反设计规则的几何图形及其位置，则结束对该同构列表中其他区域的设计规则检查，直接标识同构列表中其他区域的设计规则检查通过，否则，对其他未进行设计规则检查的子区域，可以根据该同构列表中子区域间的几何关系，对已得到的子区域的设计规则检查结果，即该子区域内违反设计规则的几何图形及其位置，进行几何运算后得到本区域内违反设计规则的几何图形及其位置，这样，相对于现有技术中，对整个版图都进行设计规则检查操作相比，大大减小了计算量，提高了设计规则检查的效率。

更优选地，在从每个同构列表中选出一个子区域作为该同构列表的设计规则检查的对象，并且可以通过并行的方式，利用更多的计算资源，同时对各个检查对象的子区域进行设计规则检查，更进一步地提高设计规则检查的效率。

在本发明中，可以利用现有的设计规则的检查方法对每个同构列表中的至少一个子区域进行设计规则检查。

在本实施例中，对每个子区域进行设计规则检查时，可以通过检查子区域内各图形本身是否符合设计规则和检查子区域内各图形之间是否符合设计规则来实现。

具体地，首先，可以检查子区域内的各图形自身是否符合设计规则。

设计规则例如，最小尺寸设计规则、固定图形尺寸规则等等，也就是要检查图形的尺寸是否大于指定的最小尺寸设计规则、是否等于指定的固定图形尺寸等等。

而后，可以检查子区域内各图形之间是否符合设计规则。

首先根据子区域内图形之间的位置邻近关系确定需要检查的图形组，然后根据图形组中图形所在的层次确定需要检查的设计规则，再根据需要检查的设计规则对图形组内的图形之间进行对应设计规则的检查，设计规则例如，最小间距设计规则、最小包含覆盖重叠尺寸规则等等。

对于以上检查，将记录子区域内违反设计规则的图形，也即该子区域的设计规则检查的结果，该设计规则检查的结果作为后续步骤中其他子区域设计规则检查结果的计算基础，也是后续设计人员进行版图修正的依据。

对于区域内具体的设计规则检查算法，可以采用现有技术中的任何方法进行，本发明不做任何限制，通常地，其基本思想是点到几何线段的最小距离计算、几何线段之间的最小距离计算、图形对点的包含关系计算等；为了加速设计规则检查的计算，可以在点的选择、线段的选择、线段退化成几个典型点等问题上进行技巧性的变化。

以上设计规则的内容及设计规则的检查步骤仅为示例，本发明对此不做限制，本领域技术人员可以采用任何设计规则和设计规则的检查方法来实现子区域的设计规则检查。

此外，本实施例中，在进行子区域的设计规则检查时，是对整个子区域进行的，也就是说对内区域和外区域进行的设计规则检查，充分考虑了外边框区域的图形(相邻内区域部分)对内区域边缘区的影响。

在步骤S104，根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果。

对于同构序列中其他还没有进行设计规则检查的子区域，可以通过复用已得到的子区域的设计规则检查的结果进行计算得到，在本实施例中，仅复用已得到的子区域中的内区域部分的设计规则检查的结果，具体地，根据已经得到的该同构序列中子区域中内区域部分的设计规则检查的结果，以及记录的与已进行设计规则检查的子区域的几何关系，计算得到同构序列中其他子区域的设计规则检查的结果。

通过复用同构列表中个别子区域的检查结果得到整个版图的设计规则检查结果，而不用对整个版图区域进行设计规则检查，通过复用设计规则检查的结果，减少了集成电路版图中设计规则检查的数量，进而提高设计规则检查的效率。

至此，得到了所有子区域的设计规则检查的结果，而后，若无违反设计规则的图形，则可以根据需要进行后续的仿真步骤，否则需要，根据设计规则检查的结果进行版图修正等操作。

此外，本发明还提供了实现上述设计规则检查的装置，包括：

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种加速设计规则检查的方法，其特征在于，包括：

将集成电路设计的版图划分为多个子区域；

将几何同构的子区域置于同一个同构列表中；

对每个同构列表中的至少一个子区域进行设计规则检查；

根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果；所述将集成电路设计的版图划分为多个子区域的步骤包括：

将所述集成电路版图划分为M行×N列个矩形的内区域；

2.根据权利要求1所述的方法，其特征在于，根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果的步骤为：根据同构列表中子区域间的几何关系和已得到的子区域中的内区域部分的设计规则检查的结果，计算得到同构列表中其他子区域中的内区域的设计规则检查的结果。

3.根据权利要求1所述的方法，其特征在于，所述将几何同构的子区域置于同一个同构列表中的步骤包括：根据子区域内的图形的几何数据之间是否存在几何同构关系，判断各个子区域内的图形是否几何同构，将几何同构关系的子区域置于同一个同构列表中，所述几何同构关系包括相同、角度旋转或镜像。

4.根据权利要求3所述的方法，其特征在于，根据子区域内的图形的几何数据之间是否存在几何同构关系，判断各个子区域内的图形是否几何同构，将几何同构关系的子区域置于同一个同构列表中的步骤包括：

确定各子区域的原点；

确定各子区域内的图形相对于原点的相对坐标；

5.根据权利要求4所述的方法，其特征在于，将各子区域内的相对坐标顺序排列，以形成子区域内图形的几何数据的步骤包括：

6.根据权利要求1所述的方法，其特征在于，在对每个同构列表中的至少一个子区域进行设计规则检查之后，计算得到同构列表中其他子区域的设计规则检查的结果之前，还包括步骤：所述子区域内没有违反设计规则的几何图形，标记所述子区域所在的同构列表设计规则检查为通过。

7.根据权利要求1-6中任一项所述的方法，其特征在于，以并行方式同时对每个同构列表中的至少一个子区域进行设计规则检查。

8.根据权利要求1-6中任一项所述的方法，其特征在于，对每个同构列表中的至少一个子区域进行设计规则检查，其中进行设计规则检查的步骤包括：

检查子区域内各图形本身是否符合设计规则；

检查子区域内各图形之间是否符合设计规则。

9.一种加速设计规则检查的装置，其特征在于，包括：

设计规则结果复用单元，根据同构列表中子区域间的几何关系和已得到的子区域的设计规则检查的结果，计算得到同构列表中其他子区域的设计规则检查的结果；

所述版图区域划分单元包括：

版图区域划分子单元,用于将所述集成电路版图划分为M行×N列个矩形的内区域；

延伸单元，用于将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域，所述内区域与外边框区域构成一个子区域。