CN103163727B - 一种掩膜图案的修正方法 - Google Patents
一种掩膜图案的修正方法 Download PDFInfo
- Publication number
- CN103163727B CN103163727B CN201110412045.6A CN201110412045A CN103163727B CN 103163727 B CN103163727 B CN 103163727B CN 201110412045 A CN201110412045 A CN 201110412045A CN 103163727 B CN103163727 B CN 103163727B
- Authority
- CN
- China
- Prior art keywords
- mask pattern
- correction
- size
- critical point
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明是一种掩膜图案的修正方法,通过将大于光学临近效应临界点的图形筛选出来,对这部分图形跳过修正处理的步骤,使得真正需要修正的区域大大减少。从而在保证掩膜图形不被光学临近效益影响的前提下,提高了OPC的运算速度,并更加有效的配置了OPC资源和缩短了光刻版图的制作周期。
Description
技术领域
本发明涉及半导体制造工业中的光刻制程,尤其涉及对制备掩膜过程中的光学临近修正(Optical Proximity Correction,OPC)方法。
背景技术
集成电路制造技术是一个复杂的工艺,每隔18到24个月就会更新换代。表征集成电路制造技术的一个关键参数最小特征尺寸即关键尺寸(CriticalDimension),从最初的125um发展到现在的0.13um甚至更小,这使得每个芯片上几百万个元器件成为可能。
光刻技术是集成电路制造工艺发展的驱动力,也是其中最复杂的技术之一。相对于其他的单个制造技术来说,光刻对芯片性能的提高有着革命性的贡献。在光刻工艺开始之前,集成电路的结构会先通过特定的设备复制到一块较大(相对于生产用的硅片来说)名为掩膜的石英玻璃片上,然后通过光刻设备产生特定波长的光(如波长为248nm的紫外光)将掩膜上集成电路的结构复制到生产芯片所用的硅片上。电路结构在从掩膜复制到硅片过程中,会产生失真,尤其是到了0.13um及以下制造工艺阶段,如果不去改正这种失真的话会造成整个制造技术的失败。所述失真的原因主要是光学临近效应(OpticalProximity Effect,OPE),即由于投影曝光系统是一个部分相干光成像系统,理想像的强度频谱幅值沿各向有不同的分布,但由于衍射受限及成像系统的非线性滤波造成的严重能量损失,导致空间像发生园化和收缩的效应。
要改正这种失真,半导体业界的普遍做法是利用预先在掩膜上进行结构补偿的方法,这种方法叫做光学临近修正(OPC)方法。OPC的基本思想是:对集成电路设计的图案进行预先的修改,使得修改补偿的量正好能够补偿曝光系统造成的OPE效应。因此,使用经过OPC的图案做成的掩膜,通过光刻以后,在晶片上就能得到最初想要的电路结构。
通过计算集成电路生产中光刻工艺产生的一些数据来进行预先对掩膜上电路结构进行补偿,从而达到在硅片上形成的电路结构最小程度的失真,这提高了芯片生产过程中成品率,保证了集成电路的正常功能。
然而随着半导体技术的不断发展,芯片上所需集成的器件也越来越多和越来越复杂,使得OPC处理所需的数据呈指数增长,OPC修正处理的时间也越来越长,导致掩膜制造的周期成倍地增加,严重影响半导体器件的生产效率。
因此有必要对现有的OPC处理方法进行优化,缩短OPC处理的时间,以提高生产效率。
发明内容
有鉴于此,本发明提出了一种掩膜图案的修正方法,该修正方法能够简化光学临近处理过程,提高光学临近运算速度,缩短制作掩膜板的周期。
根据本发明的目的提出的一种掩膜图案的修正方法,包括步骤:
根据工艺规格确定光刻工艺参数;
根据所述光刻工艺参数确定光学临近修正模型,建立光学临近修正的运算程序;
提供一待光学临近修正的掩膜图案,根据光学临近效应的临界点特性,寻找掩膜图案中,各个线型图形的线宽尺寸和间隔尺寸的临界点尺寸;
把大于临界点尺寸下的线型图形筛选出来,并进行标识处理,使整个掩膜图案分为标识图形和非标识图形;
对所述非标识图形运行所述光学临近修正的运算程序,得到该些非标识图形的修正图形;
以所述标识图形和修正图形为新的掩膜图形,进行掩膜板制造。
优选的,所述光刻工艺参数包括曝光光路的光学参数、光刻胶材料的材料参数以及刻蚀工艺的化学参数。
优选的,所述寻找临界点尺寸包括步骤:
利用一预先设计的参考图形对硅片进行曝光,在硅片上得到曝光图形;
寻找参考图形中,各个线宽尺寸和间隔尺寸的线型图形对应在曝光图形中的线宽尺寸和间隔尺寸;
将参考图形和曝光图形中差异范围小于3%的线型图形的线宽尺寸和间隔尺寸定义为临界点尺寸。
优选的,所述临界点尺寸在0.13um的工艺规格中为:线宽大于200nm,间隔大于430nm。
优选的,所述标识处理为利用计算机软件对筛选出来的线型图形给出屏蔽记号,使光学临近修正的运算程序在识别出屏蔽记号后自动跳过对该些线型图形的修成处理。
本发明通过将大于光学临近效应临界点的图形筛选出来,对这部分图形跳过修正处理的步骤,使得真正需要修正的区域大大减少。本发明的技术效果如下:
第一:在保证掩膜图形不被光学临近效益影响的前提下,提高了OPC的运算速度;
第二:更加有效的配置了OPC资源;
第三:缩短了光刻版图的制作周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的淹没图形修正方法的流程示意图。
图2是不同线宽尺寸的图形与相邻图形之间的间隔尺寸变化的曲线。
图3是经过OPC处理和未经OPC处理的曝光图形比较图。
图4运用本发明的处理方法获得的时间效果示意图。
具体实施方式
在0.13um以下技术节点的关键层次比如TO(有源区层次),GT(栅氧层次),An(金属连线层次)的CD(关键尺寸)越来越小,CD已经接近甚至小于光刻工艺中所使用的光波波长,因此光刻过程中,由于光的衍射和干涉现象,实际硅片上得到的光刻图形与掩膜版图形之间存在一定的变形和偏差,光刻中的这种误差直接影响电路性能和生产成品率.为尽量消除这种误差,一种有效的方法是光学邻近效应修正(OPC)方法。正如背景技术中所述,目前由于OPC修正处理时间过长,客户数据大小又是呈指数级增长,使掩膜版的制造周期成倍地增加.因此有必要对现有的光学临近修正方法进行优化,缩短处理时间,以提高半导体器件生产效率。
本发明的思路是根据光学临近效应的临界点特性对具有线型图形的层次根据尺寸进行预筛选,只对需要进行OPC修正的图形进行修正,以提高OPC的运算时间。
在具有线型图形的层次中,光学临近效应是跟线宽和各条线之间的间隔的尺寸相关,我们可以找到这样一个临界点,当线宽和间隔尺寸大于这个临界点时,光学临近效应大大降低,硅片上得到的光刻图形与掩模板之间的差异可以忽略不计。将这些图形以阻碍层(block layer)或者其它屏蔽标记标示出来。这样,在进行光学临近修正程序时,软件根据屏蔽标记跳过被标示的图形,只对其他未经标示的图形进行修正,大大减少了所需修正的图形量,提高修正速率。
下面将以具体实施方式对本发明的掩膜图形修正方法进行详细说明。
请参见图1,图1是本发明的淹没图形修正方法的流程示意图。如图所示,该修正方法包括步骤:
S11:根据工艺规格,确定光刻工艺参数。由于生产不同的半导体器件,所使用到的光刻工艺具有很大差别,即使在同一半导体器件在制作过程中,页需要进行多道光刻工艺,比如TO(有源区层次),GT(栅氧层次),An(金属连线层次)等。在这些不同层次上进行的光刻工艺,所使用到的工艺规格都不相同,因此先要根据所需要实现的器件功能确定半导体器件的工艺规格,并根据工艺要求,确定图形的特征尺寸。
在得到工艺规格之后,还需要确定光刻工艺的具体参数,所述光刻工艺具体参数包括曝光光路的光学参数、光刻胶的材料参数以及刻蚀工艺的化学参数。所述曝光光路的光学参数主要指光路的数值孔径、缩放倍率以及曝光光源等具体参数。所述光刻胶的材料参数主要是指光刻胶材料的分辨率、曝光速率、光敏度等具体参数。所述刻蚀工艺的化学参数主要是指刻蚀剂的酸碱性以及化学性质等具体参数。由于制作不同等级特征尺寸所采用到的光刻工艺不同,因此需要对光刻工艺参数有个明确的定位。这样做的必要之处在于,在接下来确定光学临近效应的临界点时,由于不同的光刻工艺参数所涉及的临界点是不一样的,比如在0.13um工艺和0.18um工艺中,临界点就存在几十至几百纳米的差别,因此需要针对不同的光刻工艺,确定不同的临界点。
S12:根据所述光刻工艺参数确定光学临近修正模型,建立光学临近修正的运算程序。在确定完光刻工艺参数后,可以进行OPC建模。建模的基本流程如下:首先是在标片上放置预先设计的测试图案,收集到一组真实光刻晶片的数据。然后使用同样的测试图案,利用OPC建模工具进行模拟,如果摸以得到的图案尺寸与相对应的真实晶片数据能够很好的符合,那么就可以认为在这样一个有限的样品空间(sampling space)中,模拟得到的模型能够很好的描述整个曝光系统和化学效应,因此就能用来定量在预知情况下的OPE效应,从而可以用来进行OPC。在工厂端,由于厂家在多数情况下会对自家生产的产品工艺建有相应的数据库,因此建模过程也可简化为调取数据的过程,只需输入相对应的数据模型,就能调取到所需的OPC模型。
在建完OPC模型后,还需要编写OPC处理的程序,将适用的掩膜图形进行OPC处理。
S13:提供一待光学临近修正的掩膜图案,根据光学临近效应的临界点特性,寻找掩膜图案中,各个线型图形的线宽尺寸和间隔尺寸的临界点尺寸。
在0.13um以下技术节点的关键层次中,有一些层次是内含线型图形的层次,比如TO(有源区层次),GT(栅氧层次)。An(金属连线层次),在这些层次中,光学临近效应是跟线宽和线与线之间的间隔距离的尺寸相关的,我们可以找到这样一个临界点,当线宽/间隔尺寸大于这个临界点时,光学临近效应大大降低,硅片上得到的光刻图形与掩模板之间的差异可以忽略不计。对于这些图形是不需要再做OPC处理的,因此可以将这些不需要做OPC处理的图形以特殊的标记符号标识出来,这样就可以在做OPC计算处理的时候避开对这些部分图形的处理,从而节省整个OPC处理时间。
具体的寻找临界点尺寸的步骤包括:
利用一预先设计的参考图形对硅片进行曝光,在硅片上得到曝光图形;
寻找参考图形中,各个线宽尺寸和间隔尺寸的线型图形对应在曝光图形中的线宽尺寸和间隔尺寸;
将参考图形和曝光图形中差异范围小于3%的线型图形的线宽尺寸和间隔尺寸定义为临界点尺寸。
S14:把大于临界点尺寸下的线型图形筛选出来,并进行标识处理,使整个掩膜图案分为标识图形和非标识图形。所述标识处理为利用计算机软件对筛选出来的线型图形给出屏蔽记号,使光学临近修正的运算程序在识别出屏蔽记号后自动跳过对该些线型图形的修成处理。
以0.13um TO层次为例,我们分析不同线宽尺寸的图形与相邻图形之间的间隔尺寸变化的曲线,如图2所示。图2中,横坐标表示间隔(space)尺寸,纵坐标表示线宽(width)尺寸,对不同线宽图形,以不同的曲线形状加以区分。我们发现,对于width≥200nm的图形,当它与相邻图形的space>430nm时,硅片上得到的曝光图形与掩膜图形的特征尺寸误差小于3%时,此时我们认为曝光图形和掩膜图形的特征尺寸就基本一致了。所以对于这部分图形它的光学临近效应临界点就是width≥200nm,space>430nm。基于此,我们可以以space>430nm为临界点,对width≥200的图形进行一次筛选,并通过计算机软件以阻挡层(block layer)的形式将这部分图形标识出来,使光学临近修正的运算程序在识别出屏蔽记号后自动跳过对该些线型图形的修成处理,将其排除在OPC修正图形之外。同时,我们可以按照图形的线宽进行分组,然后找出各个组别的光学临近效应临界点,这样可以更有效地进行图形预筛选。对此可以进行OPC验证,如图3所示,我们以0.13um Al层次为例,图3A为做完OPC处理的曝光图形,图3B为不做OPC处理的曝光图形,图3A的特征尺寸A=0.4010,图3B的特征尺寸B=0.4040,两者的特征尺寸误差只有0.7%,因此当线宽/间隔足够大时,做与不做OPC两者特征尺寸差可以忽略。所以这种基于光学临近效应临界点的筛选是安全的。这种方法可以大幅提升OPC运算速度,比如说一个大小为1GB的database,我们可以通过这样的方式筛选出不需要做OPC修正的图形数据量为0.3GB,约为总数据量的1/3,也就是说通过这种方式我们可以节省1/3的OPC处理的时间,如果之前一个database处理时间为3小时,那么通过这种预筛选的方法,只需要2小时(如图4所示),节省了大量的时间,提高了OPC的运行效率,而且由于这种预筛选的条件设置明确,所以是非常安全的,不必担心OPE效应的影响。
S15:对所述非标识图形运行所述光学临近修正的运算程序,得到该些非标识图形的修正图形。
S16:最后以所述标识图形和修正图形为新的掩膜图形,进行掩膜板制造。
综上所述,本发明提出的一种掩膜图形修正方法,通过将大于光学临近效应临界点的图形筛选出来,对这部分图形跳过修正处理的步骤,使得真正需要修正的区域大大减少。本发明的技术效果如下:
第一:在保证掩膜图形不被光学临近效益影响的前提下,提高了OPC的运算速度;
第二:更加有效的配置了OPC资源;
第三:缩短了光刻版图的制作周期。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种掩膜图案的修正方法,其特征在于,所述修正方法包括步骤:
根据工艺规格确定光刻工艺参数;
根据所述光刻工艺参数确定光学临近修正模型,建立光学临近修正的运算程序;
提供一待光学临近修正的掩膜图案,根据光学临近效应的临界点特性,寻找掩膜图案中,各个线型图形的线宽尺寸和间隔尺寸的临界点尺寸;
把大于临界点尺寸下的线型图形筛选出来,并进行标识处理,使整个掩膜图案分为标识图形和非标识图形;
对所述非标识图形运行所述光学临近修正的运算程序,得到该些非标识图形的修正图形;
以所述标识图形和修正图形为新的掩膜图形,进行掩膜板制造。
2.如权利要求1所述的掩膜图案修正方法,其特征在于:所述光刻工艺参数包括曝光光路的光学参数、光刻胶材料的材料参数以及刻蚀工艺的化学参数。
3.如权利要求1所述的掩膜图案修正方法,其特征在于:所述寻找临界点尺寸包括步骤:
利用一预先设计的参考图形对硅片进行曝光,在硅片上得到曝光图形;
寻找参考图形中,各个线宽尺寸和间隔尺寸的线型图形对应在曝光图形中的线宽尺寸和间隔尺寸;
将参考图形和曝光图形中差异范围小于3%的线型图形的线宽尺寸和间隔尺寸定义为临界点尺寸。
4.如权利要求3所述的掩膜图案修正方法,其特征在于:所述临界点尺寸在0.13um的工艺规格中为:线宽等于200nm,间隔等于430nm。
5.如权利要求1所述的掩膜图案修正方法,其特征在于:所述标识处理为利用计算机软件对筛选出来的线型图形给出屏蔽记号,使光学临近修正的运算程序在识别出屏蔽记号后自动跳过对该些线型图形的修成处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110412045.6A CN103163727B (zh) | 2011-12-12 | 2011-12-12 | 一种掩膜图案的修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110412045.6A CN103163727B (zh) | 2011-12-12 | 2011-12-12 | 一种掩膜图案的修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103163727A CN103163727A (zh) | 2013-06-19 |
CN103163727B true CN103163727B (zh) | 2015-04-22 |
Family
ID=48586927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110412045.6A Active CN103163727B (zh) | 2011-12-12 | 2011-12-12 | 一种掩膜图案的修正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103163727B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104698761B (zh) * | 2013-12-05 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 基于面积的opc模型校准方法 |
CN103901713B (zh) * | 2014-03-12 | 2017-01-18 | 北京理工大学 | 一种采用核回归技术的自适应光学邻近效应校正方法 |
US11137690B2 (en) | 2017-10-11 | 2021-10-05 | Asml Netherlands B.V. | Flows of optimization for patterning processes |
CN112859508A (zh) * | 2019-11-27 | 2021-05-28 | 台湾积体电路制造股份有限公司 | 集成电路制造方法 |
CN111766761A (zh) * | 2020-07-20 | 2020-10-13 | 长江存储科技有限责任公司 | 光掩膜制作方法 |
CN113093470A (zh) * | 2021-02-25 | 2021-07-09 | 广东省大湾区集成电路与系统应用研究院 | 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553273A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
JP2005156606A (ja) * | 2003-11-20 | 2005-06-16 | Toshiba Microelectronics Corp | 光近接効果補正の方法 |
CN1841388A (zh) * | 2005-03-30 | 2006-10-04 | 富士通株式会社 | 光掩模的制造方法和利用光掩模制造半导体器件的方法 |
-
2011
- 2011-12-12 CN CN201110412045.6A patent/CN103163727B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553273A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
JP2005156606A (ja) * | 2003-11-20 | 2005-06-16 | Toshiba Microelectronics Corp | 光近接効果補正の方法 |
CN1841388A (zh) * | 2005-03-30 | 2006-10-04 | 富士通株式会社 | 光掩模的制造方法和利用光掩模制造半导体器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103163727A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103163727B (zh) | 一种掩膜图案的修正方法 | |
CN103186030B (zh) | 光学邻近修正方法 | |
US9529268B2 (en) | Systems and methods for improving pattern transfer | |
TWI476509B (zh) | 用於光罩製作之積體電路設計方法 | |
CN106468853B (zh) | 觉知周围环境的opc | |
US8102408B2 (en) | Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs | |
US20080189673A1 (en) | Pattern match based optical proximity correction and verification of integrated circuit layout | |
US20060110837A1 (en) | Method and system for topography-aware reticle enhancement | |
CN103149792A (zh) | 一种光学邻近修正方法 | |
KR100725170B1 (ko) | 포토마스크의 제작을 위한 시스템 및 방법 | |
US7730445B2 (en) | Pattern data verification method for semiconductor device, computer-readable recording medium having pattern data verification program for semiconductor device recorded, and semiconductor device manufacturing method | |
CN101458719B (zh) | 校验光学邻近修正方法 | |
CN102117010B (zh) | 一种光学邻近修正方法 | |
CN103576444B (zh) | 一种掩膜版的光学临近修正方法 | |
CN105573048A (zh) | 一种光学临近修正模型的优化方法 | |
US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
US6602642B2 (en) | Optical proximity correction verification mask | |
US7544447B2 (en) | Method of forming a mask pattern for a semiconductor device | |
US8050793B1 (en) | Method and apparatus for linking reticle manufacturing data | |
CN110968981B (zh) | 集成电路布局图生成方法和系统 | |
TWI773900B (zh) | 積體電路佈圖調整及處理方法以及積體電路佈圖處理系統 | |
CN103576443A (zh) | 一种光学临近矫正方法 | |
US8741511B1 (en) | Determination of lithography tool process condition | |
Kobayashi et al. | Automated hot-spot fixing system applied for metal layers of 65 nm logic devices | |
Tabery et al. | Design-based metrology: advanced automation for CD-SEM recipe generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180625 Address after: 214135 -6, Linghu Road, Taihu international science and Technology Park, Wuxi, Jiangsu, 180 Patentee after: WUXI DISI MICROELECTRONIC CO., LTD. Address before: 214028 No. 8 Xinzhou Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu Patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. |
|
TR01 | Transfer of patent right |